São Paulo
2008
CARLOS ALBERTO ROSA
São Paulo
2008
Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do
autor e com a anuência de seu orientador.
____________________________________ ____________________________________
Carlos Alberto Rosa Prof. Dr. Wilhelmus Adrianus Maria Van Noije
Autor Orientador – PSI/EPUSP
FICHA CATALOGRÁFICA
116 p.
(Miguel de Cervantes)
RESUMO
SUMÁRIO
Capítulo 1 – Introdução.................................................................................... 10
1.1 Justificativas.................................................................................................................... 12
1.2 Objetivos......................................................................................................................... 16
1.3 Estrutura do Trabalho ..................................................................................................... 18
Capítulo 2 – Tecnologia Educacional .............................................................. 20
2.1 Introdução ....................................................................................................................... 20
2.2 Conceitos Básicos ........................................................................................................... 21
2.3 Importância do Planejamento de Atividades nos Laboratórios Didáticos ...................... 22
2.4 As Máquinas de Ensino-Aprendizagem.......................................................................... 24
2.4.1 Classificação das Máquinas de Ensino-Aprendizagem Reais Existentes no Mercado. 26
2.4.2 Características Comuns das Máquinas Modulares no Mercado Nacional.................. 38
Capítulo 1
Introdução
1.1 Justificativas
Dessa mesma forma o autor acredita que surgirá no Brasil um novo profissional
com conhecimentos especializados na área de projetos de CIs e que serão
conhecidos por IC Designers. Assim, o MCT [URL 15, 2008] [URL 16, 2008] lançou
nesse ano 2008 um Programa Nacional de Formação de Projetistas de Circuitos
Integrados chamado Programa CI-Brasil [URL 17, 2008] que consolidou em Porto
Alegre/RS, o primeiro Centro de Treinamento (CT#1) para formação de IC Designers,
coordenado pelo Núcleo de Suporte em VLSI/CAD, conhecido por NSCAD/UFRGS
[URL 18, 2008]. As aulas são ministradas por profissionais da empresa americana
Cadence, para a formação inicial de 100 profissionais IC Designers nos primeiros 5
meses iniciais (de abril à agosto), e destes 100, os 36 melhores alunos participarão
do curso de formação de líderes em projeto de CIs, com uma duração de mais 8
meses de treinamento. Seguindo esse mesmo formato e modelo do CT#1, um
segundo centro de treinamento (CT#2) entrou em operação no início de agosto de
2008 em Campinas/SP, no CTI/MCT [URL 19, 2008], para formar mais 100
profissionais IC Designers nos próximos 4 meses e, a partir de janeiro de 2009,
outros 36 líderes de projeto durante os 8 meses seguintes. Em ambos os centros de
treinamento estão sendo treinados IC Designers nas áreas de Digital, Analógico &
Sinais Mistos e RF. Mais dois centros de treinamento (CT#3 e CT#4) serão
viabilizados pelo MCT até o final de 2009. A meta do MCT é formar dentro dos
próximos 4 anos, através desses quatros centros de treinamento, um total de 1500
IC Designers.
16
1.2 Objetivos
Com o uso das TLMs o autor apresenta como foi possível desenvolver uma
nova estratégia e práticas de ensino para envolver os alunos de escolas técnicas de
eletrônica com a área de projetos de circuitos integrados CMOS, permitindo a
compressão das diferentes técnicas de abstração ou modelagem usadas na área de
IC Design: modelo comportamental, modelo estrutural, modelo de transistores,
modelo esquemático, modelo geométrico etc.
Capítulo 2
Tecnologia Educacional
2.1 Introdução
A tecnologia educacional não é uma ciência em si, mas seus estudos são
fundamentados basicamente em três teorias: teoria da comunicação, teoria da
aprendizagem e na teoria de sistemas. Com essas três teorias é possível definir um
sistema de ensino com os seus subsistemas de auxílio didático-pedagógicos
[AURICCHIO, 1978].
Os centros educacionais tais como as ETECs [URL 20] do CEETPS [URL 21],
os CEFETs [URL 22] do MEC [URL 23] e o SENAI [URL 24] da CNI [URL 25],
constituem as principais redes escolares que executam diretamente as políticas de
Educação Profissional e Tecnológica no Brasil. Para auxiliar seus alunos na prática
da eletrônica, por exemplo, é comum utilizarem-se de diversos kits didáticos em
seus laboratórios de eletrônica. Esses kits didáticos são, em termos de tecnologia
educacional, as máquinas de ensino-aprendizagem (TLMs) que auxiliam professores
nas suas atividades didático-pedagógicas com seus alunos.
Bem, podemos dizer que essas questões são relevantes para um estudo mais
amplo onde se pretende utilizar a tecnologia educacional de forma bem planejada
para a implantação de importantes melhorias nos laboratórios de eletrônica atuais.
1. sistemas completos;
2. sistemas modulares;
3. sistemas construtivos.
Figura 2.2 – Máquina de ensino-aprendizagem completa modelo 3341 da LABVOLT para treinamento
em sensores [URL 27, 2006].
Figura 2.3 – Máquina de ensino-aprendizagem completa modelo 3401 da LABVOLT para treinamento
em refrigeração [URL 27, 2006].
Figura 2.5 – Máquina de Ensino-Aprendizagem Modular da BIT9 para ensino geral de eletrônica
modelo EG (Eletrônica Geral) com módulos intercambiáveis [URL 26, 2006].
30
Figura 2.6 – Máquina de Ensino-Aprendizagem Modular da BIT9 para ensino geral de eletrônica,
modelo EA1500 para eletrônica analógica [URL 26, 2006].
Figura 2.7 – Máquina de Ensino-Aprendizagem Modular da BIT9 para ensino geral de eletrônica,
modelo TD9015 para eletrônica digital [URL 26, 2004].
31
Figura 2.12 – Máquina de ensino-aprendizagem modular da MINIPA, modelo SD-8100B para ensino
de eletrônica digital avançada [URL 29, 2006].
Figura 2.13 – Máquina de ensino-aprendizagem modular da DEGEM, modelo MODCOM: usada para o ensino de telecomunicações [URL 28, 2006].
36
Tudo está muito certinho e prontinho para ser utilizado pelos alunos Esse é o
propósito muito bem atingido por todas essas máquinas modulares. A parte mais
interessante que constitui no domínio prático das diversas técnicas de montagem
eletrônica, não é acessada pelos alunos, mas por técnicos das empresas fabricantes
das máquinas. Consultados, os fabricantes alegaram que da forma como suas
máquinas foram concebidas e desenvolvidas, as placas de circuito impresso não
suportariam vários ciclos de soldagem dos componentes. E com isso, as questões
de degradação de funcionalidade dos componentes implicariam em uma ausência
de garantia e elevação de custos com peças de reposição por parte das instituições
clientes.
Capítulo 3
Modelagem do Contexto de Aprendizagem
Nas Figuras 3.2 e 3.3 são mostradas algumas ligações para configurar portas
lógicas com a velha tecnologia de relés ligados ao Pólo Positivo (P-Relés) e outros
ligados ao Pólo Negativo (N-Relés).
42
Chave R1
330
A
Y
R1 Y
+ 330 +
B1 B1
5V 5V
Led Led
A
Y Y
(a) (b)
A B A
B
R1
+ + 330
B1 R1 B1
5V 330 5V
Led Led
Y Y
Y Y
(c) (d)
R1 R1
Y Y
330 330
A
+ +
B1 Led B1 Led
5V Y A B
5V Y
B
(e) (f)
Figura 3.1 – Configuração de portas lógicas com tecnologia de chaves: (a) Não-Inversor, (b) Inversor,
(c) porta AND, (d) porta OR, (e) porta NAND e (f) porta NOR.
V
A
V
NF Y
A NF Y
B
V
Redes N-Relés
Redes P-Relés
NF
B NF
Y
V V
A
NF NF
V
B
NF NF
(a) Y (b)
Figura 3.2 – Configuração de portas lógicas NOR e NAND com tecnologia de relés: (a) Redes P-
Relés e (b) Redes N-Relés.
43
Y
V V
A
NA NA
Y
V V
A
NF NF
Redes N-Relés
Redes P-Relés
Y
V V
A
NA NA
V
B
NA NA
V
A
V
NA Y
A NA Y
B
V
NA
(a) B NA (b)
Figura 3.3 – Configuração de portas lógicas com tecnologia de relés: (a) Redes P-Relés e (b) Redes
N-Relés.
V
A NA
V
A NA
NF Y
V
B NA B
(a) NF (b)
Figura 3.4 – Configuração de portas lógicas com tecnologia de relés: (a) XOR e (b) XNOR com N-
Relés.
circuitos baseados nas redes de P-Relés e N-Relés mostrados nas Figuras 3.2, 3.3
e 3.4 anteriores.
Assim, as principais famílias são: família DL (diode logic), família RTL (resistor-
transistor logic), família RCTL (resistor-capacitor transistor logic), família DTL (diode-
transistor logic), família DCTL (direct-coupled transistor logic), família LLL (low level
logic), família CML (current mode logic) e família TTL (transistor-transistor logic).
3.2.1 Família DL
A lógica da família DL (diode logic) utiliza apenas diodos interconectados por
um terminal em comum, anodo ou catodo [TAUB, 1982]. Uma polarização adequada
45
A V
B Y A
C D1 B Y
+Vcc C
A
D1
R1 D2
A Output
1K B
Y
D2 Y = A+B+C
Output D3
B R1
Y C
680
D3
(a) C (b)
Figura 3.5 – Tecnologia DL: (a) porta AND e (b) porta OR.
A Figura 3.6 apresenta alguns circuitos usados para produzir as lógicas NOT
(a), NAND (c), AND (d), NOR (e), OR (f). Em (b) é apresentado um circuito TTL de
uma porta do tipo buffer de corrente não-inversora.
46
V V
+Vcc +Vcc
R1 R2 R4 R1 R2 R4 R6
4K 1,6 K 130 4K 2K 1,6 K 130
A Y
D1
Q3 Q5
A Y
BC548 BC548
Q2 Q2 Q4
A D1 A D2
Q1 BC548 Q1 BC548 BC548
BC548 Output BC548 Output
Y= A Y=A
Q4 Q3 Q6
BC548 BC548 BC548
R3 R3 R5
1K 800 1K
(a) (b)
V V
+Vcc +Vcc
R1 R2 R4 R1 R2 R4 R6
4K 1,6 K 130 A 4K 2K 1,6 K 130
Y
B D1 A
Q4 Q6
Y
BC548 BC548 B
Q3 Q3 Q5
A D1 A D2
Q1,Q2 BC548 Q1,Q2 BC548 BC548
BC548 Output BC548 Output
Y = A.B Y = A.B
Q5 Q4 Q7
B B
BC548 BC548 BC548
R3 R3 R5
1K 800 1K
(c) (d)
V
V
+Vcc
+Vcc
R1 R2 R3 R5 R7
R1 R2 Q3 R3 R5
4K 4K BC548 1,6 K 130 4K 4K 2,5 K 1,6 K 130
A Q3 D1 Q7 A
Q5
A YA Q1 BC548 BC548
Y
Q1 BC548 B B
BC548 BC548
Q6
D1 D2
BC548
Q4 Output Q4 Output
B B
Q2 BC548 Y = A+B Q2 BC548 Y = A+B
BC548 Q6 BC548 Q5 Q8
BC548 BC548 BC548
R4 R4 R6
1K 1K 1K
(e) (f)
Figura 3.6 – Tecnologia TTL: (a) Inversor, (b) Buffer, (c) porta NAND, (d) porta AND, (e) porta NOR e
(f) porta OR com saída Totem-pole.
Os níveis lógicos de saída dos circuitos TTL são definidos por um estágio de
saída formado por dois transistores em série com um diodo, numa configuração
chamada Totem-pole. Esta configuração do estágio de saída com um transistor pull-
up oferece aos circuitos TTL ganho de corrente para garantir um chaveamento
rápido nos dois sentidos e elevada capacidade de fan-out [MORRIS, 1971].
47
V
V
+Vcc
+Vcc
R1 R2 R4
R1 R2 4K 2K 1,6 K
4K 1,6 K
A Y D1
A Y
Q2 Output Q2 Q4 Output
A A
Q1 BC548 Y= A Q1 BC548 BC548 Y=A
BC548 BC548
Q3 Q3 Q6
BC548 BC548 BC548
R3 R3 R5
1K 800 1K
(a) (b)
V V
+Vcc +Vcc
R1 R2 R1 R2 R4
4K 1,6 K A 4K 2K 1,6 K
Y
B D1 A
Y
B
Q3 Output Q3 Q5 Output
A A
Q1,Q2 BC548 Y = A.B Q1,Q2 BC548 BC548 Y = A.B
BC548 BC548
Q4 Q4 Q6
B B
BC548 BC548 BC548
R3 R3 R5
1K 800 1K
(c) (d)
V
V
+Vcc
+Vcc
R1 R2 Q3 R3 R1 R2 R3 R5
4K 4K BC548 1,6 K 4K 4K 2,5 K 1,6 K A
Y
A B
A YA Q3 D1
Q1 B Q1 BC548
BC548 BC548
Output Q6 Output
Y = A+B BC548 Y = A+B
Q4 Q4
B B
Q2 BC548 Q2 BC548
BC548 Q5 BC548 Q5 Q7
BC548 BC548 BC548
R4 R4 R6
1K 1K 1K
(e) (f)
Figura 3.7 – Tecnologia TTL: (a) Inversor, (b) Buffer, (c) porta NAND, (d) porta AND, (e) porta NOR e
(f) porta OR com saída Open-Collector.
A Figura 3.7 uma variação dos circuitos lógicos apresentados na Figura 3.6 no
que diz respeito ao estágio de saída com apenas um transistor com o coletor aberto.
Esta configuração de circuitos TTL é conhecida por Open-Collector e foram
fabricados para pemitir a interface de circuitos TTL em barramentos de dados com
diferentes níveis de tensão.
Uma variação importante dos circuitos TTL são as portas lógicas com saída tri-
State. Na condição tri-state a porta lógica TTL da Figura 3.8 promove o corte dos
dois transistores da saída Totem-pole, levando a saída à uma condição de alta
impedância.
48
+Vcc
R1 R2 R5
4K 750 40
A Y
Q3
BC548
D1 Q4
BC548 Control
Q2
Control
Q1 BC548
BC548 R4
D2
4K
Output
A
Y= A
R3 Q5
500 BC548
As portas com saídas tri-state são comuns para conectar vários subsistemas
num barramento comum. Assim, se dois circuitos tri-state forem ativados simultânea
com níveis lógicos complementares, esta condição de curto circuito poderá danificar
os circuitos integrados.
N-MOS P-MOS
A N Y P Y
S S
OPEN CLOSE
A Y A Y
S=0 S=0
CLOSE OPEN
A Y A Y
N-MOS P-MOS
Série A N1 N2 Y A P1 P2 Y
S1 S2 S1 S2
A A
N-MOS P-MOS
Paralelo S1 N1 N2 S2 S1 N1 N2 S2
a Y Y b
Figura 3.10 – Redes de transistores MOS série e paralelo funcionando como chave: (a) redes NMOS
e (b) redes PMOS.
50
+V
+V +V
RL
Pull-up
RL RL
Pull-up Pull-up
Y
Y Y
A N
A N A N N B
N B
+V
+V +V
A P
A P A P P B
Y Y P B
RL RL
Y
Pull-down Pull-down
RL
Pull-down
+V
P
+V +V +V
P P P
A N
Output Y Y
NMOS
Inputs Pull-down A N A N N B N B
Network
+V
A P
+V +V +V
PMOS
Inputs Pull-down A P A P P B P B
Network
Output Y Y Y
+V +V +V +V
N N N N
P P Y=A P
A Y A Y=A
N N N
a b
Figura 3.15 – Projeto de portas lógicas CMOS (sem relação): (a) inversor e (b) não-inversor.
+V +V +V
P P P P P
A Y=A.B A Y=A.B
N N N
N B N B
(a) (b)
Figura 3.16 – Projeto de portas lógicas CMOS (sem relação): (a) NAND e (b) AND.
+V +V
+V
P P
P P P
Y=A+B Y=A+B
A N N B A N N B N
(a) (b)
Figura 3.17 – Projeto de portas lógicas CMOS Estática (sem relação): (a) NOR e (b) OR.
52
+V +V
A P P A A P P B
B P P B
A P P B
A N N A
A N N A
B N N B
B N N B
(a) (b)
Figura 3.18 – Projeto de portas lógicas XOR CMOS Estática (sem relação): (a) e (b) são
funcionamento equivalentes, porém, geometricamente distintos.
+V
Data Data
Y Y
Input Input
(a) (b)
Figura 3.19 – Projeto de um circuito Bus-Hold CMOS formado por dois inversores invertidos: (a)
representação com blocos de inversores e (b) representação mista, bloco inversor e transistores.
PMOS
Pull-down P P
Network
CLK N CLK N
Dynamic Dynamic
Static
Inputs Output Inputs N-Type Output Inputs P-Type Output
CMOS
CMOS CMOS
Clock Clock
Figura 3.20 – Técnica de Projetos de portas lógicas CMOS (sem relação): CMOS Estático, CMOS
Dinâmico tipo-N e CMOS Dinâmico tipo-P.
+V +V +V
P P P
Y Y Y
A N A N N B A N
CLK N CLK N N B
CLK N
Figura 3.21 – Projeto de portas lógicas CMOS Dinâmica tipo-N: NOT, NOR e NAND.
+V +V +V
P P P
A P A P P B A P
Y Y
P B
CLK N CLK N
CLK N
Figura 3.22 – Projeto de portas lógicas CMOS Dinâmica tipo-P: NOT, NOR e NAND.
54
A Y N N
A Y A Y
S P P
+V
S P
A TG Y
A S Y
0 0 Z
S 0 1 0 N
1 0 Z
1 1 1
Figura 3.23 – Projeto de uma porta TG (transmission gate).
P
+V +V
A P P
S Y S Y
B N N
+V
P N P
B Y
N P
Figura 3.25 – Projeto de portas lógicas XOR CMOS com TG (transmission gate).
55
Nas Figuras 3.26 a 3.31 ilustramos algumas idéias relacionadas com projetos
de portas e funções utilizando-se da tecnologia PTL (transistores de passagem) e o
de blocos seletores para programar as funções lógicas básicas.
B VDD
Vth
A N VDD N N VDD-Vth
C N
(a) D (b)
Figura 3.26 – Problemas em projeto de portas lógicas CMOS com PTL (pass transistor logic): (a)
curto-circuito e (b) queda de tensão.
Word
CLK
Line
Bit
N
Line
D N Q
C
(a) (b)
Figura 3.27 – Projeto de célula de memória com CMOS/PTL: (a) RAM Estática e (b) RAM Dinâmica.
56
+V
A Y A N Y
Vc Cout Vc Cout
A Y A B Y
0 1 0 0 Vc
1 0 0 1 0
1 0 Vc
(a) 1 1 1 (b)
Figura 3.28 – Consideração de efeitos da capacitância parasitária: (a) CMOS Estático e (b) PTL.
In1 1 In1 N
Output Output
Y Y
In0 0 In0 N
(a) S
In1 1 In1 N
Output Output
Y Y
In0 0 In0 N
(b) S
Figura 3.29 – Projeto de seletor CMOS/PTL: (a) saída não-inversora e (b) saída inversora.
PTL-AND Gate PTL-OR Gate PTL-XOR Gate
+V
A 1 1 1
Output Output Output
Y Y Y
0 A 0 A 0
B B B
Figura 3.30 – Projeto de portas lógicas com seletor CMOS/PTL: AND, OR, XOR.
57
+V
A 1 1 1
Output Output Output
Y Y Y
0 A 0 A 0
B B B
Figura 3.31 – Projeto de portas lógicas com seletor CMOS/PTL: NAND, NOR, XNOR.
58
Capítulo 4
4.1 Introdução
a) Máquina a Relé: com essa máquina seria possível fazer uma revisão geral
dos princípios da lógica de chaveamento, apresentar os postulados da Álgebra
Booleana, seus principais teoremas e realizar demonstrações através de
comparação de tabelas verdades. Essa máquina auxilia na compreensão dos
métodos de simplificação de circuitos elétricos de chaveamento (algébricos, gráficos
e numéricos), o impacto desses métodos nos custos de implementação de uma
lógica definida por circuitos elétricos baseados em relés. A máquina a relé permite
também estudar a complexidade dos circuitos de chaveamento, fazer uma análise
temporal desses circuitos de chaveamento e compreender porque o limite de
velocidade dos circuitos de chaveamento com relés não conseguem processar
informações com velocidades superiores a 100 Hz.
b) Máquina Bipolar: com essa máquina seria possível fazer uma revisão geral
e histórica dos conceitos sobre junções bipolares utilizadas antigamente nos projetos
de circuitos integrados e de diversas portas lógicas. Conforme, apresentado no
Capítulo 3, essa máquina permitiria desenvolver atividades para explicar como se
deu o aparecimento das diversas tecnologias de circuitos lógicos digitais: DL (diode
logic), RTL (resistor-transistor logic), DTL (diode-transistor logic), TTL (transistor-
transistor logic) e a ECL (emitter-coupled logic). O desenho dos módulos dessa
máquina deve permitir o acesso interno aos componentes do circuito eletrônicos
para se obter informações nos pontos de interesse e para observação dos sinais
(tensões e correntes), funcionamento interno das portas lógicas básicas (NOT,
NAND, AND, NOR, OR, XOR).
Perguntei a ele de outra forma, para saber o que achava se tivesse a sua
disposição um conjunto de pequenas máquinas de ensino previamente elaborada
para atender ao conteúdo de sua disciplina. Essa máquina poderia ter todas as
experiências desenvolvidas nas aulas teóricas disponíveis em pequenos módulo de
circuitos impressos ou num painel de circuito impresso que ele poderia mostrar a
todos os alunos de uma só vez. Assim, os alunos rapidamente poderiam trocar os
componentes, observar os sinais no osciloscópio e alterar o circuito para a análise
de várias configurações. Qual não foi a minha surpresa, o professor respondeu que
seria muito bom se isso fosse possível. Mas não gostaria de utilizar os velhos kits
padronizados da escola por achar inadequados.
A
C
B
C
A
(a) (b)
Figura 4.1 – (a) TLM de um módulo de porta AND2 Standard-Cell (15 cm de altura) e (b) o símbolo
lógico da porta AND2 com o equivalente esquemático de transistores MOS.
Figura 4.2 – Estrutura Sea-of-Gates para uma Máquina de Van Noije de duas redes de 7 transistores:
NMOS e PMOS.
Figura 4.3 – Estrutura Sea-of-Gates para uma Máquina de Van Noije de duas redes de 7 transistores
configurada para uma Porta NOR de 2 entradas.
68
+V
14 13 12 11 10 9 8 VDD 2 SP2 11 SP3
P 14
P P P P
N
6 13 DP1 3 1 DP2 10 12
DN/P3
N
G1 G2 G3
CD4007UB 8 DN1 5 DN2
N N N
P N
VSS
1 2 3 4 5 6 7
7
(a) DP2 SP2 G2 SN2 DN2 G1 VSS 4 SN2 9 SN3
(b)
Figura 4.4 – Circuito integrado CD4007UB: (a) pinagem e (b) disposição dos transistores NMOS e
PMOS.
Outro circuito integrado muito útil em projetos MOS é o CD4066 [URL 46, 2008],
uma chave analógica que facilmente pode ser usado para compor lógica com
transmission gates.
69
Capítulo 5
Práticas de Ensino
5.1 Introdução
Uma formação generalista permite que saberes conhecidos (savoir savant) seja
ensinado ao público (savoir enseigné) apenas de forma enciclopédica, isto é, de
forma geral e resumida, visando principalmente desenvolver nos alunos habilidades
mais abstratas baseadas na articulação conceitual que cercam tais conhecimentos.
Conforme apresentado por KUETHE (1978): "Os projetos são valiosos porque
promovem o desenvolvimento da capacidade de auto-reforço. O indivíduo se orgulha
de estar trabalhando no seu projeto e é ainda mais motivado por compreender que o
mestre conta com a execução de um bom trabalho por parte dele e expressou
confiança na sua capacidade de levar a termo a tarefa com pouca ou nenhuma
ajuda. Há um reforço adicional quando o produto final de um projeto é exibido ou
apresentado à classe."
Assim, somente algumas atividades puderam ser aplicadas com alunos das
instituições visitadas. Não foi possível desenvolver atividades com alunos
construtores pois as atividades demandavam muitas horas de envolvimento no
projeto das máquinas. Não podemos esquecer que para criarmos as máquinas de
ensino-aprendizagem é imprescindível que seja feita uma modelagem dos contextos
de aprendizagem para se chegar à especificação dos recursos materiais e
funcionais relevantes.
• O circuito impresso poder ser cortados com tesouras, pois são muito finos, e
permite que os furos possam ser feitos com uma martelada rápida com
pequenos pregos.
Figura 5.4 – O papel couro cortado servindo de molde para cortar com estilete o papel pardo de 2 mm
de espessura.
Figura 5.6 – Vista explodida com todos os elementos usados na montagem do Módulo INVERTER.
Figura 5.8 – Vista do detalhe dos LEDs inseridos dentro das molas: Vdd=LED Verde, Input=LED
Vermelho e Output=LED Amarelo. O Vss não tem LED, só a mola vazia.
Figura 5.9 – Módulo INVERTER Standard-Cells conjuntos completos de máscaras de impressão jato
de tinta sobre papel couché e com plastificação em dupla face a quente.
82
Figura 5.10 – Os módulos embalados nas suas respectivas caixas de proteção: INVERTER (caixa nº
1 amarela), NAND2 (caixa nº 2 azul) e AND2 (caixa nº 3 vermelha).
para analisar sinais de saída. Dois conectores USB-A nas laterais superiores são
utilizados para alimentação de 5 V feita com fonte chaveada do tipo MP3.
Figura 5.11 – Máquina de Van Noije: vista geral do painel frontal da máquina MOS Sea-of-Gates com
uma moldura de papelão colado sobre uma superfície de borracha preta (EVA).
Figura 5.12– Máquina de Van Noije: vista geral do painel traseiro da máquina MOS Sea-of-Gates com
os circuitos integrados espetados sobre uma superfície de borracha preta (EVA) e soldados.
84
Figura 5.13 – Máquina de Van Noije: vista do CI CD4007UBE soldados no painel traseiro do protótipo
espetado sobre uma superfície de borracha preta (EVA): transistor P-MOS.
Figura 5.14 – Máquina de Van Noije: vista do CI CD4007UBE soldados no painel traseiro do protótipo
espetado sobre uma superfície de borracha preta (EVA): transistor NMOS.
85
Figura 5.15 – Máquina de Van Noije: vista da caixa semi aberta contendo todos os cabos de ligação e
garras jacaré para a manipulação de circuitos CMOS.
Figura 5.16 – Máquina de Van Noije: vista da máquina MOS Sea-of-Gates fechada.
86
Figura 5.17 – Máquina de Van Noije: detalhe das chaves de comutação dos sinais de entrada e os
LED monitores do sinal de saída (Y=Verde e Z=Amarelo).
Figura 5.18 – Máquina de Van Noije: detalhe da ligação da fonte chaveada de MP3 (5V) no conector
USB/A.
87
Figura 5.19 – Máquina de Van Noije: detalhe da ligação das garras jacaré no LED (Y) para monitorar
um sinal.
Figura 5.20 – Máquina de Van Noije: detalhe da ligação das garras jacaré no painel compondo as
ligações de metalização para a formação de uma porta lógica.
88
Durante a concepção dos módulos das TLMs houve uma preocupação com a
parte estética, já que o sistema deveria zelar por uma aparência que pudesse
apresentar graça e beleza às máquinas para facilitar professores e alunos na rápida
identificação de módulos coloridos representando as diversas funções dos circuitos
eletrônicos projetados.
Capítulo 6
6.1 Conclusões
Observamos que os LEDs que acendem e apagam nos módulos das máquinas
de ensino-aprendizagem chamam muito a atenção dos alunos e facilitam
drasticamente o monitoramento das informações.
Módulos mais sofisticados poderão ser elaborados para permitir, por exemplo,
a composição montagem por grupos de alunos de sistemas mais complexos tais
como a arquitetura de um pequeno microprocessador ou microcontrolador didáticos
de 8 ou 16 bits.
Apêndice A
Plataforma do Painel de Força
Em termos didáticos, tudo funciona para o aluno como se ele estivesse diante
um grande chip e dentro dele e vários locais de sua superfície vão sendo colocados
os módulos e blocos funcionais, simulando, visivelmente a organização interna
fazendo o floorplaning do CI.
A Figura A.1 mostra o leiaute do painel de força desenhado pelo autor para
servir de plataforma a máquina de ensino-aprendizagem CMOS.
97
Apêndice B
Módulos Standard-Cells
Nesse Apêndice B relacionamos apenas 3 desenhos dentre os 15 módulos
projetados para integrar a máquina de ensino-aprendizagem CMOS com Standard-
Cells.
A Figura B.2 mostra o desenho do contorno dos módulos para ser impresso
sobre uma etiqueta adesiva e colado sobre os módulos. Os furos tracejados indicam
o posicionamento correta para vazar o buraco onde serão colocadas as molas
contendo os LEDs monitores de sinal.
Figura B.1 – Folha de acabamento colado na parte traseira dos módulos Standard-Cells AND2,
INVERTER e NAND2.
100
Figura B.2 – Folha de acabamento colado na parte frontal dos módulos Standard-Cells AND2,
INVERTER e NAND2.
101
Figura B.3 – Máscaras dianteiras para serem plastificadas e colocadas sobre as molas para os
módulos Standard-Cells AND2, INVERTER e NAND2: Modelo Geométrico.
102
Figura B.4 – Máscaras dianteiras para serem plastificadas e colocadas sobre as molas para os
módulos Standard-Cells AND2, INVERTER e NAND2: Modelo Esquemático.
103
Figura B.5 – Máscaras dianteiras para serem plastificadas e colocadas sobre as molas para os
módulos Standard-Cells AND2, INVERTER e NAND2: Modelo de Transistores.
104
Figura B.6 – Máscaras dianteiras para serem plastificadas e colocadas sobre as molas para os
módulos Standard-Cells AND2, INVERTER e NAND2: Modelo VERILOG.
105
Apêndice C
Módulos Sea-of-Gates
No projeto do protótipo do módulo Sea-of-Gates [VAN NOIJE, 1985] [VAN
NOIJE; DECLERCK, 1985] utilizou-se o integrado CD4007 [URL 39, 2006] [URL 44,
2008] [URL 45, 2008]. O datasheet da Texas apresenta as diferentes configurações
que o CD4007 pode assumir apenas quando se intercambia as conexões entre os
seus terminais.
Figura C.2 – Modos de ligação de energia na máquina MOS Sea-of-Gates na entrada USB e
conversor de fonte chaveada para MP3 ou MP4.
Referências Bibliográficas
[AEBLI, 1975] AEBLI, Hans. Prática de ensino – Formas fundamentais de ensino
elementar, médio e superior. Editora Vozes Ltda, Petrópolis, Rio de Janeiro,
4ª Edição, 1975.
[ALLEN, 1967] ALLEN, D. W. Microteaching: A Description. Stanford Press,
Stanford, 1967.
[AURICCHIO, 1978] AURICCHIO, Ligia de Oliveira. Manual de tecnologia
educacional. Livraria Francisco Alves Editora S.A., Rio de Janeiro, 1978.
[BARSA, 1900] CD-ROM, Barsa 2000 Enciclopédia Digital, Encyclopaedia
Britannica Publishers, Inc., São Paulo, 1999.
[BERLIN, 1983 a] BERLIN, Howard M. Aplicações para o 555 com experiências.
Editora Técnica Eletrônica Ltda, São Paulo, 1ª Edição, 3ª Impressão, 1983.
[BERLIN, 1983 b] BERLIN, Howard M. Projetos com amplificadores operacionais
com experiências. Editele - Editora Técnica Eletrônica Ltda, São Paulo, 1983.
Figura 1-1, pág 8.
[BIT9, 2004] BIT9. Catálogo de produtos 2004 – Eletrônica, microcontroladores,
telecomunicações automação e autotrônica. Bit9 Equipamentos Didáticos,
São Paulo, 2004.
[BLOOM, 1973] BLOOM, Benjamin S. Taxionomia de objetivos educacionais.
Editora Globo S.A., Porto Alegre, RS, 1973.
[BOYLESTAD; NASHELSKY, 84] BOYLESTAD, Robert e NASHELSKY, Louis.
Dispositivos eletrônicos e teoria de circuitos. Editora Prentice-Hall do Brasil
Ltda, 3ª Edição, Rio de Janeiro, 1984.
[CAMPOS, 1970] CAMPOS, Dinah M. S. Psicologia da Aprendizagem. Editora
Vozes, Petrópolis, RJ, 1970, p. 232.
[CAPUANO, 1991] CAPUANO, Francisco Gabriel. Exercícios de Eletrônica
Digital: Resolvidos e Propostos, Editora Érica, 2ª Edição, 1991.
[CAPUANO; MARINO, 1991] CAPUANO, Francisco Gabriel. e MARINO, Maria A. M.
Laboratório de eletricidade e eletrônica. Livros Érica Editora Ltda, São Paulo,
1991.
[CARVALHO, 1985] CARVALHO, Anna M. P. Prática de Ensino: Os Estágios na
formação do professor. Livraria Pioneira Editora, São Paulo, 1985.
110
[PREECE, 2002] PREECE, Jennifer [et al.] Interaction Design: beyond human-
computer interaction, John Wiley & Sons, New York, 2002.
[PUCKNELL, 1994] PUCKNELL, Douglas A. [et al.] Basic VLSI Design. Prentice-
Hall, Third Edition, 1994.
[RABAEY et al., 2003] RABAEY, Jan M. [et al.] Digital Integrated Circuit: A Design
Perspective. Prentice-Hall, New Jersey, USA, Second Edition, 2003.
[REIS, 1985] REIS, Maurício Caruzo. Eletrônica Digital: Teoria e Aplicações, Petit,
São Paulo, 1985.
[REIS, 2000] REIS, Ricardo Augusto da Luz (Organizador). Sistemas Digitales:
Síntese Física de Circuitos Integrados. CYTED, Bogotá, Colombia, 2000,
373 p.
[RICHARDS, 1980] RICHARDS, C. J. Sistemas electrónicos de datos – aspectos
prácticos. Editorial Reverté S.A., Barcelona, España, 1980.
[ROSA; VAN NOIJE, 2008] ROSA, Carlos A.; VAN NOIJE, Wilhelmus A.M. Proposta
de Máquinas de Ensino-Aprendizagem para o Ensino de Projetos de
Circuitos Integrados CMOS. COBENGE 2008 – Congresso Brasileiro de
Educação em Engenharia, São Paulo, de 9 a 12 de Setembro de 2008.
[ROSA; VAN NOIJE; ARELARO, 2007 a] ROSA, Carlos A.; VAN NOIJE, Wilhelmus
A.M.; ARELARO, Lisete R.G. Uso de Máquinas Elétricas Simples para
Ensinar os Rudimentos de Lógica Booleana no Ensino Fundamental. V
Semana da Educação - A Universidade de São Paulo e a Formação Docente
(FEUSP), Participações em eventos/Encontro, 2007.
[ROSA; VAN NOIJE; ARELARO, 2007 b] ROSA, Carlos A.; VAN NOIJE, Wilhelmus
A.M.; ARELARO, Lisete R.G. Desenvolvimento de Máquinas de Ensino-
Aprendizagem para Transposição Didática em Projetos de Circuitos
Integrados CMOS. V Semana da Educação - A Universidade de São Paulo e a
Formação Docente (FEUSP), Participações em eventos/Encontro, 2007
[ROZO, 2003] ROZO, Antônio García. Sistemas Digitales: Metodologías de
Diseño VLSI. CYTED, Bogotá, Colombia, 2003, 252 p.
[SEDRA; SMITH, 2008] SEDRA, Adel S.; SMITH, Kenneth C. Microeletrônica,
Pearson Prentice Hall, São Paulo, 2008.
[SKINNER, 1999] SKINNER, B. F. Sobre o Behaviorismo. Editora Cultrix, São
Paulo, 1999.
[TAUB, 1982] TAUB, Herbert. Eletrônica Digital, McGraw-Hill, São Paulo,
1982.
[TEXAS, 1976] TEXAS INSTRUMENTS. The TTL Data Book for Design Engineers,
Texas Instruments Inc., USA, Second Printing, 1976.
[TOKHEIM, 1983] TOKHEIM, Roger L. Princípios digitais – Coleção Schawm.
Editora McGraw-Hill do Brasil Ltda, São Paulo, 1983.
[TORREIRA, 1978] TORREIRA, Raul Peragallo. Instrumentos de medição elétrica.
Hemus Livraria e Editora Ltda, São Paulo, 1978.
[TURNER, 1982] TURNER, L. W. (Organizador) Manual do Engenheiro Eletrônico,
Cap. 22 - Auxílios Eletrônicos à Educação, Editora Hemus Ltda, São Paulo,
Brasil, 1982.
[UYEMURA, 1992] UYEMURA, John P. Circuit Design for CMOS VLSI. Kluwer
Academic Publishers, USA, 1992.
[VAN NOIJE, 1985] VAN NOIJE, Wilhelmus A.M. Design and Characterization of
Uncommitted Logic Arrays in Single and Double Level Metal CMOS. Tese
(Doutorado em Ciências Exatas) – Departamento de Eletrotécnica da
113
Referências URL
[URL 1, 2008] Informações sobre circuitos integrados FPGA e ferramentas de
EDA da empresa americana XILINX. Disponível na URL:
http://www.xilinx.com/. Acessado em 15/06/2008.
[URL 2, 2008] Informações sobre circuitos integrados FPGA e ferramentas de
EDA da empresa americana ACTEL. Disponível na URL:
http://www.actel.com/. Acessado em 15/06/2008.
[URL 3, 2008] URL: http://www.altera.com/. Empresa de EDA tools para FPGA.
Acessado em 15/06/2008.
[URL 4, 2008] Informações sobre circuitos integrados FPGA e ferramentas de
EDA da empresa americana ALDEC. Disponível na URL:
http://www.aldec.com/. Acessado em 15/06/2008.
[URL 5, 2008] Informações sobre a empresa americana MENTOR GRAPHICS e
ferramentas de EDA para FPGA e ASIC. Disponível na URL:
http://www.mentor.com/. Acessado em 15/06/2008.
[URL 6, 2008] Informações sobre a empresa americana CADENCE e ferramentas
de EDA para ASIC. Disponível na URL: http://www.cadence.com/. Acessado
em 15/06/2008.
[URL 7, 2008] Informações sobre a empresa americana SYNOPSYS e
ferramentas de EDA para ASIC. Disponível na
URL:http://www.synopsys.com/. Acessado em 15/06/2008.
[URL 8, 2008] Informações sobre a empresa americana MAGMA e ferramentas de
EDA para ASIC. Disponível na URL: http://www.magma-da.com/. Acessado
em 16/06/2008.
[URL 9, 2008] Informações sobre a fábrica de CIs localizada em Taiwan e Design
Kits para ASIC, TSMC. Disponível na URL: http://www.tsmc.com/. Acessado
em 16/06/2008.
[URL 10, 2008] Informações sobre a fábrica de CIs localizada em Taiwan e Design
Kits para ASIC, UMC. Disponível na URL: http://www.umc.com/. Acessado em
16/06/2008.
[URL 11, 2008] Primeira fábrica de circuitos integrados do Brasil (CEITEC/MCT):
http://www.ceitecmicrossistemas.org.br/. Acessado em 10/06/2008.
[URL 12, 2008] Informações sobre a fábrica alemã de CIs e Design Kits para ASIC,
XFAB. Disponível na URL: http://www.xfab.com/. Acessado em 16/06/2008.
115