CAPITOLO 1 – SEMICONDUTTORI

METALLI
Sono costituiti da atomi legati fra loro in strutture regolari cristalline. I singoli nuclei sono
circondati da una nube di elettroni, i più lontani dai quali sono detti elettroni di valenza, che non
sono saldamente vincolati al nucleo e sono liberi di muoversi (portatori di carica negativa).
All’equilibrio termico le cariche si muovono di moto
caotico browniano di agitazione termica. Il moto
caotico fa in modo da rendere le correnti di elettroni
nulle (per bilanciamento): 𝐼𝑇𝑂𝑇𝐴𝐿𝐸 = 0.
Se agli estremi di un componente di lunghezza 𝐿 applichiamo una
differenza di potenziale 𝑽, si sovrappone al moto caotico un moto
ordinato determinato dall’azione della forza 𝐹 = 𝑞𝐸 , dove 𝐸 è il
campo elettrico prodotto dalla differenza di potenziale di valore
𝐸 = 𝑉 𝐿 ; con 𝑞 indichiamo la carica dell’elettrone 𝑞 =
−1.6𝑥10−19 . La forza risulterà essere opposta alla direzione del campo elettrico. Sotto l’azione
del campo elettrico, tutti gli elettroni acquisiscono una componente di velocità di deriva, nella
direzione del campo; tale velocità risulta:
𝑉 𝑐𝑚2
𝑣𝑑 = 𝜇 ∙ 𝐸 𝜇 = 𝜇 ∙ ∙=
𝐿 𝑉𝑠
In cui 𝜇 è la mobilità elettronica. Si definisce corrente elettrica la carica media che attraversa la
sezione del conduttore nell’unità di tempo:
𝐶
𝐼 =𝑞∙𝜑 𝐼 = = 𝐴 𝜑 = 𝑠 −1
𝑠
Dove 𝜑 è il numero di portatori che attraversa la sezione nell’unità di tempo. Il numero di
portatori che attraversa la sezione S nell’unità di tempo è pari al numero di portatori contenuti nel
parallelepipedo di altezza 𝑣𝑑 1𝑠 . Quindi possiamo ricavare:
𝑝𝑜𝑟𝑡𝑎𝑡𝑜𝑟𝑖
𝐼 = 𝑞 ∙ 𝑆 ∙ 𝑛 ∙ 𝑣𝑑 𝑛 =
𝑐𝑚3
Dove con 𝑛 indichiamo la densità di portatori nell’unità di volume. Sostituiamo nella formula la
velocità di deriva:
𝑉 𝑆
𝐼 = 𝑞 ∙𝑆∙𝑛∙𝜇∙ = 𝑞 𝑛∙𝜇 𝑉
𝐿 𝐿
Per la legge di Ohm viene definita la resistenza:
𝑉 𝑉 𝐿 𝑉
𝐼= → 𝑅= = 𝑅 = Ω =
𝑅 𝐼 𝑞∙𝑛∙𝜇∙𝑆 𝐴
Graficamente il legame tensione – corrente di una resistenza è una retta, il cui coefficiente
angolare è proprio il valore della resistenza. L’inverso della resistenza prende il nome di
conduttanza:
1 𝑞∙𝑛∙𝜇∙𝑆
𝐺= = 𝐺 = 𝑆 = Ω−1
𝑅 𝐿
Possiamo inglobare le proprietà fisiche in un’unica quantità definita conducibilità del mezzo
fisico, da cui ricaviamo la conduttanza, pari a:
𝐿 𝑆
𝜎 =𝑞∙𝑛∙𝜇 =𝐺 → 𝐺 = 𝜎 𝜎 = Ω𝑐𝑚 −1
𝑆 𝐿
E la resistività del mezzo, con la formula definitiva della resistenza:
1 1 𝑆 𝐿
𝜌= = = 𝑅 → 𝑅 = 𝜌 ∙ 𝜌 = Ω𝑐𝑚
𝜎 𝑞∙𝑛∙𝜇 𝐿 𝑆
In base alla resistività (o conducibilità) possiamo dividere gli elementi in tre categorie di
conducibilità:
 CONDUTTORI (Rame, Oro, Acciaio): Hanno una resistività inferiore a 10−5 Ω𝑐𝑚, oppure
una conducibilità superiore a 𝟏𝟎𝟓 𝑺𝒄𝒎−𝟏;
 ISOLANTI (Ferrite, Mica): Hanno una resistività maggiore di 1015 Ω𝑐𝑚, oppure una
conducibilità inferiore a 𝟏𝟎𝟏𝟓𝑺𝒄𝒎−𝟏 ;
 SEMICONDUTTORI (Silicio, Germanio, Fosforo): Occupano la fascia intermedia, nella scala
appena descritta. Hanno una conducibilità compresa tra 10−5 e 104

SEMICONDUTTORI PURI
STRUTTURA DI BASE: I più comuni semiconduttori sono gli elementi del IV gruppo della tavola
periodica. Il semiconduttore oggi più usato è il silicio (Si), caratterizzato da 14 protoni nel nucleo
ed altrettanti elettroni. Essendo del IV gruppo, il silicio ha 4 elettroni di valenza nell’orbitale più
esterno.Per motivi energetici tutti gli atomi vorrebbero raggiungere l’ottetto; per questo motivo
gli elementi dell’VIII gruppo sono detti gas perfetti (avendo 8 elettroni di valenza), hanno
raggiunto uno stato di equilibrio (es. Elio).
Dal punto di vista chimico gli atomi di silicio tendono ad assumere una struttura cristallina, in cui
ciascun atomo si lega con 4 atomi attigui, mettendo in condivisione con ciascuno un elettrone di
valenza. In questo modo ogni atomo può raggiungere l’equilibrio. Per questo motivo non si trova
in natura il Gallio in formato cristallino (ha solo 3 elettroni di valenza).I legami che si vengono a
formare nel silicio sono detti covalenti, in quanto i singoli atomi mettono in condivisione i loro
elettroni di valenza (che sono abbastanza liberi di muoversi). La compattezza della struttura è
molto alta, con una densità di 5 ∙ 1022 𝑎𝑡𝑜𝑚𝑖 𝑐𝑚3 .

PORTATORI IN ASSENZA DI CAMPO ELETTRICO: Nel reticolo appena

analizzato tutti gli elettroni risultano condivisi da almeno due atomi. In
realtà, a differenza degli isolanti, gli elettroni di valenza dei
semiconduttori sono debolmente legati al nucleo, possono essere
facilmente sottratti al legame covalente creato. A temperatura
ambiente (300K) l’agitazione termica è sufficiente ad estrarre elettroni
dai legami, creando portatori di carica negativa liberi (elettroni di conduzione). In completa
assenza di agitazione termica i semiconduttori potrebbero essere visti come isolanti.
È importante notare che la creazione di un elettrone di conduzione determina la concomitante
creazione di una “mancanza” di carica nel legame. Tale mancanza è detta lacuna (portatore di
carica positiva), che scomparirà (spostandosi) quando una altro elettrone di passaggio riempirà il
legame rotto ristabilendo l’ottetto. In un semiconduttore puro il numero di elettroni di
conduzione è sempre uguale a quello delle lacune il loro numero è funzione della temperatura in
cui è posto. Indichiamo con:
𝑛 = 𝑑𝑒𝑛𝑠𝑖𝑡à 𝑒𝑙𝑒𝑡𝑡𝑟𝑜𝑛𝑖 𝑝 = 𝑑𝑒𝑛𝑠𝑖𝑡à 𝑙𝑎𝑐𝑢𝑛𝑒 𝑛 = 𝑝 = 𝑐𝑎𝑟𝑟𝑖𝑒𝑟 𝑐𝑚3
Definiamo 𝐺 𝑇 il numero di legami rotti nell’unità di tempo, esso è funzione della sola
temperatura (la rottura dei legami dipende solo dall’agitazione termica). All’equilibrio il numero di
legami rotti deve essere pari al numero di legami riformati 𝑹 𝑻 = 𝒓 𝑻 ∙ 𝒏 ∙ 𝒑.
𝑮 𝑻
𝑹 𝑻 = 𝑮 𝑻 → 𝒏𝒑 = = 𝑪𝑶𝑺𝑻𝑨𝑵𝑻𝑬
𝒓 𝑻
L’ultima scrittura rappresenta la legge dell’azione di
massa, che afferma che il prodotto delle concentrazioni
dei portatori non cambia nel tempo. In un
semiconduttore puro possiamo calcolare la
concentrazione intrinseca:
𝑛𝑖2 𝑇 = 𝑛𝑝

PORTATORI IN PRESENZA DI CAMPO ELETTRICO: Applicando un campo elettrico E agli estremi di

una barretta di semiconduttore si determina uno spostamento ordinato di elettroni e di lacune,
le quali tendono ad essere riempite da altri elettroni in
spostamento. Si avranno due flussi di portatori di carica,
uno di elettroni 𝛷𝑛 ed uno di lacune 𝛷𝑝 ; con le seguenti
velocità:
𝑣𝑛 = 𝜇𝑛 ∙ 𝐸 𝑣𝑝 = 𝜇𝑝 ∙ 𝐸
I due flussi di corrente sono concomitanti, di verso opposto ma anche di carica opposta: quindi i
loro valori assoluti si sommano:
𝑆
𝐼 = +𝑞 𝛷𝑝 − −𝑞 𝛷𝑛 = 𝑞 𝛷𝑝 + 𝛷𝑛 = 𝑞 ∙ 𝜇𝑝 ∙ 𝑝 + 𝑞 ∙ 𝜇𝑛 ∙ 𝑛 ∙ ∙ 𝑉
𝐿
La formula della resistività dovrà tenere conto del
contributo fornito da entrambi i portatori:
1 1
𝜌= =
𝜎 𝑞 ∙ 𝜇 𝑝 ∙ 𝑝 + 𝜇𝑛 ∙ 𝑛

SEMICONDUTTORI DROGATI
In un semiconduttore puro il
numero di elettroni liberi
corrisponde al numero delle
lacune; tale valore è detto
concentrazione intrinseca
10 −3
𝑛𝑖 ≅ 10 𝑐𝑚 . Tuttavia i
semiconduttori non sono mai impiegati puri. Lo sviluppo della microelettronica è stato possibile
grazie a raffinate tecniche di drogaggio di semiconduttori, con cui è possibile variare a piacimento
la concentrazione di cariche positive o negative rispetto alla concentrazione intrinseca. Il
drogaggio può essere effettuato inserendo all’interno della struttura atomi pentavalenti o
trivalenti.

DROGAGGIO PENTAVALENTE (DI TIPO N): Si ottiene un reticolo con un elettrone in più rispetto a
quanti richiesti per formare i legami covalenti, avremo quindi un elettrone disponibile per la
conduzione.
Gli atomi droganti pentavalenti sono detti donatori; se la concentrazione di atomi droganti è ben
superiore alla concentrazione intrinseca la concentrazione di elettroni dipenderà dalla
concentrazione di droganti 𝑵𝑫 . Valori tipici di drogaggio sono nell’ordine di 1014 − 1016 𝑐𝑚−3 .
Tale valore non modificherà la natura del semiconduttore. All’equilibrio termico la legge
dell’azione di massa continua a valere. Nonostante non valga la relazione 𝑛 = 𝑝 (vale solo in un
semiconduttore puro) è sempre vero che, nel drogaggio N:
𝒏𝟐𝒊 𝒏𝟐𝒊
𝑛𝑝 = 𝑛𝑖2 𝑛 ≈ 𝑁𝐷 → 𝒑 = ≈ 𝑛 ≫ 1014 , 𝑝 ≪ 106
𝒏 𝑵𝑫
DROGAGGIO TRIVALENTE (DI TIPO P): Uno dei quattro legami con gli atomi circostanti non è
completo; manca un elettrone di valenza, pertanto vi è una lacuna mobile in più. Gli atomi
trivalenti vengono definiti accettori; nel caso di drogaggio P:
2
𝒏𝟐𝒊 𝒏𝟐𝒊
𝑛𝑝 = 𝑛𝑖 𝑝 ≈ 𝑁𝐴 → 𝒏 = ≈ 𝑝 ≫ 1014 , 𝑛 ≪ 106
𝒑 𝑵𝑫

I PORTATORI DI NUMERO ELEVATO SONO DETTI MAGGIORITARI (ELETTRONI NEL CASO N,

LACUNE NEL CASO P), GLI ALTRI SONO DETTI MINORITARI.
Nel caso di semiconduttore drogato si può ritenere che il drogaggio più elevato imponga la
concentrazione del rispettivo portatore mobile, mentre l’altro soddisferà la legge di massa. Se i
due drogaggi 𝑁𝐴 , 𝑁𝐷 fossero coincidenti, si tornerebbe ad avere un semiconduttore puro con una
resistività più bassa. In definitiva il drogaggio permette di alterare la concentrazione dei portatori
rispetto al valore intrinseco. In questo modo si riescono a realizzare zone di semiconduttore in cui
i maggioritari sono lacune (drogaggio P) ed altre in cui lo sono gli elettroni (drogaggio N), Tali
regioni sono dei veri e propri serbatoi di cariche mobili. Uno dei motivi che hanno fatto del silicio
il materiale semiconduttore più usato è che il suo ossido non si sfalda con l’umidità, e costituisce
un’ottima superficie passivante (che permette di isolare e proteggere).

CORRENTE DI DERIVA E DI DIFFUSIONE

Finora si è parlato solo delle cariche mobili, che sono principalmente quelle maggioritarie. In realtà
oltre alle cariche mobili si ha anche una carica fissa (che non può muoversi).
 Nel caso di drogaggio N, appena l’elettrone si allontana dal drogante, quest’ultimo si
ionizza e manifesta una carica positiva fissa, bloccata nella struttura cristallina;
 Nel caso di drogaggio P, l’atomo drogante mette a disposizione una lacuna e manifesta una
carica negativa fissa.
Quindi, sia gli atomi donatori che accettori mettono a disposizione rispettivamente un elettrone
ed una lacuna, ma loro stessi diventano ioni negativi e positivi.
Mentre i portatori mobili danno origine ad una corrente, a fronte di una tensione, i droganti
ionizzati non sono soggetti ad alcun moto e non determinano nessuna corrente.

CORRENTE DI DERIVA: è quello spostamento di cariche mobili, conseguente all’applicazione di un

campo elettrico agli estremi del semiconduttore, che genera una corrente nella stessa direzione
del moto delle lacune.
𝑆
𝐼 = 𝑞 ∙ 𝜇𝑝 ∙ 𝑝 + 𝑞 ∙ 𝜇𝑛 ∙ 𝑛 ∙ ∙ 𝑉
𝐿
CORRENTE DI DIFFUSIONE: È una corrente determinata da uno
squilibrio di concentrazione in zone diverse del
semiconduttore. Tale corrente non necessità di un campo
elettrico, è unicamente determinato da concentrazioni di
portatori differenti, che tendono a distribuirsi in modo
uniforme all’interno del reticolo. La corrente di diffusione è
funzione dello squilibrio di concentrazione. Questo moto di
diffusione terminerà quando la concentrazione sarà uniforme.
𝑑𝑛 𝑑𝑝
𝐼𝑛 𝑑𝑖𝑓𝑓 = −𝑞 𝐷𝑛 𝑆 𝐼𝑝 𝑑𝑖𝑓𝑓 = 𝑞 𝐷𝑝 𝑆
𝑑𝑥 𝑑𝑥
Le due correnti di diffusione si sommeranno in modulo (visto che la corrente degli elettroni è nel
verso opposto a quello della corrente):
𝑑𝑛 𝑑𝑝 𝐼𝑑𝑖𝑓𝑓 𝑑𝑛 𝑑𝑝
𝐼𝑑𝑖𝑓𝑓 = 𝑞 𝐷𝑛 𝑆 + 𝑞 𝐷𝑝 𝑆 → = 𝐽𝑇𝑂𝑇 = 𝑞 𝐷𝑛 + 𝑞 𝐷𝑝
𝑑𝑥 𝑑𝑥 𝑆 𝑑𝑥 𝑑𝑥
La diffusione è la ragione per cui, se gli atomi droganti sono distribuiti a concentrazione costante,
anche i portatori mobili si distribuiscono uniformemente. Il modo diffusivo, in definitiva, non
genera alcuna corrente all’equilibrio. Applicando una tensione si origina unicamente una corrente
di deriva, nel caso di drogaggio N:
𝑆 𝑆
𝜇𝑝 ∙ 𝑝 ≪ 𝜇𝑛 ∙ 𝑛 → 𝐼 = 𝑞 ∙ 𝜇𝑝 ∙ 𝑝 + 𝑞 ∙ 𝜇𝑛 ∙ 𝑛 ∙ ∙ 𝑉 = 𝑞 ∙ 𝜇𝑛 ∙ 𝑛 ∙ ∙ 𝑉
𝐿 𝐿
In definitiva sono solo i portatori maggioritari a risentire del campo elettrico applicato. Nel caso
di drogaggio P:
𝑆 𝑆
𝜇𝑛 ∙ 𝑛 ≪ 𝜇𝑝 ∙ 𝑝 → 𝐼 = 𝑞 ∙ 𝜇𝑝 ∙ 𝑝 + 𝑞 ∙ 𝜇𝑛 ∙ 𝑛 ∙ ∙ 𝑉 = 𝑞 ∙ 𝜇𝑝 ∙ 𝑝 ∙ ∙ 𝑉
𝐿 𝐿
Si noti che il numero di portatori maggioritari coincide praticamente con gli atomi droganti
ionizzati, per tale motivo il semiconduttore rimane di carica neutra, nonostante vi sia uno
spostamento di cariche che determina una corrente elettrica.

GIUNZIONE P-N (SENZA CAMPO ELETTRICO ESTERNO)

Poniamo a contatto due zone drogate
rispettivamente N e P, gli elettroni tendono a
diffondersi dalla zona N (dove sono
maggioritari) verso la zona P (dove incontrano
un elevato numero di lacune). Viceversa
accade per le lacune. Senza campo elettrico
non si manifesta corrente di deriva, ma
unicamente la diffusione dovuta allo squilibrio improvviso (giunzione brusca).
Appena la zona drogata N perde gli elettroni, che vanno nella zona P e qui si ricombinano con le
lacune, nella zona di confine iniziano a rimanere scoperti gli atomi donatori ionizzati
positivamente, quindi la zona di confine drogata N tende a caricarsi positivamente a causa di ioni
positivi non bilanciati da portatori; viceversa la zona P tende a caricarsi negativamente a causa
della perdita di lacune.
Dopo un transitorio iniziale di corrente, si
crea una carica netta all’interfacci che genera
un campo elettrico. Nella zona di giunzione la
concentrazione dei portatori liberi risulta
trascurabile. Nella zona P vi sono ioni negativi
(lasciati dalle lacune che sono passate nella
zona N), nella zona N vi sono ioni positivi
(lasciati dagli elettroni transitati in zona P). Si noti che la quantità di ioni scoperti è la stessa per le
due zone (la ricombinazione elettrone – lacuna avviene in
rapporto 1:1). Sono questi ioni che danno origine a un campo
elettrico built – in che si crea spontaneamente.

Mentre finora il moto era solo diffusivo

(maggioritari che scavalcano la giunzione), ora
nasce anche un moto di deriva (di portatori
minoritari forzatamente sospinti all’indietro).
Avremo un doppio flusso per entrambi i portatori:
all’equilibrio non avremo nessun flusso netto di
corrente, grazie al bilanciamento delle correnti di ogni portatore. La zona scoperta da cariche
mobili prende il nome di zona svuotata o di carica spaziale.
Poiché la totale carica scoperta deve essere nulla
vale la relazione 𝑥𝑛 𝑁𝐷 = 𝑥𝑝 𝑁𝐴 . Nel caso in cui una
delle due zone sia dogata maggiormente la zona
svuotata si estenderà maggiormente nella zona con
drogaggio inferiore.
È importante notare che la barriera built – in non si manifesta all’esterno della giunzione; se si
collegasse un dispositivo esterno alla giunzione non si avrebbe nessuna corrente indotta. Questo
accade perché il campo di giunzione nasce e si manifesta solo internamente al dispositivo.

POLARIZZAZIONE INVERSA DI UNA GIUNZIONE

Supponiamo ora di applicare un generatore di
tensione esterno, disposto in modo tale da
polarizzare negativamente la zona P (anodo), e
positivamente la zona N (catodo). Tale polarizzazione
prende il nome di inversa. Il campo elettrico ai capi
della giunzione diventa più intenso, perché alla
barriera di built – in si viene a sommare la tensione
esterna. Quest’ultimo richiama portatori maggioritari
a defluire verso l’esterno. Quindi la polarizzazione inversa continua ad impedire passaggio di
carica attraverso la giunzione, poiché il flusso di deriva instaurato ostacola la già presente
diffusione. La zona di svuotamento finisce con l’allargarsi:
𝟐𝜺
𝒙𝒅𝒆𝒑 𝑽𝒓𝒆𝒗 = 𝑽 + 𝑽𝒓𝒆𝒗 ∙ …
𝒒 𝒃𝒖𝒊𝒍𝒕−𝒊𝒏
Questo allargamento ostacola ulteriormente la diffusione; gli unici portatori avvantaggiati dalla
polarizzazione inversa sono i minoritari, attratti attraverso la giunzione; i minoritari producono
quindi una piccola corrente non nulla detta corrente inversa (frazioni di nanoampere). È proprio
perché questi portatori sono in numero ridotto che non si ha nessuna corrente apprezzabile.
Tuttavia, quando la tensione inversa raggiunge valori elevati (di rottura) e si raggiunge la tensione
di breakdown, la corrente inversa aumenta repentinamente. Il breakdown può avvenire a seguito
di due fenomeni:
 L’innesco di un processo di ionizzazione a catena (valanga), il campo elettrico diventa
talmente intenso da accelerare i portatori che colpendo altri atomi rompono i legami
generando altri portatori liberi; queste nuove cariche, generate per ionizzazione ad
impatto, vengono a loro volta accelerate;
 L’estrazione di elettroni di legame dagli atomi dovuta all’intenso campo elettrico ed il loro
lancio al di là della giunzione (tunneling), tali elettroni possono addirittura perforare la
giunzione.
In tutti i due casi si ha una grande corrente inversa, fino a giungere ad una vera e propria rottura
del semiconduttore.

POLARIZZAZIONE DIRETTA DI UNA GIUNZIONE

Invertendo la polarità del generatore, ossia
applicando una tensione positiva alla zona P e
negativa alla zona N, si avrà una diminuzione del
campo di giunzione. Questa polarizzazione prende il
nome di diretta. Appena la tensione diventa
paragonabile (ed opposta) alla tensione di built – in di
circa 0.7V, il campo elettrico esterno è tale da
annullare quasi completamente quello interno. Il
flusso di deriva che si opponeva alla diffusione si annulla, ed il flusso di diffusione è libero di
manifestarsi, dando così origine ad un’intensa corrente di portatori maggioritari; il circuito
esterno assiste ad un flusso di corrente elevata. Basta avvicinare la tensione al valore 0.6V per
avere correnti dell’ordine di decine milliampere (per l’elevata presenza di portatori in transito).
Tale corrente deve essere opportunatamente limitata inserendo una resistenza (su di essa avremo
la tensione sul ramo meno 0.7). Quando una giunzione P-N è polarizzata direttamente si dice che
ai suoi capi cadono sempre 0.7V,
indipendentemente dalla tensione applicata. La
differenza tra la tensione sul ramo e 0.7 cade sulla
resistenza o sull’eventuale carico.
Il dispositivo appena descritto prende il nome di
DIODO A SEMICONDUTTORE o a GIUNZIONE, ed è
un primo componente attivo micro elettrico di
fondamentale importanza.
 CAPITOLO 2 – DIODI
Si è mostrato come la giunzione di due zone di semiconduttore, una drogata P e l’altra N, porti alla
creazione di una barriera di potenziale che permette di avere un dispositivo con comportamento
diverso a seconda della polarità della tensione applicata. Questo diodo è il moderno diodo a
semiconduttore. La scoperta del diodo a giunzione P-N ha consentito la realizzazione dei moderni
diodi al germanio e al silicio, che hanno moltissime applicazioni nell’elettronica moderna.

CARATTERISTICA 𝑽 − 𝑰 DEI DIODI A GIUNZIONE

Nel dispositivo fluisce una corrente significativa
quando l’anodo è a potenziale maggiore al catodo. In
questo caso si parla di polarizzazione diretta 𝑉𝐷 > 0 .
Lo stesso simbolo del componente aiuta ad individuare
il verso consentito del flusso di corrente: quando la
tensione all’anodo è positiva si ha un flusso di corrente
dall’anodo al catodo. Viceversa per 𝑉𝐷 < 0 il diodo è
polarizzato inversamente e fluisce una corrente
trascurabile, detta corrente inversa.

POLARIZZAZIONE INVERSA: Quando si applica una polarizzazione inversa 𝑉𝐷 < 0 , la corrente

circolante è detta corrente inversa, è diretta dal catodo all’anodo ed è molto debole
(picoAmpere), e rimane tale fino a tensioni molto basse (quando si raggiunge la tensione di
rottura, o zener, la corrente aumenta velocemente). Si tenga presente che un diodo può lavorare
anche se polarizzato al di sopra della tensione di rottura, a patto che sia nei limiti la corrente
(applicando una resistenza esterna).

POLARIZZAZIONE DIRETTA: In polarizzazione diretta 𝑉𝐷 > 0 la corrente nel diodo è ben

descritta da una relazione esponenziale, che si ricava da uno studio fisico.
𝑉𝐷
𝐼𝐷 = 𝐼𝑆 ∙ 𝑒 𝑉 𝑡𝑕
−1

Dove 𝐼𝑆 è la corrente inversa di saturazione, è un coefficiente che dipende dalla struttura fisica del
dispositivo; mentre 𝑉𝑡𝑕 è detta tensione termica 𝑻 = 𝟑𝟎𝟎𝑲, 𝑽𝒕𝒉 = 𝟐𝟓𝒎𝑽 . È facile notare la
forte dipendenza esponenziale della corrente dalla tensione, quando la tensione applicata supera
la tensione termica la corrente inizia a crescere di diversi ordini di grandezza, e quando arriva alla
tensione di built – in si ha una forte corrente. Un diodo in conduzione presenta ai suoi capi una
tensione costante di 0.7V. È interessante anche sottolineare che il comportamento del diodo è in
qualche modo connesso alla sua temperatura. All’aumentare della corrente 𝐼𝐷 che attraversa la
giunzione, aumenta la potenza elettrica dissipata sotto forma di calore:
𝑃𝑑𝑖𝑠𝑠 = 𝑉𝐷 ∙ 𝐼𝐷 = 0.7𝑉 ∙ 𝐼𝐷
I valori della massima potenza dissipabile di picco sono forniti dai costruttori e dipendono
essenzialmente dall’area del diodo e dal tipo di contenitore in cui esso è posto. Il parametro che
fornisce il legame tra potenza dissipata e temperatura prende il nome di resistenza termica 𝝑:
∆𝑇 = 𝑃𝑑𝑖𝑠𝑠 ∙ 𝜗
PUNTO DI LAVORE DEL DIODO
Il diodo è il primo componente non lineare che si incontra in elettronica; inoltre, la caratteristica
lineare del diodo commerciale, non è perfettamente descrivibile con l’esponenziale, a causa di non
idealità che compaiono nei dispositivi reali.
Quando si è di fronte ad un circuito elettrico con diodi, ci si trova di fronte al problema di
individuare il punto di lavoro, ossia trovare i valori di tutte le tensioni e le correnti, in particolare
quelle sul diodo 𝑉𝐷 , 𝐼𝐷 .
METODO GRAFICO: Presuppone la conoscenza METODO ANALITICO: In questo metodo si
della caratteristica V-I del diodo e della rete di mettono a sistema l’equazione caratteristica
carico del circuito circostante. È sufficiente fare della rete lineare con quella del diodo:
l’equivalente Thevenin della rete circostante, 𝑉𝐷 = 𝐸𝑒𝑞 − 𝑅𝑒𝑞 𝐼𝐷
𝑉𝑑
intersecando la sua relazione V-I con quella del
𝐼𝐷 = 𝐼𝑆 𝑒 − 1
𝑉 𝑡𝑕
diodo. Il punto di lavoro è l’intersezione tra le
due curve. 𝑉𝑑
𝑉𝐷 = 𝐸𝑒𝑞 − 𝑅𝑒𝑞 𝐼𝑆 𝑒 − 1
𝑉 𝑡𝑕

Visto la complessità delle equazioni ottenute si è sentita l’esigenza di ricorrere a modelli

linearizzati. Si cerca quindi di sostituire il diodo con una rete molto più semplice, consistente di
generatori e resistenze. Il diodo è un rettificatore che, polarizzato in diretta, è attraversato da
corrente; mentre in inversa non lascia scorrere corrente.

MODELLIZZAZIONE DEL DIODO IN POLARIZZAZIONE DIRETTA

PRIMO MODELLO: Un primo modello
semplificato è realizzabile mediante un
interruttore che è aperto quando la
polarizzazione è inversa, e si chiude quando
la polarizzazione è diretta. Questo modello
funziona in modo soddisfacente, quando le
tensioni in gioco nella rete sono elevate. In
realtà il diodo in diretta ha bisogno di una
tensione ai suoi capi per abbattere la
bandiera.

SECONDO MODELLO: Si comprende come sia

possibile determinare univocamente la
tensione ai capi di una giunzione polarizzata
direttamente. Si nota come la caratteristica
si allontana dall’asse delle ascisse
impennandosi quando la tensione in diretta
è di 0.7V. Data la rapidità della curva,
significative variazioni della corrente non determinano variazioni della tensione. La caduta di
tensione ai capi del diodo si fissa a 0.7V. Pertanto un raffinamento del modello include una
batteria nel modello, di valore 0.7V. Solo quando la tensione ai capi del diodo supera 0.7V inizia a
scorrere corrente (si chiude l’interruttore).
TERZO MODELLO: In realtà la caratteristica vera del diodo non è perfettamente verticale, il suo
andamento è esponenziale e quindi caratterizzato da una
pendenza non nulla. Si può quindi calcolare la pendenza,
ovvero la resistenza del diodo:
𝑉𝑡𝑕
𝑅𝑑 𝐼𝐷 =
𝐼𝐷
La resistenza del diodo non è costante, al crescere della corrente la resistenza diminuisce. Quando
è polarizzato in diretta il diodo è schematizzato nell’intorno del punto di lavoro come se
presentasse una resistenza di valore equivalente a
quella della retta di pendenza identica a quella della
tangente dell’esponenziale. Il modello è rappresentato
da un interruttore con in serie l’interruttore ed una
batteria da 0.7V.

DIODI UTILIZZATI IN INVERSA, DIODI ZENER

Finora nella modellizzazione ci si è limitati alla polarizzazione
diretta del diodo. In realtà, in inversa il diodo si comporta come
interruttore aperto, solo fino a quando compare l’effetto
breakdown. Tutti i diodi presentano questo effetto. Quando in
questi dispositivi ci si avvicina alla tensione di breakdown,
potrebbero avvenire delle rotture. Tuttavia certo diodi vengono appositamente progettati e
fabbricati con l’intento di utilizzarli in inversa, sfruttando la loro accensione dovuta al breakdown:
questi dispositivi prendono il nome di diodi zener.I diodi zener hanno una tensione di rottura ben
definita, detta tensione di zener 𝑽𝒁 :
esistono zener progettati per avere tensioni
di zener da pochi volt fino a centinaia di
volt. Nei diodi con tensione di zener
superiore a 5V, il fenomeno che porta al
breakdown è la ionizzazione a valanga;
mentre nei diodi con 𝑉𝑍 minore di 5V
abbiamo il breakdown per tunneling. Purché la corrente inversa che attraversa la giunzione di uno
zener sia superiore a un valore minimo, detto corrente di ginocchio, il dispositivo può essere visto
come un generatore di tensione che impone tra i suoi morsetti una tensione pari al valore di
rottura. In pratica lo si può modellizzare come il diodo in diretta, tenendo presente che
l’interruttore si chiuderà quando si supera la tensione di rottura. Mentre in diretta il diodo ha una
resistenza equivalente che dipende dal punto di lavoro, in inversa lo zener è modellizzabile con
una resistenza costante fornita dal costruttore.
 CAPITOLO 3 – TRANSISTORE MOS
Un componente fondamentale nel mondo dell’elettronica è il transistore. Solitamente il
dispositivo ha tre terminali: uno impiegato come ingresso, uno come uscita ed uno a comune.
Pilotando l’ingresso con un piccolo segnale di tensione o corrente il transistore risponde variando
sensibilmente la sua corrente o provocando variazioni della tensione di uscita.
Il transistore è dunque l’elemento base dell’elettronica analogica (utilizzato spesso come
amplificatore) e dell’elettronica digitale (dove può essere impiegato come interruttore ON/OFF).
Esistono diverse tipologie di transistori e principalmente quelli bipolari (BJT) e quelli ad effetto
campo (FET). In questo capitolo studiamo i MOS.

STRUTTURA DEL TRANSISTORE N-MOS

La sigla MOS individua un sistema costituito da metallo, ossido e semiconduttore, che costituisce
la struttura del transistore MOSFET. La semplicità di questo transistor nonché l’elevata densità di
componenti ottenibili hanno fatto si che esso assumesse un’importanza commerciale notevole.
Nella figura sotto notiamo la struttura di un MOSFET A CANALE N del tipo ad arricchimento:
 Nella parte sottostante del dispositivo abbiamo un substrato di silicio o semiconduttore
drogato positivamente di tipo P(Bulk);
 Nel substrato Bulk vengono create due zone di tipo N, fortemente drogate, nelle quali
vengono posti i morsetti Source (S) e Drain (D);
 Sopra il substrato viene posto uno strato di ossido di silicio, che funge da strato isolante
tra la zona superiore e il substrato stesso;
 Sopra lo strato di ossido viene successivamente posto del materiale conduttore, al quale si
salda il morsetto Gate (G).
Questo transistor è detto ad arricchimento
perché non conduce per 𝑽𝑮𝑺 = 𝟎; infatti
ponendo 𝑉𝑆 = 𝑉𝐵 = 𝑉𝐵 = 0 anche
applicando un potenziale 𝑉𝐷 la corrente che
scorre tra Source e Drain è fortemente debole
e trascurabile (corrente di giunzione, con
polarizzazione inversa).La condizione basilare
per la conducibilità è avere un potenziale
positivo al Gate.

𝑮 = 𝑽𝑮𝑺 , 𝑺 = 𝟎, 𝑫 = 𝟎, 𝑩=𝟎
Il funzionamento del transistor ai basa sulla possibilità di agire sul
potenziale di Gate per modificare la concentrazione degli elettroni
in corrispondenza dell’interfaccia ossido – semiconduttore
modulando di conseguenza la corrente tra Source e Drain. Se infatti
si collega a massa il substrato, il Source ed il Drain e si applica una
tensione 𝑉𝐺𝑆 > 0 al gate si crea un campo elettrico, che allontana
le lacune e richiama elettroni all’interfaccia ossido – silicio.
L’arretramento delle lacune determina la comparsa di una zona di
svuotamento sotto l’ossido.
All’aumentare del potenziale di gate scresce lo spessore della zona svuotata, finché si produce uno
strado di elettroni sotto l’ossido: si forma così un cammino sempre più conduttivo fra Source e
Drain detto CANALE. Questa situazione corrisponde alla condizione di inversione, in cui la densità
degli elettroni del canale uguaglia la densità di droganti (lacune) nel
substrato, e quindi si è riusciti ad invertire il drogaggio della zona al di
sotto dell’ossido isolante. È bene notare che lo strato di cariche mobili e
l’elettrodo gate costituiscono le armature di un condensatore, detto
condensatore MOS, dove il dielettrico è l’ossido.
𝑽𝑮𝑺 > 𝑽𝑻 → 𝐶𝐴𝑁𝐴𝐿𝐸 𝑆 − 𝐷 𝑉𝑇 ∶ 𝑛𝑐𝑕 = 𝑝𝑠𝑢𝑏𝑠𝑡𝑟𝑎𝑡𝑜
Calcoliamo ora la carica presente nel canale, come prodotto della capacità del condensatore e
della tensione di over drive:
𝑄𝑐𝑕 = 𝐶𝑂𝑋 𝑉𝑂𝐷 = 𝐶𝑂𝑋 𝑉𝐺𝑆 − 𝑉𝑇 𝑽𝑶𝑽𝑬𝑹−𝑫𝑹𝑰𝑽𝑬 = 𝑽𝑮𝑺 − 𝑽𝑻
Calcoliamo ora la capacità del condensatore:
𝑆 𝐿𝑊 ′
𝐶𝑂𝑋 𝜀𝑂𝑋
𝐶𝑂𝑋 = 𝜀𝑂𝑋 ∙ = 𝜀𝑂𝑋 ∙ 𝐶𝑂𝑋 = =
𝑑 𝑡𝑂𝑋 𝐿𝑊 𝑡𝑂𝑋
Calcoliamo la quantità di carica per unità di area;
′
𝑄𝑐𝑕 𝜀𝑂𝑋
𝑄𝑐𝑕 = = 𝑞𝑛𝑍 = 𝑉 − 𝑉𝑇 𝑍 = 𝑠𝑝𝑒𝑠𝑠𝑜𝑟𝑒 𝑐𝑎𝑛𝑎𝑙𝑒
𝐿𝑊 𝑡𝑂𝑋 𝐺𝑆
Calcoliamo anche la resistenza del canale di elettroni:
𝐿 1 𝐿 𝐿 𝐿 1
𝑅=𝜌 = = ′ = ′ ∙
𝑊𝑍 𝑞𝜇𝑛 𝑊𝑍 𝑄 𝜇𝑊 𝑊 𝜇𝑛 𝐶𝑂𝑋 𝑉𝐺𝑆 − 𝑉𝑇
Fintantoché non si applica una tensione al Drain non si avrà alcun passaggio di corrente nel
canale appena instaurato.

𝑮 = 𝑽𝑮𝑺 , 𝑺 = 𝟎, 𝑫 = 𝑽𝑫𝑺 , 𝑩=𝟎

Mantenendo 𝑉𝐺𝑆 > 𝑉𝑇 all’aumentare di 𝑽𝑫𝑺 aumenta la corrente
circolante nel canale e con essa la caduta di tensione. La corrente nel
dispositivo varia secondo il grafico a fianco, l’intervallo di tensioni in
cui il dispositivo si comporta in questo modo è detta zona di
funzionamento ohmico. Per piccoli valori di 𝑽𝑫𝑺 la corrente cresce
linearmente.
𝑉𝐺𝑆 > 𝑉𝑇 , 𝑉𝐷𝑆 > 0 𝑃𝐼𝐶𝐶𝑂𝐿𝐴
′
𝑉𝐷𝑆 𝑊 𝜇𝑛 𝐶𝑂𝑋 𝑉𝐺𝑆 − 𝑉𝑇
𝐼𝐷𝑆 = = 𝑉𝐷𝑆
𝑅𝑐𝑕 𝐿
Per piccoli valori di 𝑉𝐷𝑆 la corrente cresce linearmente (funzionamento ohmico), poi la carica
diminuisce e la corrente crescerà meno che linearmente (funzionamento triodi), per uno
restringimento del canale in corrispondenza del Drain.
𝑷𝑰𝑵𝑪𝑯 − 𝑶𝑭𝑭 𝑮 = 𝑽𝑮𝑺 , 𝑺 = 𝟎, 𝑫 = 𝑽𝑫𝑺 = 𝑽𝑮𝑺 − 𝑽𝑻 , 𝑩=𝟎
Al crescere della tensione sul Drain il canale indotto si restringe su D,
e si sposta, finché la differenza di potenziale fra Gate e Drain non è
più sufficiente a mantenerlo. Questo accade quando:
𝑉𝐷𝑆 = 𝑉𝐺𝑆 − 𝑉𝑇
E corrisponde alla condizione di pinch – off, e la tensione ai capi del
canale vale:
𝑉𝐺𝑆 − 𝑉𝑇 = 𝑉𝐷𝑆𝑎𝑡
Il pinch – off non determina l’annullamento della corrente,
nonostante il canale non ci sia più dal lato del Drain, gli elettroni
vedono comunque un campo elettrico che li trasporta verso D.
All’aumentare di 𝑉𝐷𝑆 oltre 𝑉𝐺𝑆 − 𝑉𝑇 , la tensione cadrà tra il punto terminale del canale e il Drain.

Quando il transistor opera sopra soglia 𝑽𝑮𝑺 > 𝑽𝑻

ma con il canale chiuso dal lato del Drain 𝑽𝑫𝑺 >
𝑽𝑮𝑺 − 𝑽𝑻 si dice che opera in ZONA DI
SVUOTAMENTO. Al crescere della tensione al Drain la
corrente continuerà a crescere, con pendenza quasi
nulla (idealmente la corrente di saturazione è
costante).
1𝑊 ′
1𝑊 𝜀𝑂𝑋
𝑘= 𝜇𝑛 𝐶𝑂𝑋 = 𝜇𝑛
2𝐿 2𝐿 𝑡𝑂𝑋

𝑉𝐷𝑆𝑆𝑎𝑡 𝑉𝐷𝑆𝑆𝑎𝑡 1𝑊 1𝑊
𝐼𝐷𝑆𝑎𝑡 = = = 𝜇 𝐶′ 𝑉 − 𝑉𝑇 𝑉𝐷𝑆𝑎𝑡 = 𝜇 𝐶′ 𝑉 − 𝑉𝑇 2
𝑅𝑐𝑕𝑆𝑎𝑡 2𝑅𝑐𝑕𝑆𝑎𝑡 2 𝐿 𝑛 𝑂𝑋 𝐺𝑆 2 𝐿 𝑛 𝑂𝑋 𝐺𝑆

1𝑊 𝜀𝑂𝑋
= 𝜇𝑛 𝑉𝐺𝑆 − 𝑉𝑇 2
= 𝒌𝒏 𝑽𝑮𝑺 − 𝑽𝑻 𝟐
= 𝒌𝒏 𝑽𝟐𝑶𝑫 = 𝒌𝒏 𝑽𝟐𝑫𝑺𝑺𝒂𝒕
2𝐿 𝑡𝑂𝑋

CURVE CARATTERISTICHE
NMOS: Il transistor non conduce fino a che 𝑉𝐺𝑆 = 𝑉𝑇 ≈ 1𝑉, che
costituisce la sua tensione di soglia. Oltre la soglia si arricchisce
sempre più il canale di portatori mobili, da cui il nome di MOS ad
arricchimento.
Molto importante è anche la
rappresentazione grafica
della corrente di Drain 𝐼𝐷 in
funzione della tensione 𝑉𝐺𝑆
quando il MOSFET viene fatto funzionare in zona di
saturazione. Il grafico che si ottiene è una parabola con vertice
𝑉𝐺𝑆 = 𝑉𝑇 . In condizioni stazionarie 𝑰𝑮 = 𝟎 (comportamento
capacitivo), quindi la corrente di Drain e di Source sono uguali
ed opposte.
𝐼𝐷 > 0 𝐼𝑆 < 0
 𝟏𝑾
𝑺𝑨𝑻𝑼𝑹𝑨𝒁𝑰𝑶𝑵𝑬 𝑰𝑫𝑺𝒂𝒕 = 𝑲𝒏 𝑽𝑮𝑺 − 𝑽𝑻 𝟐
= 𝝁𝒏 𝑪′𝑶𝑿 𝑽𝑮𝑺 − 𝑽𝑻 𝟐
𝟐𝑳
𝟏𝑾
𝒁𝑶𝑵𝑨 𝑶𝑯𝑴𝑰𝑪𝑨 − 𝑻𝑹𝑰𝑶𝑫𝑰 𝑰𝑫 = 𝝁𝒏 𝑪′𝑶𝑿 𝟐 𝑽𝑮𝑺 − 𝑽𝑻 𝑽𝑫𝑺 − 𝑽𝟐𝑫𝑺
𝟐𝑳

PMOS: Sono dispositivi ad arricchimento a canale P ed in tal caso si parte da un substrato N in cui
vengono diffuse due zone P. I portatori mobili sono le lacune, che devono essere richiamate per
poter creare un canale (il gate viene posto a potenziale negativo). Anche la tensione di soglia sarà
negativa.
𝐼𝐷 < 0 𝐼𝑆 > 0
2
𝐼𝐷 = 𝐾𝑝 𝑉𝐺𝑆 − 𝑉𝑇

MOS A SVUOTAMENTO: Questa classe di dispositivi conduce già per 𝑉𝐺𝑆 = 0, perché il canale è
già ottenuto per impiantazione ionica di atomi droganti. I MOSFET a svuotamento possono
funzionare anche ad arricchimento: basta applicare un potenziale 𝑉𝐺𝑆 positivo in modo da
aumentare la concentrazione degli elettroni nel canale. Per non far passare corrente bisogna
svuotare il canale.
TRANSCONDUTTANZA: Quando il MOSFET lavora in zona di
saturazione opera come un generatore di corrente comandato
in tensione, perché è in grado di controllare 𝐼𝐷 in funzione di 𝑉𝐺𝑆
secondo la relazione:
𝐼𝐷 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇 2
Fattore di qualità per un MOSFET è la transconduttanza, che
esprime la variazione infinitesima della corrente a seguito di
una variazione infinitesima della tensione pilotante; graficamente è la pendenza della tangente
nel punto di lavoro:
𝜕𝐼𝐷
𝑔𝑚 = = 2𝑘 𝑉𝐺𝑆 − 𝑉𝑇
𝜕𝑉𝐺𝑆

RESISTENZA DI DRAIN: La corrente erogata da un MOSFET in zona di saturazione non rimane

costante, ma aumenta leggermente al crescere di 𝑽𝑫𝑺 . Questo succede perché aumentando la
tensione al drain il punto di pinch-off arretra leggermente verso il source (con conseguente
diminuzione della resistenza del canale). Quest’effetto è indesiderato, perché rende la corrente
erogata al carico dipendente dal carico stesso e non solo dalla tensione comando. La corrente 𝐼𝐷
risulta dipendente dalla tensione applicata in ingresso (Gate – Source) e dalla tensione di uscita
(Drain - Source):
𝐼𝐷 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇 2 1 + 𝜆𝑉𝐷𝑆
Ricaviamo la resistenza:
𝑑𝑉𝐷𝑆 1 𝐼𝐷 = 𝑐𝑜𝑟𝑟𝑒𝑛𝑡𝑒 𝑝𝑢𝑛𝑡𝑜 𝑑𝑖 𝑙𝑎𝑣𝑜𝑟𝑜
𝑟0 = =
𝑑𝐼𝐷 𝜆𝐼𝐷 𝜆 = 𝑝𝑎𝑟𝑎𝑚𝑒𝑡𝑟𝑜 𝑐𝑎𝑛𝑎𝑙𝑒 = 0.1 − 0.01𝑉 −1
SIMBOLI CIRCUITALI: La freccia riportata nei simboli riporta la direzione reale della corrente
(spostamento lacune); la corrente è considerata positiva se entrante dal Drain. Avremo quindi una
corrente negativa nei PMOS.

Notiamo ora il simbolo circuitale dei MOS a svuotamento, dove la parte nera evidenziata indica la
presenza del canale anche in assenza di tensione di comando.

COMPORTAMENTO SUL SEGNALE: Consideriamo un MOSFET operante in zona di saturazione,

applichiamo tra Gate e Source un segnale di tensione 𝑣𝑔𝑠 (che si sovrappone a 𝑉𝐺𝑆 ). La corrente
totale di Drain sarà data dalla somma della polarizzazione e del segnale:
2 2
𝐼𝑇𝑂𝑇 = 𝐼𝐷 + 𝑖𝑑 = 𝑘 𝑉𝐺𝑆 + 𝑣𝑔𝑠 − 𝑉𝑇 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇 + 𝑣𝑔𝑠
Sviluppando il quadrato si ottiene:
2 2
𝐼𝐷 + 𝑖𝑑 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇 + 𝑘𝑣𝑔𝑠 + 2𝑘 𝑉𝐺𝑆 − 𝑉𝑇 𝑣𝑔𝑠
Otteniamo:
𝒈𝒎
𝒊𝒅 = 𝒈𝒎 𝒗𝒈𝒔 + 𝒌𝒗𝟐𝒈𝒔 𝑔𝑚 = 2𝑘 𝑉𝐺𝑆 − 𝑉𝑇 → 𝒌=
𝟐 𝑽𝑮𝑺 − 𝑽𝑻
Che sostituita nella prima espressione ricaviamo:
𝒈𝒎
𝒊𝒅 = 𝒈𝒎 𝒗𝒈𝒔 + 𝒗𝟐
𝟐 𝑽𝑮𝑺 − 𝑽𝑻 𝒈𝒔
Imponendo 𝑣𝑔𝑠 ≪ 2 𝑉𝐺𝑆 − 𝑉𝑇 si ottiene la condizione di piccolo segnale per il MOSFET, in questo
caso possiamo applicare la caratteristica lineare:
𝒊𝒅 = 𝒈𝒎 𝒗𝒈𝒔 = 2𝑘 𝑉𝐺𝑆 − 𝑉𝑇 𝑣𝑔𝑠
Questa ultima è detta linearizzazione del comportamento del dispositivo, commettendo l’errore
di linearità, trascurabile se si verifica la condizione di piccolo segnale.
APPLICAZIONI DEI MOS
1𝑚𝐴
𝐾= 𝑉𝑇 = 1𝑉
𝑉2
1 – TROVARE IL PUNTO DI LAVORO
Il punto di lavoro si troverà sulla caratteristica del MOS che ha
𝑉𝐺𝑆 = 3𝑉 oppure 𝑉𝑂𝐷 = 2𝑉. Inoltre deve essere:
𝑉𝐷𝐷 − 𝑉𝐷𝑆
𝐼𝐷 =
𝑅𝐷

Si vuole scegliere la resistenza, tale che il punto di lavoro si trovi in zona di saturazione:
𝐼𝐷𝑆𝑎𝑡 = 𝐾 𝑉𝐺𝑆 − 𝑉𝑇 2 𝑉𝐷𝑆𝑆𝑎𝑡 = 𝑉𝐺𝑆 − 𝑉𝑇 = 2𝑉
2
𝑚𝐴 𝑉𝐷𝐷 − 𝑉𝐷𝑆𝑆𝑎𝑡 10 − 2
𝐼𝐷 = 𝐾𝑉𝑂𝐷 = 1 ∙ 4𝑉 2 = 4𝑚𝐴 𝑅𝐷𝑆𝑎𝑡 = = = 2𝐾Ω
𝑉2 𝐼𝐷𝑆𝑎𝑡 4
Scegliendo 𝑅𝐷 < 2𝐾Ω il punto di lavoro si trova sicuramente in zona di saturazione, con corrente
pari a 4𝑚𝐴.

2 – PONIAMO 𝑹𝑫 = 𝟏𝑲Ω
Assumiamo per ipotesi che il punto di lavoro sia in zona di saturazione, per cui sappiamo che la
corrente:
2
𝑚𝐴
𝐼𝐷 = 𝐾𝑉𝑂𝐷 = 1 2 ∙ 4𝑉 2 = 4𝑚𝐴 𝑉𝑅 = 4𝑚𝐴 1𝐾Ω = 4𝑉 → 𝑉𝐷𝑆 = 𝑉𝑂 = 6𝑉
𝑉
Abbiamo ottenuto che 𝑉𝐷𝑆 > 𝑉𝐷𝑆𝑆𝑎𝑡 = 2𝑉 quindi abbiamo il MOS effettivamente in zona di lavoro
di saturazione.

3 – INSERIAMO UN SEGNALE A GRADINO DI 100mV

𝐼𝐷′ = 𝐾 3,1 − 1 = 𝐾 2,1 = 4,41𝑚𝐴
𝑉𝑅 = 4,41𝑚𝐴 1𝐾Ω = 4,41𝑉 → 𝑉0 = 5,59𝑉
Un gradino in salita di 100 mV, corrisponde ad una discesa in
uscita di 441 mV, funzionamento amplificatore invertente.
All’aumentare dell’ingresso l’uscita tende a zero (la discesa
inizia dopo la
tensione di
soglia).
 CAPITOLO 4 – LOGICA CMOS
CLASSIFICAZIONE IN BASE ALLA TECNOLOGIA
Il primo livello di distinzione tra le diverse famiglie logiche è sicuramente in base alla tecnologia di
fabbricazione. Per quanto riguarda i substrati attivi, la suddivisione è tra due logiche: MOS e
BIPOLARE. Lo sviluppo di tecnologie miste (BiCMOS) rappresenta un ulteriore miglioramento. Fino
agli anni 80’ sono state le famiglie bipolari a prevalere sul mercato (TTL, ECL, I2L), parallelamente si
sviluppava la tecnologia MOS, che ha finito col dominare il mercato.
Da un punto di vista commerciale, sono da considerarsi ormai in fase di declino le logiche TTL, in
quanto le principali caratteristiche richieste dai moderni dispositivi integrati vengono soddisfatte
in maniera decisamente superiore dalle famiglie CMOS e BiCMOS.
Si nota che le logiche CMOS hanno un vantaggio superiore, dal punto di vista ritardo – consumo,
rispetto alle TTL. Nonostante i circuiti CMOS siano più lenti, l’efficienza complessiva è migliore
quando si tiene conto contemporaneamente di tutti i diversi parametri in gioco.

CARATTERISTICHE STATICHE DELLE PORTE

CARATTERISTICA DI TRASFERIMENTO: Facendo
riferimento al circuito logico più semplice, ossia
l’invertitore, definiamo la caratteristica di
trasferimento, curva nel piano 𝑉𝑖𝑛 , 𝑉𝑜𝑢𝑡 che lega il
valore della tensione di uscita con il valore della
tensione applicata al nodo di ingresso.

SOGLIA DI COMMUTAZIONE: La soglia di

commutazione è la tensione di ingresso corrispondente
all’intersezione tra la caratteristica e la bisettrice del
primo quadrante 𝑉𝑡𝑕 ; è quindi quel valore di ingresso al
quale corrisponde un uscita a lui uguale.

SWING LOGICO: I valori nominali dei potenziali associati

al livello logico alto e basso sono indicati con 𝑉𝑂𝐻 , 𝑉𝑂𝐿 . La differenza tra i valori nominali è detta
swing logico 𝑽𝑶𝑯 − 𝑽𝑶𝑳 . Lo swing logico risulta essere un parametro di bontà. Più lo swing
logico è alto e maggiore, e maggiore è la distinzione tra i diversi livelli logici, e più si riduce la
possibilità d’errore.

GUADAGNO IN TENSIONE: La pendenza 𝑑𝑉𝑜𝑢𝑡 𝑑𝑉𝑖𝑛 della caratteristica rappresenta il guadagno

in tensione della porta. I punti in cui il guadagno è -1 sono di coordinate 𝑉𝐼𝐿 , 𝑉𝑂𝐻𝑀 , 𝑉𝐼𝐻 , 𝑉𝑂𝐿𝑀 .

MARGINE DI RUMORE: Si definisce margine di rumore la capacità di una porta di funzionare

correttamente anche in presenza di rumore. Distinguiamo due margini:
 𝑵𝑴𝑳 : è il margine di rumore di livello basso, che indica di quanto può crescere il valore di
uscita basso 𝑉𝑂𝐿𝑀 , a causa di un disturbo, affinché all’ingresso della porta successiva venga
interpretato come livello basso;
𝑵𝑴𝑳 = 𝑽𝑶𝑳𝑴 − 𝑽𝑰𝑳
  𝑵𝑴𝑯 : ovvero margine di rumore di livello alto, che indica di quanto può decrescere il
valore di uscita alto 𝑉𝑂𝐻𝑀 , a causa di un disturbo, affinché all’ingresso della porta
successiva venga letto un livello alto.
𝑵𝑴𝑯 = 𝑽𝑶𝑯𝑴 − 𝑽𝑰𝑯

POTENZA STATICA: La dissipazione di potenza statica si definisce come il prodotto della tensione
di alimentazione 𝑉𝑑𝑑 , per la corrente media erogata dallo stadio:
𝑰𝑯 + 𝑰𝑳
𝑷𝒔𝒕𝒂𝒕 = 𝑽𝑫𝑫
𝟐

CARATTERISTICHE DINAMICHE DELLE PORTE

POTENZA DINAMICA: Consideriamo la rappresentazione
schematica di un gate, in cui si indicano in maniera generale le
reti di pull – up e pull – down, con un condensatore di carico.
Durante un intero ciclo di carica – scarica, la potenza media
dissipata nella commutazione è:
𝑷𝒅𝒊𝒏 = 𝑬 ∙ 𝒇 = 𝑪𝑳 ∙ 𝑽𝒅𝒅 ∙ 𝑽𝑶𝑯 − 𝑽𝑶𝑳 ∙ 𝒇 ≅ 𝑪𝑳 ∙ 𝑽𝟐𝒅𝒅 ∙ 𝒇
Dove f rappresenta la frequenza di commutazione della
tensione di ingresso. L’inverso di tale frequenza rappresenta un
periodo del segnale di ingresso.

RITARDO DI COMMUTAZIONE: Si definisce

ritardo di commutazione il tempo impiegato dal
segnale di ingresso a cambiare livello logico.
Esiste un ritardo di commutazione da basso ad
alto 𝑡𝑟𝑖𝑠𝑒 e uno da alto a basso 𝑡𝑓𝑎𝑙𝑙 . A fronde
di questo segnale 𝑉𝑖𝑛 , la corrispondente
commutazione di uscita presenta anch’essa dei
ritardi.

TEMPI DI TRANSITO: Si definiscono tempi di

salita 𝒕𝒓𝒊𝒔𝒆 e di discesa 𝒕𝒇𝒂𝒍𝒍 gli intervalli di tempo
corrispondenti al passaggio del segnale dal 10% al 90% dell’escursione logica 𝑉𝑂𝐻 − 𝑉𝑂𝐿 e
viceversa. Nel segnale d’uscita notiamo i tempi di transito 𝒕𝑻𝑯𝑳 , 𝒕𝑻𝑳𝑯 corrispondenti anch’essi al
passaggio dal 10% al 90% dell’uscita. Si definiscono inoltre tempi di propagazione 𝒕𝑷𝑯𝑳 , 𝒕𝑷𝑳𝑯 come
il ritardo tra il segnale di ingresso e l’uscita corrispondente, nel passaggio per il 50%
dell’escursione logica (𝑉𝑂𝐻 + 𝑉𝑂𝐿 ) 2. La media tra i tempi di transito si definisce ritardo di
propagazione:
𝒕𝑯𝑳 + 𝒕𝑳𝑯
𝒕𝑷𝑫 =
𝟐

PRODOTTO RITARDO – CONSUMO: Un parametro essenziale per valutare le prestazioni delle

diverse famiglie logiche è il prodotto ritardo – consumo. Questo parametro da un’indicazione di
come il circuito utilizzi la potenza assorbita per produrre alte velocità. La condizione ottimale è
minimizzare il parametro. Ciò è ottenibile riducendo i carichi capacitivi e cercando di mantenere
costante la corrente di carica, riducendo la potenza dinamica dissipata. Le famiglie migliori sono
quelle in cui la rete di carico è modellizzabile come un generatore di corrente, mentre le peggiori
sono quelle in cui la corrente dipende dalla tensione d’uscita. Due possibili metodi sono:
 Cercare di mantenere la rete di PULL-UP ad alta impedenza, quando la rete di PULL-DOWN
è attiva; così da eliminare la potenza statica;
 Occorre fare in modo che durante il transitorio di carica le corrente erogata della rete di
PULL-UP sia maggiore di quella stazionaria così da ridurre il ritardo di propagazione.

LOGICHE CMOS
La famiglia logica CMOS è caratterizzata dalla presenza contemporanea di MOSFET
complementari (n - MOS e p - MOS), da cui il nome di Complementary Metal - Oxide
Semiconductor. I circuiti logici CMOS presentano notevoli vantaggi:
 Bassissima dissipazione di potenza; utile nelle applicazioni a basso consumo; questo grazie
al fatto che tra le reti di PULL-UP e PULL-DOWN non scorre corrente a regime;
 Ottime caratteristiche dal punto di vista del margine di rumore e dello swing logico;
 Presenta però un’integrazione inferiore alla logica n – MOS (che non contiene p – MOS); in
quanto necessita della convivenza tra n – MOS e p – MOS;
L’utilizzo di MOS a canale p introduce il problema della minor mobilità delle lacune, e pertanto è
necessario disporre di p – MOS di un fattore di forma di due volte maggiore agli n – MOS, con
conseguente aumento dell’area occupata.
È necessario, in questa famiglia logica, far convivere dispositivi n – MOS e p – MOS nello stesso
chip.
 La principale tecnologia utilizzata è quella di sviluppare circuiti n – MOS con l’introduzione
di regioni di tipo n utilizzate per implementare i p – MOS (tecnologia n-well). Questi pozzi
vengono realizzati per impiantazione ionica di basso drogaggio.
 Un’altra possibilità viene detta tecnologia a tasche gemelle (twin – tubs). Essa prevede la
costruzione, all’interno di uno strato poco drogato, di entrambi i pozzi n-well e p-well in cui
collocare i p – MOS e gli n – MOS.

INVERTER CMOS
La tecnologia CMOS è la più diffusa fra le tecnologia per
circuiti logici integrati, grazie alla bassa dissipazione di
potenza ed agli elevati livelli di integrazione, impensabili
con tecnologie bipolari. L’inverter CMOS è costituito da
una coppia di MOSFET complementari 𝑻𝑷 , 𝑻𝑵 .
𝑽𝑮𝑺
P – MOS N – MOS
𝑉𝐺𝑆 = 𝑉𝑖𝑛 − 𝑉𝐷𝐷 𝑉𝐺𝑆 = 𝑉𝑖𝑛
Un aumento della tensione di ingresso 𝑉𝑖𝑛 porta
maggiore conduzione nel 𝑇𝑁 ed in minore conduzione
𝑇𝑃 .
ANALISI COMPORTAMENTO IN CASI LIMITE: Analizziamo ora i casi limite (a regime), notando che
in entrambi i casi la corrente circolante è nulla, e non vi è caduta di tensione sul transistore
(potenza statica nulla). Questa soluzione è migliore rispetto all’utilizzo di un unico mos, in quanto
in zona ON quest’ultimo obbliga un passaggio di corrente tra VDD e massa (con una resistenza) ed
implica una dissipazione di potenza statica.
CASO LIMITE: 𝑽𝒊𝒏 > 𝑽𝑫𝑫 − 𝑽𝑻𝑷
P – MOS N – MOS
Interdetto: La tensione di gate – source non è Conduce: Presenta una tensione gate – source
superiore (in modulo) alla sua soglia. positiva e sicuramente superiore alla soglia.

CASO LIMITE: 𝑽𝒊𝒏 < 𝑽𝑻𝑵

P – MOS N – MOS
Conduce: La tensione di gate – source è Interdetto: Presenta una tensione gate –
superiore (in modulo) alla sua soglia. source inferiore alla soglia.
Considerando i valori negativi, la tensione di
ingresso è sicuramente inferiore di una soglia
all’alimentazione.

ANALISI COMPORTAMENTO SU LIVELLI LOGICI DEFINITI: Consideriamo ora i casi limite, in cui
l’ingresso assume precisamente un livello logico.
𝑽𝒊𝒏 = 𝑽𝑫𝑫
P – MOS N – MOS
La caratteristica di Esiste una definita
funzionamento risulta caratteristica di
praticamente nulla. funzionamento, che
corrisponde a 𝑉𝐺𝑆𝑁 = 𝑉𝐷𝐷
Il punto di lavoro afferma che la tensione di uscita è
nulla 𝑉𝑂𝐿 = 0. La corrente è pressoché nulla.
 𝑽𝒊𝒏 = 𝟎
P – MOS N – MOS
La caratteristica di La caratteristica del mos
funzionamento è ben N è piatta, essendo in
definita, visto che la zona di interdizione.
tensione gate – source è
negativa.
Il punto di lavoro afferma che la tensione di uscita è
alta 𝑉𝑂𝐻 = 𝑉𝐷𝐷 . La corrente è pressoché nulla.

CARATTERISTICA DI TRASFERIMENTO: Per prima cosa vogliamo mostrare le relazioni

tensione/corrente di entrambi i transistori:
N – MOS
USCITA FUNZIONAMENTO
2
𝑉𝑂𝑈𝑇 ≤ 𝑉𝐼𝑁 − 𝑉𝑇𝑁 𝐼𝐷𝑁 = 𝐾𝑛 2 𝑉𝐼𝑁 − 𝑉𝑇𝑁 𝑉𝑂𝑈𝑇 − 𝑉𝑂𝑈𝑇
2
𝑉𝑂𝑈𝑇 ≥ 𝑉𝐼𝑁 − 𝑉𝑇𝑁 𝐼𝐷𝑁 = 𝐾𝑛 𝑉𝐼𝑁 − 𝑉𝑇𝑁
P – MOS
USCITA FUNZIONAMENTO
2
𝑉𝑂𝑈𝑇 ≥ 𝑉𝐼𝑁 + 𝑉𝑇𝑃 𝐼𝐷𝑃 = 𝐾𝑝 2 𝑉𝐷𝐷 − 𝑉𝐼𝑁 − 𝑉𝑇𝑃 𝑉𝐷𝐷 − 𝑉𝑂𝑈𝑇 − 𝑉𝐷𝐷 − 𝑉𝑂𝑈𝑇
2
𝑉𝑂𝑈𝑇 ≤ 𝑉𝐼𝑁 + 𝑉𝑇𝑃 𝐼𝐷𝑃 = 𝐾𝑝 𝑉𝐷𝐷 − 𝑉𝐼𝑁 − 𝑉𝑇𝑃
I coefficienti K sono legati alle caratteristiche fisiche e geometriche dei transistori, secondo le
seguenti espressioni:
1 𝑊𝑁 1 𝑊𝑃
𝐾𝑛 = ∙ 𝜇𝑁 ∙ 𝐶𝑂𝑋 ∙ 𝐾𝑝 = ∙ 𝜇𝑝 ∙ 𝐶𝑂𝑋 ∙
2 𝐿𝑁 2 𝐿𝑃

TENSIONE DI SOGLIA: L’invertitore CMOS viene progettato in modo da avere le stesse tensioni di
soglia, ovvero 𝑽𝑻𝑵 = 𝑽𝑻𝑷 = 𝑽𝑻 ed anche 𝑲𝒏 = 𝑲𝒑 . Poiché le lacune hanno una mobilità
inferiore agli elettroni sarà necessario avere un canale P di dimensione superiore. In questo modo
si ottengono le stesse correnti ed una caratteristica simmetrica, al prezzo di avere un canale P di
dimensioni maggiori. Con entrambi i transistori saturi, la caratteristica assume una pendenza
verticale, grazie all’elevata resistenza d’uscita. Se invece entrambi i transistori venissero costruiti
delle stesse dimensioni, si perderebbe la simmetria con uno spostamento verso sinistra della
commutazione, con peggioramento dei margini di rumore.
2 2
𝐼𝐷𝑁 = 𝐼𝐷𝑃 → 𝐾𝑛 𝑉𝑖𝑛 − 𝑉𝑇𝑁 = 𝐾𝑝 𝑉𝐷𝐷 − 𝑉𝑖𝑛 − 𝑉𝑇𝑃
1 𝑉𝐷𝐷
𝐾𝑛 = 𝐾𝑝 → 𝑊𝑁 = 𝑊𝑃 𝑉𝑇𝐻 =
3 2
𝑉𝑇𝑁 = 𝑉𝑇𝑃 𝑉𝐷𝐷 𝑉𝐷𝐷
𝑉𝐷𝑆𝑆𝑎 𝑡𝑁 = − 𝑉𝑇𝑁 𝑉𝐷𝑆𝑆𝑎 𝑡𝑃 = + 𝑉𝑇𝑃
2 2
𝐾𝑛 > 𝐾𝑝 𝑉𝐷𝐷
𝑉𝑇𝐻 <
2
𝑉𝑇𝑁 = 𝑉𝑇𝑃
Spostamento della curva verso sinistra, nel caso
contrario verso destro.
𝐾𝑛 = 𝐾𝑝 𝑉𝐷𝐷 𝑉𝑇𝑁 − 𝑉𝑇𝑃
𝑉𝑇𝐻 = +
𝑉𝑇𝑁 ≠ 𝑉𝑇𝑃 2 2

COSTRUZIONE CARATTERISTICA: Poniamo in un unico grafico le caratteristiche di entrambi i

transistori. I punti associati ai livelli logici alto e basso li abbiamo già individuati.
𝑉𝐺𝑆𝑛 = 𝑉𝑖𝑛
𝑉𝐺𝑆𝑝 = 𝑉𝑖𝑛 − 𝑉𝐷𝐷

𝑉𝐷𝑆𝑛 = 𝑉𝑂𝑈𝑇
𝑉𝐷𝑆𝑝 = 𝑉𝑂𝑈𝑇 − 𝑉𝐷𝐷

MARGINE DI RUMORE: Come abbiamo già visto, il valore massimo affinché un ingresso sia
considerato low è 𝑉𝐼𝐿 , è quello in cui la caratteristica presenta pendenza -1. Nello stesso modo il
valore minimo affinché tale ingresso sia considerato alto è 𝑉𝐼𝐻 , che è l’altro punto a pendenza -1.
Sostituendo i valori teorici appena calcolati ricaviamo:
1 1
𝑉𝐼𝐻 = 5𝑉𝐷𝐷 − 2𝑉𝑇 𝑉𝐼𝐿 = 3𝑉𝐷𝐷 + 2𝑉𝑇
8 8
Da questi valori possiamo ricavare i margini di rumore:
1 1
𝑁𝑀𝐻 = 𝑉𝑂𝐻 − 𝑉𝐼𝐻 = 𝑉𝐷𝐷 − 5𝑉𝐷𝐷 − 2𝑉𝑇 = 3𝑉𝐷𝐷 + 2𝑉𝑇
8 8
1 1
𝑁𝑀𝐿 = 𝑉𝐼𝐿 − 𝑉𝑂𝐿 = 3𝑉𝐷𝐷 + 2𝑉𝑇 − 0 = 3𝑉𝐷𝐷 + 2𝑉𝑇
8 8
I margini risultano uguali e dipendenti unicamente dalla tensione di alimentazione, e da quella di
soglia. Ad esempio nel caso 𝑉𝐷𝐷 = 5𝑉, 𝑉𝑇 = 1.5𝑉 si ha tipicamente 𝑉𝐼𝐻 = 2,75𝑉, 𝑉𝐼𝐿 = 1.5𝑉; ed i
margini di rumore risultano 𝑁𝑀 = 2,25𝑉.

DISSIPAZIONE DI POTENZA
POTENZA DINAMICA: Ricordiamo innanzitutto che la potenza statica dissipata (a regime) è nulla. Il
contributo di potenza dinamica è dovuto alla commutazione alternativa del transistore p e di
quello n, che rispettivamente carica e scarica la capacità di carico. Questa potenza dissipata dai
transistori dipende dalla frequenza di commutazione dell’inverter, dalla tensione di alimentazione
e dalla capacità di uscita 𝐶𝐿 :
𝐿 = 𝐸 = 𝑄 ∙ 𝑉𝐷𝐷 𝑷𝑫𝑰𝑵𝑨𝑴𝑰𝑪𝑨 = 𝐶 ∙ 𝑉𝑂𝐻 − 𝑉𝑂𝐿 ∙ 𝑉𝐷𝐷 ∙ 𝑓𝐼𝑁 = 𝑪 ∙ 𝑽𝟐𝑫𝑫 ∙ 𝒇𝑰𝑵

POTENZA DI CROSS – CONDUZIONE: Ad ogni transizione di livello logico si ha una corrente di cross
– conduzione. La corrente inizia a circolare a 𝑉𝑖𝑛 > 𝑉𝑇𝑛 e raggiunge il massimo valore in
𝑉𝑖𝑛 = 𝑉𝐷𝐷 2 , infine si annulla in 𝑉𝑖𝑛 > 𝑉𝐷𝐷 − 𝑉𝑇𝑝 . Il picco di corrente sarà:
2
1 𝑊 𝑉𝐷𝐷 𝒊𝑷𝑰𝑪𝑪𝑶
𝑖𝑃𝐼𝐶𝐶𝑂 ≅ 𝜇𝐶𝑂𝑋 ∙ − 𝑉𝑇 𝑷𝑪𝑪 = 𝑽𝑫𝑫 − 𝟐𝑽𝑻 ∙ 𝟐𝒕𝒓𝒊𝒔𝒆 ∙ 𝒇𝑪𝑳𝑲
2 𝐿 2 𝟐

PRESTAZIONI DINAMICHE
TEMPI DI PROPAGAZIONE: Analizziamo l’inverter a
carico capacitivo, con un ingresso supposto ideale
𝑡𝑅𝐼𝑆𝐸 = 𝑡𝐹𝐴𝐿𝐿 = 0 . Calcoliamo il tempo di ritardo sul
fronte di discesa della tensione d’uscita 𝒕𝑷𝑯𝑳 , nel
grafico notiamo lo spostamento del punto di lavoro,
quando l’ingresso passa da basso ad alto. Appena
l’ingresso si sposta istantaneamente da basso ad alto, il
transistore a canale p si interdisce, il transistore n
inizierà a far scaricare la capacità:
 Dal punto E al punto F il transistore n è in
saturazione; la sua corrente risulta costante:
𝑉
∆𝑉 𝑉𝐷𝐷 − 𝐷𝐷 𝑪 ∙ 𝑽𝑫𝑫
2
𝐼𝐷𝑆𝑎𝑡 =𝐶∙ → 𝒕𝑷𝑯𝑳𝟏 = 𝐶 ∙ 2
= 𝟐
∆𝑇 𝐾𝑛 𝑉𝐷𝐷 − 𝑉𝑇 𝟐𝑲𝒏 𝑽𝑫𝑫 − 𝑽𝑻
 A partire dal punto F l’n-MOS lavora in zona ohmica, l’intervallo rimanente fino ad M (50%
dell’uscita), si ottiene sostituendo l’equazione della corrente in zona ohmica nella
seguente equazione 𝐼𝐷 𝑑𝑡 = −𝐶𝑑𝑉𝑜𝑢𝑡 , si ottiene:
𝑪 𝟑𝑽𝑫𝑫 − 𝟒𝑽𝑻
𝒕𝑷𝑯𝑳𝟐 = 𝐥𝐧
𝟐𝑲𝒏 𝑽𝑫𝑫 − 𝑽𝑻 𝑽𝑫𝑫
  Sommando i tempi di propagazione e facendo la media si ottiene:
𝑪 𝑽𝑻 𝟏 𝟑𝑽𝑫𝑫 − 𝟒𝑽𝑻
𝒕𝑷𝑯𝑳 = ∙ ∙ 𝐥𝐧
𝑲𝒏 𝑽𝑫𝑫 − 𝑽𝑻 𝑽𝑫𝑫 − 𝑽𝑻 𝟐 𝑽𝑫𝑫
𝒕𝑷𝑯𝑳 + 𝒕𝑷𝑳𝑯
𝒕𝑷 =
𝟐

L’andamento dell’ingresso e dell’uscita è il seguente:

FAN – IN E FAN – OUT: Il fan – in di una porta logica è il numero di ingressi che la porta presenta (il
numero di variabili interne). Il numero di ingressi condiziona il numero di transistori (PMOS nelle
NOR e NMOS nelle NAND) e quindi, in ultima analisi, degrada i ritardi di commutazione. Il fan – in
risulta un compromesso fra la massima degradazione del tempo di propagazione e il numero
minimo di ingressi necessari.

PRODOTTO RITARDO – CONSUMO: Il prodotto ritardo – consumo delle porte CMOS viene
calcolato come il prodotto della potenza dinamica e del ritardo di propagazione:
𝑡𝑃𝐿𝐻 + 𝑡𝑃𝐻𝐿
𝐷𝐸𝐿𝐴𝑌 − 𝑃𝑂𝑊𝐸𝑅 = 𝑃𝐷 ∙
2
 CAPITOLO 5 – RETI DIGITALI
CLASSIFICAZIONE
Un componente digitale può essere classificato in base alla tecnologia di fabbricazione (famiglia
logica), alla sua scala di integrazione ed al tipo di funzione che svolge:
 FAMIGLIE LOGICHE: Tra le caratteristiche principali di una famiglia logica vi sono il ritardo di
propagazione e la potenza dissipata per singolo gate. Le logiche CMOS sono preferibili,
proprio dal punto di vista del prodotto ritardo – consumo, nonostante siano dispositivi più
lenti rispetto al TTL;
 SCALA DI INTEGRAZIONE: Un modo di classificare i circuiti logici si basa sul numero di porte
logiche (gates) contenute nello stesso integrato. Tale classificazione, che deriva dai
costruttori, dipende fortemente dai processi di realizzazione degli integrati. In base a questa
classificazione si ha:
o SSI: Integrati di piccola scala, ciascuno dei quali contiene un massimo di 12 porte logiche
che sono normalmente gli operatori fondamentali NOT, AND, OR;
o MSI: Integrati di media scala, contengono da 12 a 100 porte e si tratta solitamente di
contatori, decodificatori, registri.
o LSI: Integrati di larga scala, contengono da 100 a 1000 porte e realizzano in genere una
singola funzione logica complessa;
o VLSI: Integrati di larghissima scala, contengono più di 1000 porte; in questa categoria
risiedono i microprocessori e le unità di ingresso o uscita.
 SISTEMI COMBINATORI, SEQUENZIALI E DI MEMORIA: I sistemi logici digitali possono essere
divisi in due tipi fondamentali:
o SISTEMI COMBINATORI: I dati di uscita sono, in ogni istante, funzioni logiche del valore
dell’ingresso in quell’istante. 𝑈 = 𝑓 𝐼 . È ovvio che una stesso combinazione di ingressi
presa in tempi differenti fornisce sempre la stessa uscita.
o SISTEMI SEQUENZIALI: È un sistema nel quale lo stato delle uscite, non dipende solo
dallo stato degli ingressi ma anche da uno stato precedente degli ingressi stessi. Una
certa combinazione in tempi diversi può dare origine a uscite diverse, questi circuiti
hanno quindi una sorta di memoria.

PORTE LOGICHE
Oltre al semplicissimo invertitore visto nel capitolo precedente, esistono altre porte logiche
fondamentali, che sono alla base di qualunque circuito digitale. Questi componenti prendono il
nome di gate e sono blocchi che realizzano le funzioni logiche di base dell’algebra di Boole: AND,
OR, EXOR e NOT.

BUFFER INVERTENTE (NOT) E NON INVERTENTE

Il buffer invertente è anche detto inverter (porta not) e fornisce in uscita il livello logico opposto a
quello fornito in ingresso. Il buffer non invertente ripropone in uscita lo stesso livello letto in
ingresso: il suo scopo è disaccoppiare il circuito a monte (facendogli vedere un’alta impedenza e
non assorbendo corrente da esso). Per ricavare un buffer non invertente è sufficiente porre due
NOT in serie.
AND E NAND
La AND effettua il prodotto logico, l’uscita è alta solo se entrambi gli ingressi lo sono. La NAND è la
sua negazione, ovvero è sempre alta tranne quando i due ingressi sono alti. Nel caso di AND
𝑜𝑢𝑡 = 𝐴 ∙ 𝐵 nel caso di NAND 𝑜𝑢𝑡 = 𝐴 ∙ 𝐵 .

OR E NOR
La OR effettua la somma logica, l’uscita è alta se almeno uno degli ingressi lo è, la NOR è alta solo
quando gli ingressi sono entrambi bassi. Per la OR 𝑜𝑢𝑡 = 𝐴 + 𝐵 per NOR 𝑜𝑢𝑡 = 𝐴 + 𝐵 .
Connettendo insieme gli ingressi di una OR si ottiene un buffer non invertente, con la NOR si
ottiene una porta NOT.

EXOR E EXNOR
La OR esclusiva (EXOR) è simile alla OR, ma esclude la possibilità che gli ingressi siano entrambi
alti; fornisce un livello alto quando i due ingressi sono differenti. La NOR esclusiva (EXNOR) è la
negazione di quest’ultima, fornisce un livello alto quando gli ingressi coincidono; quest’ultima è
spesso impiegata quando è necessario segnalare l’uguaglianza di dati digitali. Nel caso di EXOR
𝑜𝑢𝑡 = 𝐴 ⊕ 𝐵, nel caso di EXNOR 𝑜𝑢𝑡 = 𝐴 ⊕ 𝐵.

TEOREMA DI DE MORGAN
Il teorema di de Morgan fornisce le seguenti uguaglianze:
𝐴+𝐵 =𝐴∙𝐵 𝐴∙𝐵 =𝐴+𝐵
Questo teorema permette di realizzare circuiti logici con sole porte NAND o NOR. È consigliabile
l’uso di porte NAND per lo minore spazio occupato nell’integrato.
3
𝑁𝑂𝑅: 𝑊𝑝 = 12𝑊𝑛 𝑁𝐴𝑁𝐷: 𝑊𝑝 = 𝑊𝑛
4
IMPLEMENTAZIONE CIRCUITALE IN CMOS
PULL - UP
𝑦 → ′1′

PULL - DOWN
𝑦 → ′0′

PORTA
NOT

Le reti di PULL – UP e di PULL – DOWN sono reti tra loro duali, la serie in P-D diventa
parallelo in P-U, e viceversa. Solitamente si implementa la rete di pull – down 𝑦,
dopodiché si nega e si ottiene 𝑦 tramite il quale si implementa la rete di pull – up.
1 1 1
𝑅𝑐𝑕 = 𝑅 𝑝 = 𝑅𝑛 =
′ 𝑊 ′ 𝑊𝑝 ′ 𝑊𝑛
𝜇𝐶𝑂𝑋 𝑉𝑂𝐷 𝜇𝑝 𝐶𝑂𝑋 𝑉𝑂𝐷 𝜇𝑛 𝐶𝑂𝑋 𝑉𝑂𝐷
𝐿 𝐿 𝐿
Da cui:
𝜇𝑁
𝜇𝑝 = → 𝑊𝑝 = 3𝑊𝑛
3
PULL - UP
𝑦 =𝐴+𝐵
Serie dei dati, basta un
1 per avere zero in
uscita (PMOS).
PULL - DOWN
𝑦 =𝐴+𝐵
Parallelo dei due dati,
basta un 1 per avere
zero in uscita.
PORTA
NOR Ricordiamo la struttura generale di una
porta logica implementata con questa
tipologia, ricordiamo che esistono tanti
altri modi per implementare funzioni
logiche.
 PULL - UP
𝑦 =𝐴∙𝐵
Parallelo dei dati, basta
uno 0 per avere uno in
uscita (PMOS).
PULL - DOWN
𝑦 =𝐴∙𝐵
PORTA
Serie dei due dati,
NAND
basta uno 0 per avere
uno in uscita.

PORTE DI TIPO TRI – STATE

In molti casi è necessario collegare più
gate o circuiti digitali ad un unico bus.
Un primo modo per risolvere la
questione è utilizzare un multiplexer,
lo svantaggio è il costo
dell’implementazione e l’aggiunta di
linee. Un modo alternativo è quello di
utilizzare porte tri-state, dotate di un
ingresso enable, che se non attivo
disconnette l’uscita dal bus,
mandandola nel terzo stato (alta
impedenza). Sotto notiamo la struttura
di un buffer non invertente con
ingresso enable, quando l’ingresso
enable è alto i MOS saranno spenti,
quindi avremo l’uscita in alta
impedenza.

MOS EQUIVALENTI
Dati tanti MOS in serie o parallelo è possibile ridurre i calcoli a quelli di un unico MOS equivalente,
utilizzando le seguenti regole:
1 1
𝑀𝑂𝑆 𝑆𝐸𝑅𝐼𝐸 → = 𝑀𝑂𝑆 𝑃𝐴𝑅𝐴𝐿𝐿𝐸𝐿𝑂 → 𝐾𝑒𝑞 = 𝐾𝑖
𝐾𝑒𝑞 𝐾𝑖
RETI COMBINATORIE
I componenti combinatori sono blocchi digitali caratterizzati da un numero n di ingressi ed una o
più uscite che dipendono esclusivamente dalla combinazione attuale degli ingressi. La tabella di
verità elenca tutte le combinazioni degli ingressi e le corrispondenti uscite. Mediante le regole
dell’algebra di Boole e quelle di minimizzazione di Karnaugh, si ottiene la funzione logica dalla
tabella.

CODIFICATORI
I codificatori eseguono la conversione di un
certo numero n di variabili di ingresso, in un
opportuno codice da m bit d’uscita. Si ha
𝑛 ≤ 2𝑚 . Prendiamo ad esempio il
codificatore da ottale a binario; tale circuito
possiede 𝑛 = 8 ingresso e 𝑚 = 3 uscite.
Ogni linea di ingresso corrisponde ad una
ben precisa configurazione di uscita. Nella pratica, più che i semplici codificatori, trovano
diffusione i codificatori a priorità, dove all’uscita viene inviata la codifica corrispondente all’1 di
priorità massima in ingresso.

DECODIFICATORI
Sono circuiti di tipo combinatorio che
svolgono l’operazione opposta ai
codificatori. Dato un codice ad n bit
essi forniscono in uscita un nuovo
codice ad m linee 𝒎 ≤ 𝟐𝒏 .
Consideriamo il decodificatore
binario-decimale; dispone di 4 linee di
ingresso e 10 di uscita, tale
decodificatore abilita solamente
l’uscita corrispondente alla conversione. Solo 10 combinazioni degli ingressi danno luogo ad un
segnale di uscita, mentre le altre 6 non hanno una corrispondenza in uscita.

COMPARATORI
Sono circuiti capaci di confrontare due parole
binarie allo scopo di capire se sono uguali, o
eventualmente capire quale sia la maggiore.
Se si debbono confrontare due parole binarie
da n bit, è sufficiente eseguire il confronto bit
a bit andando da sinistra verso destra: se i due
bit confrontati sono uguali, si procede al
confronto successivo, mentre se sono diversi è
stata già individuata la parola maggiore. Il comparatore ha tre uscite attive alte 𝑨 = 𝑩, 𝑨 >
𝐵, 𝐴 < 𝐵 :
𝒀𝑨=𝑩 = 𝑨 ∙ 𝑩 + 𝑨 ∙ 𝑩 𝒀𝑨>𝐵 = 𝑨 ∙ 𝑩 𝒀𝑨<𝐵 = 𝑨 ∙ 𝑩
GENERATORE E RIVELATORE DI PARITÀ
I circuiti generatori di parità hanno il compito di aggiungere un bit ad una parola binaria, allo
scopo di inserire un controllo. Essi possono ad esempio aggiungere un bit alla parola binaria in
modo tale da rendere pari o dispari il numero di ‘1’ della parola stessa, oppure in modo tale da
rendere pari o dispari il numero di ‘0’. In genere i generatori possono anche operare come
rivelatori di parità: la parola ricevuta viene inserita nel rivelatore, il quale genera il bit di parità
della parola ricevuta. Dal confronto tra questo bit e quello calcolato in sede di trasmissione, si
rilevano eventuali errori avvenuti durante la trasmissione.

SOMMATORI
Per eseguire la somma tra due numeri binari ci sono diversi sistemi. Tutti questi utilizzano come
elemento base un sommatore completo a due bit (full adder) che tiene conto anche del riporto
in ingresso e del resto in uscita. Il full adder è caratterizzato da tre ingressi (due addenti e un
riporto) e da due uscite (la somma e il riporto). Una modalità per sommare parole è quella di
effettuare la somma in parallelo, considerando la propagazione del riporto.

ALU
Gli integrati che contengono i circuiti necessari per eseguire le operazioni
aritmetiche presentano una notevole complessità interna. Si ricorre alle ALU
commerciali; se le operazioni diventano più onerose, sarebbe conveniente
passare a componenti più completi (microcontrollori). Una ALU presenta due
bus di ingresso per gli operandi, un bus di ingresso per la selezione delle
operazioni, un bus di uscita del risultato e altre uscite di controllo.

MULTIPLEXER
Il multiplexer è un circuito che trasferisce verso la sua unica uscita
uno ed uno solo degli ingressi, in funzione del valore assunto da
opportuni selettori. Si noti come con n selettori sia possibile
specificare 2𝑛 combinazioni, quindi se I è il numero di ingressi ed S
quello di selettori:
𝑆 = log 2 𝐼
Un impiego immediato dal multiplexer è la trasformazione parallelo – serie di una parola binaria. I
MUX vengono classificati in base al numero di ingressi (e quindi di linee di selezione). Nei MUX vi è
anche un ingresso di abilitazione attivo basso, che permette di abilitare o meno l’integrato (in
questo caso il dispositivo si pone in tri – state).

DEMULTIPLEXER
Il de multiplexer è un circuito che svolge l’operazione inversa al
multiplexer, ovvero invia lo stato di un ingresso verso una tra le più
uscite, in funzione della combinazione di opportuni selettori. Il legame
tra numero di uscite e numero di selettori è lo stesso del MUX; sia U il
numero di uscite:
𝑆 = log 2 𝑈
L’impiego più ovvio del de multiplexer e quello opposto al multiplexer, in particolare può essere
usato per la trasformazione serie – parallelo di una parola binaria.

IMPLEMENTARE FUNZIONI CON MUX E DEMUX

I multiplexer trovano un impiego sempre più diffuso anche come generatore di funzione; con ciò si
intende la possibilità di realizzare una funzione di commutazione data mediante il MUX. Anche il
DEMUX può essere impiegato per realizzare funzioni logiche.

RETI SEQUENZIALI
Le macchine sequenziali si differenziano da quelle combinatorie in quanto la variabile di uscita
all’istante t non dipende esclusivamente dagli ingressi attuali ma anche dalla configurazione degli
ingressi in istanti precedenti. Cosi come i componenti combinatori di base erano i gate, i
componenti sequenziali di base sono i latch e i flip flop:
 LATCH: è un circuito in grado di agganciare uno stato logico alto o basso e mantenerlo, in
base alla combinazione degli ingrassi viene impostata un’uscita;
 FLIP FLOP: è un circuito sequenziale che presenta un funzionamento simile al latch,
rispetto al latch un flip flop presenta le seguenti caratteristiche:
o SINCRONIZZABILE: attraverso un segnale di clock, solitamente rappresentato da
un’onda quadra.
o NON TRASPARENTE: la commutazione degli ingressi non provoca la commutazione
istantanea dell’uscita, se non in corrispondenza del clock. Nei flip flop edge
triggered la sensibilità degli ingressi è limitata solo al fronte di comando (alto o
basso); oppure nei master slave in cui un primo livello del clock abilita la lettura, ed
un secondo abilita l’uscita.

LATCH
Un latch è il più semplice circuito sequenziale: l’uscita Q, a un certo istante, dipende dagli ingressi
attuali e dallo stato precedente. Esso è un dispositivo in grado di memorizzare informazione:
implementa una cella di memoria a un bit:
 LATCH SET – RESET: Il latch più semplice è il
tipo SR. Il circuito svolge una funzione di
memoria quando gli ingressi sono bassi
𝑆 = 𝑅 = 0, l’uscita (e lo stato) viene portato
alto tramite 𝑆 = 1, mentre l’uscita bassa si
ha con 𝑅 = 1. La configurazione con
entrambi i livello alti (se utilizzo delle NOR)
è una combinazione proibita. Per non avere
errori di commutazione è necessario avere:
𝑡𝑊 ≥ 𝑡𝑃𝐻𝐿 + 𝑡𝑃𝐿𝐻
 LATCH SR CON ENABLE: In questa variante il
dispositivo funziona come un normale SR quando il segnale enable si trova a livello alto.
Quando l’enable non è attivo (livello basso) si mantiene la funzione di memoria;
  LATCH D (TRASPARENTE): Il dispositivo pone in uscita il segnale in ingresso quando il
piedino En si trova a livello alto. Quando l’enable viene disattivato, in Q viene memorizzato
il valore all’ingresso D.

FLIP FLOP
Mentre i latch sono dispositivi asincroni, privi del segnale di sincronismo; i flip – flop cambiano
stato in corrispondenza di un segnale di sincronizzazione detto clock. Esistono due modi di fornire
il segnale di sincronizzazione:
EDGE TRIGGERED: Il dato
di ingresso viene
campionato solo durante
un fronte di
commutazione del clock.
ATTIVO SUL FRONTE DI SALITA ATTIVO SUL FRONTE DI DISCESA
LEVEL TRIGGERED: Il dato
viene riportato in uscita
per tutto il tempo in cui il
clock è ad un certo livello
(alto o basso).
ATTIVO SUL FRONTE ALTO ATTIVO SUL FRONTE BASSO
 FLIP FLOP SR: La differenza con il relativo latch dipende dal segnale di clock di abilitazione,
che prende il nome di trigger (T);

 FLIP FLOP D: Coincide con il flip flop SR avente 𝑅 = 𝑆, possiede un solo ingresso D. In
questa applicazione i due ingressi S,R non possono coincidere. In corrispondenza di
un’abilitazione del clock memorizza il segnale in ingresso.
  FLIP FLOP JK: Rispetto al FF SR viene introdotto un doppio ricircolo del componente, in
modo da eliminare la configurazione vietata tipica del SR. Quando 𝐽 = 𝐾 = 1, le uscite ad
ogni impulso di clock si scambiano i livelli logici. È necessario che il segnale T sia
sufficientemente lungo per permettere la commutazione.

 FLIP FLOP T: È basato su un flip flop JK in cui si pone 𝐽 = 𝐾 = 𝑇. Quando viene imposto il
clock le uscite commutano o mantengono la memoria a seconda che l’input sia alto oppure
basso.

 FLIP FLOP JK MASTER SLAVE: Lo svantaggio dei flip – flop precedenti, era la necessità di
avere bisogno di un trigger molto ben definito, di durata sufficientemente corta. Per
evitare questi problemi, si ricorre all’architettura master – slave. Invece di uno solo si
implementano ben due latch, ciascuno abilitato su un fronte (o livello) differente. In
questo modo, il dato in ingresso non rischierà più di scappare istantaneamente in uscita
(trasparenza); verrà prima memorizzato e fornito poi in uscita in differenti istanti.

INGRESSI ASINCRONI
I flip flop cambiano stato in corrispondenza
dell’abilitazione del clock, gli ingressi si dicono
sincroni. In molte applicazioni è necessario forzare il
livello delle uscite anche quando non è attivo il clock,
per questo motivo ci sono degli ingressi asincroni
(attivi bassi). Il morsetto che forza 𝑄 = 1 è detto
preset, mentre quello che impone 𝑄 = 0 è detto clear. Ovviamente gli ingressi asincroni non
devono essere attivati contemporaneamente.
REGISTRI – SHIFT REGISTER
I registri sono elementi di memoria in grado di memorizzare parole binarie. Ogni flip flop è in
grado di memorizzare un bit, per realizzare registri capaci di memorizzare parole da n bit occorre
collegare tra loro n flip flop. Gli integrati che realizzano registri sono di complessità media (MSI).
La classificazione dei registri si basa sulla modalità di lettura e di scrittura dei bit nei registri stessi,
in particolare:
 SERIALE: consiste nell’inserire o prelevare i bit uno dopo l’altro, secondo una scansione
temporale determinata da clock;
 PARALLELO: consiste nell’inserire o prelevare i bit della parola simultaneamente, in
corrispondenza del comando di clock.
Essendovi due modalità di input e di output, le categorie di registri sono quattro:
 SISO (SERIAL INPUT SERIAL OUTPUT): Risultano formati in genere da un’insieme di tanti
flip flop D quanti sono I bit della parola binaria. Tali flip flop sono collegati in cascata, in
modo che l’uscita di ogni FF costituisca l’ingresso del successivo. Gli ingressi di clock dei
singoli flip – flop sono collegati insieme e provengono da un accesso esterno; vi è anche un
ingresso MR (master reset) che azzera tutto il registro. Risulta evidente l’accesso shift del
registro, ad ogni fronte l’intera parola trasla da sinistra verso destra di una posizione. Vale
la relazione: 𝑡𝑟 = 𝑛𝑇 dove n è il numero di celle e T il periodo di clock.

 SIPO (SERIAL INPUT PARALLEL OUTPUT): Il registro SIPO rende possibile l’inserimento di
parole binarie in modo seriale ed il prelievo in parallelo; esso è caratterizzato da un unico
ingresso per i dati e da un’uscita per ciascuna delle celle interne; ovvero per ciascuno dei
bit della parola immagazzinata. L’uscita dell’ultimo flip flop equivale all’uscita seriale per il
funzionamento in modo SISO; ogni registro SIPO è anche SISO. Un’altra ovvia applicazione
è la conversione serie – parallelo.

 PISO (PARALLEL INPUT SERIAL OUTPUT): Questi registri dispongono di un ingresso

parallelo e di un’uscita seriale. Affinché ciò sia possibile, occorre che gli ingressi dei flip flop
che costituiscono il registro siano singolarmente
accessibili dall’esterno, mentre l’uscita viene
prelevata in corrispondenza del flip – flop che
immagazzina il bit di peso maggiore. Un’ovvia
applicazione è la conversione parallelo – seriale. Un
registro PISO da n bit è in grado di ricevere simultaneamente una parola binaria, e fornire
l’uscita seriale dopo un tempo 𝑡𝐶 = 𝑛𝑇.
  PIPO (PARALLEL INPUT PARALLEL OUTPUT): I registri PIPO sono costituiti da flip flop con
ingressi ed uscite singolarmente accessibili all’esterno; le singole celle hanno in comune i
comandi di clock, di master set e master reset. Si osservino inoltre le seguenti
caratteristiche:
𝑆 È l’ingresso per il controllo della modalità di ingresso. Se è alto viene
selezionata la modalità di input parallelo, se è basso quella seriale;
𝐷𝑆 Ingresso seriale;
𝐶𝐾1 Ingresso di clock utilizzato per lo shift dei dati verso destra nel modo
di funzionamento ad input seriale;
𝐶𝐾2 Ingresso di clock utilizzato per lo shift dei dati verso sinistra nel modo
di funzionamento ad input seriale e per il funzionamento parallelo.
L’appartenenza alla categoria PIPO non esclude la possibilità del funzionamento seriale.
L’impiego tipico dei PIPO è quello di banco di memoria. Ovviamente la necessità di
disporre di tanti ingressi e uscite limita la dimensione della parola memorizzabile. I PIPO
sono indicati come registri universali, poiché capaci di operare in uno dei qualsiasi
quattro modi.

 REGISTRI UNIVERSALI: Ricorrendo a scale di integrazione elevate i costruttori trovano più

remunerativo realizzare apparati che riuniscono in sé numerose possibilità operative,
selezionabili mediante opportuni ingressi esterni. Tali registri possono lavorare in qualsiasi
modalità.

CONTATORI
I contatori sono dispositivi sequenziali in grado di contare, in codice binario, il numero di impulsi
applicati in ingresso; molteplici sono le applicazioni:
 CONTATORE DI EVENTI: Qualora ogni evento sia riconducibile ad un fronte d’onda
applicato all’ingresso del clock del contatore;
 MISURATORE DI TEMPO: Se si genera un clock di periodo noto e di estrema stabilità, il
risultato del conteggio può rappresentare una misura di tempo 𝑡 = 𝑛𝑇; essendo n il
numero di periodi contati;
 MISURATORI DI FREQUENZA: Il contatore conta i periodi di un segnale di frequenza
incognita compresi nell’unità di tempo;
 DIVISORI DI FREQUENZA: Dato che il conteggio avviene su base binaria, l’uscita di un
contatore fornisce un segnale di frequenza 1 2 , 1 4 , … di quella del clock. L’elemento
base del contatore è il flip flop.
Le due principali categorie di contatori sono:
 CONTATORI ASINCRONI (RIPPLE – COUNTERS): Sono i più semplici, ma presentano un
inconveniente. Essendo costituititi da flip flop T in cascata il risultato del conteggio sarà
disponibile dopo un tempo pari alla somma dei ritardi di ogni stadio;
 CONTATORI SINCRONO: I flip flop costituenti (JK) vengono comandati tutti
simultaneamente dal clock. Questo accorgimento rende più complessa la circuiteria ma
evita i ritardi.

CONTATORI ASINCRONI
L’elemento base del contatore binario asincrono è il
flip flop T. Questo flip flop effettua la divisione per
due della frequenza del clock in ingresso. In generale
il numero di impulsi contabili da n flip flop vale
𝑁 = 2𝑛 − 1.

CONTATORI SINCRONI
I contatori sincroni consentono di evitare i ritardi di
trasmissione del segnale da un flip flop all’altro. La
simultaneità di commutazione permette ai contatori
sincroni di operare a velocità nettamente superiori,
dell’ordine di quella di un singolo FF.
 CAPITOLO 6 - MOSFET NEI CIRCUITI ANALOGICI
La corrente erogata da un MOSFET reale in saturazione non
rimane costante al crescere della tensione 𝑽𝑫𝑺 , ma
aumenta leggermente; questo perché aumentando 𝑉𝐷𝑆 il
punto di pinch off non rimane fisso ma si sposta verso il
source, provocando una diminuzione della resistenza
offerta; con conseguente aumento della corrente 𝑰𝑫 . La variazione della corrente 𝐼𝐷 può essere
quantificata con l’inverso della pendenza 𝒅𝑰𝑫 𝒅𝑽𝑫𝑺 della curva caratteristica del MOS; essa ha le
dimensioni di una resistenza e viene chiamata resistenza d’uscita o di drain 𝒓𝟎 .
Notiamo che tutte le caratteristiche, se prolungate confluiscono in un unico punto del semiasse
negativo di 𝑉𝐷𝑆 . La corrente 𝐼𝐷 risulta essere quindi dipendente anche dalla tensione in ingresso e
da quella di uscita:
𝐼𝐷 = 𝑘 ∙ 𝑉𝐺𝑆 − 𝑉𝑇 2 ∙ 1 + 𝜆 ∙ 𝑉𝐷𝑆
La resistenza di uscita si ricava dalla relazione:
𝑑𝑉𝐷𝑆 𝑉𝐷𝑆 + 1 𝜆 1
𝑟0 = = = 𝑉𝐷𝑆 , 𝐼𝐷 = 𝑃𝑈𝑁𝑇𝑂 𝐷𝐼 𝐿𝐴𝑉𝑂𝑅𝑂
𝑑𝐼𝐷 𝐼𝐷 𝜆 ∙ 𝐼𝐷

COMPORTAMENTO SUL SEGNALE

Consideriamo un MOSFET operante in zona di
saturazione ed applichiamo, fra Gate e Source,
un segnale di tensione 𝑣𝑔𝑠 che si sovrappone a
𝑽𝑮𝑺 determinato dalla polarizzazione del
circuito. La corrente totale al Drain 𝑰𝑻𝑶𝑻 sarà
data dalla somma di quella di polarizzazione e
dal segnale:
2
𝐼𝑇𝑂𝑇 = 𝐼𝐷 + 𝑖𝑑 = 𝑘 ∙ 𝑉𝐺𝑆 + 𝑣𝑔𝑠 − 𝑉𝑇
𝟐
𝑰𝑫 + 𝒊𝒅 = 𝒌 ∙ 𝑽𝑮𝑺 − 𝑽𝑻 + 𝒗𝒈𝒔
Sviluppando si ottiene:
2 2
𝐼𝐷 + 𝑖𝑑 = 𝑘 ∙ 𝑉𝐺𝑆 − 𝑉𝑇 + 𝑘 ∙ 𝑣𝑔𝑠 + 2 ∙ 𝑘 ∙ (𝑉𝐺𝑆 − 𝑉𝑇 ) ∙ 𝑣𝑔𝑠
2
𝑔𝑚 𝒈𝒎
𝑖𝑑 = 𝑔𝑚 ∙ 𝑣𝑔𝑠 + 𝑘 ∙ 𝑣𝑔𝑠 → 𝑘= → 𝒊𝒅 = 𝒈𝒎 𝒗𝒈𝒔 + 𝒗𝟐
2 𝑉𝐺𝑆 − 𝑉𝑇 𝟐 𝑽𝑮𝑺 − 𝑽𝑻 𝒈𝒔
Imponendo 𝑣𝑔𝑠 ≪ 2 𝑉𝐺𝑆 − 𝑉𝑇 detta condizione di piccolo segnale, il termine di secondo grado
può essere trascurato, si ottiene così un legame lineare tra la tensione in ingresso e la
transconduttanza:
𝒊𝒅 = 𝒈𝒎 ∙ 𝒗𝒈𝒔
Sulla base delle ipotesi fatte finora si può sostituire al
MOSFET operante in saturazione il suo modello per
piccoli segnali. A bassa frequenza questo circuito si
riduce a quello senza le capacità in ingresso; in cui:
𝑣0
𝑣𝑂𝑈𝑇 = −𝑔𝑚 𝑣𝑔𝑠 ∙ 𝑟0 𝐴= = −𝑔𝑚 𝑟0
𝑣𝑔𝑠
FREQUENZA DI TRANSIZIONE
Prima che in un MOS si possa registrare una variazione significativa della corrente occorre che le
cariche accumulate sul gate richiamino elettroni per aumentare la conducibilità del canale.
Per tener conto di quest’effetto vengono introdotte nel modello due capacità 𝑪𝒈𝒔 , 𝑪𝒈𝒅 . Quando il
MOSFET lavora in zona ohmica la capacità totale di gate è ugualmente suddivisa:
1
𝐶𝑔𝑠 = 𝐶𝑔𝑑 = 𝐶𝑂𝑋 ∙ 𝑊 ∙ 𝐿
2
La capacità 𝐶𝑔𝑑 in zona di saturazione si riduce, pertanto, al solo contributo dovuto alla
sovrapposizione del Gate con la regione di Drain, che è molto piccolo e può essere trascurato.
Quindi in zona di saturazione:
2
𝐶𝑔𝑑 ≅ 0 𝐶𝑔𝑠 = 𝐶𝑂𝑋 ∙ 𝑊 ∙ 𝐿
3

IL MOSFET COME AMPLIFICATORE LINEARE

Quando il MOSFET viene inserito in un circuito elettronico come amplificatore occorre che il
dispositivo lavori in zona di saturazione, dove si comporta come un generatore reali di corrente
pilotato in tensione.
Analizziamo la polarizzazione (correnti e tensioni senza considerare
tensioni di ingresso) del circuito in figura, disponiamo delle seguenti
equazioni:
𝑅2
𝑉𝐺 = 𝑉𝐺𝑆 + 𝐼𝐷 𝑅𝑆 = 𝑉𝐶𝐶
𝑅1 + 𝑅2
2
𝑉𝐶𝐶 = 𝑉𝐷𝑆 + 𝑅𝑆 + 𝑅𝐷 𝐼𝐷 𝐼𝐷 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇
Tracciando il grafico del MOSFET (Fissata 𝑉𝐺𝑆 ) e quello della retta di
carico 𝑉𝐶𝐶 = 𝑉𝐷𝑆 + 𝑅𝑆 + 𝑅𝐷 𝐼𝐷 si ricava il punto di lavoro del
circuito. Alla fine bisogna verificare che i valori di tensione trovati
permettano al MOS di lavorare in saturazione.

CONFIGURAZIONE SOURCE A COMUNE (COMMON SOURCE)

Analizziamo, come prima configurazione, quella caratterizzata da
source a massa. All’aumentare del segnale in ingresso 𝑣𝑖𝑛 aumenta la
conducibilità del MOSFET, si ha una corrente di segnale concorde con
la corrente 𝐼𝐷 di polarizzazione:
𝑖𝑑 = 𝑔𝑚 ∙ 𝑣𝑖𝑛
Al crescere di tale corrente aumenta la caduta ai capi della resistenza
di drain:
𝑣0 = −𝑖𝑑 𝑅𝐷 = −𝑔𝑚 𝑅𝐷 𝑣𝑖𝑛
Il segnale meno indica che la tensione di ingresso e quella di uscita
sono in opposizione di fase. Ricaviamo quindi il guadagno:
𝑣0
𝐴= = −𝑔𝑚 𝑅𝐷
𝑣𝑖𝑛
Per questo la configurazione common source realizza un amplificatore invertente. Affinché il
segnale di uscita sia una replica fedele dell’ingresso è necessario operare in zona di saturazione e
che l’escursione del segnale di uscita non superi la tensione di alimentazione, per evitare tagli.
 Per migliorare la prestazione del punto di lavoro conviene porre una
resistenza al source. Otteniamo che:
𝑉𝐺 = 𝑉𝐺𝑆 + 𝐼𝐷 𝑅𝑆
L’aspetto negativo della configurazione appena vista è che essa ha un
guadagno di tensione minore della precedente:
𝑣𝑖𝑛
𝑣𝑖𝑛 = 𝑣𝑔𝑠 + 𝑖𝑑 𝑅𝑆 → 𝑖𝑑 = 𝑔𝑚 𝑣𝑔𝑠 𝑣𝑔𝑠 =
1 + 𝑔𝑚 𝑅𝑆
𝑔𝑚 𝑅𝐷 𝒈 𝒎 𝑹𝑫
𝑣0 = −𝑖𝑑 𝑅𝐷 = − 𝑣𝑖𝑛 → 𝑨 = −
1 + 𝑔𝑚 𝑅𝑆 𝟏 + 𝒈𝒎 𝑹𝑺
La resistenza 𝑅𝑆 è quindi detta resistenza di degradazione.

CONFIGURAZIONE DRAIN A COMUNE (COMMON DRAIN)

La seconda configurazione che analizziamo è detta Drain a comune,
l’uscita è prelevata ai capi della resistenza di source.
𝑖𝑑 = 𝑔𝑚 𝑣𝑔𝑠 𝑣𝑜 = 𝑖𝑑 𝑅𝑆 = 𝑔𝑚 𝑅𝑆 𝑣𝑔𝑠
Dalla maglia di ingresso:
𝑣𝑖𝑛 = 𝑣𝑔𝑠 + 𝑖𝑑 𝑅𝑆 = 𝑣𝑔𝑠 + 𝑔𝑚 𝑅𝑆 𝑣𝑔𝑠
Da cui ricaviamo:
𝑣𝑖𝑛
𝑣𝑔𝑠 =
1 + 𝑔𝑚 𝑅𝑆
Da cui:
𝑔𝑚 𝑅𝑆 𝒈𝒎 𝑹𝑺 𝟏
𝑣0 = 𝑣𝑖𝑛 𝑨 = 𝒔𝒆 𝑹𝑺 ≫ 𝑨≅𝟏
1 + 𝑔𝑚 𝑅𝑆 𝟏 + 𝒈𝒎 𝑹𝑺 𝒈𝒎
In questa configurazione, realizziamo un amplificatore non invertente; l’uscita è in fase con
l’ingresso. Il fatto che lo stadio abbia un guadagno di tensione all’incirca unitario, può lasciare
perplessi. Nel caso di guadagno unitario parliamo di disaccoppiatore, grazie all’elevato valore
della resistenza di ingresso (ricordiamo che il Gate è elettricamente isolato). Inserendo in un
circuito un disaccoppiatore si rendono due maglie tra loro indipendenti.

CONFIGURAZIONE GATE A COMUNE (COMMON GATE)

Il segnale di ingresso 𝑣𝑖𝑛 è applicato tra il Source e massa. Per calcolare
il guadagno facciamo riferimento al circuito equivalente:
𝑣𝑜 = 𝑔𝑚 𝑅𝐷 𝑣𝑖𝑛 → 𝐴 = 𝑔𝑚 𝑅𝐷
Un impiego fondamentale di questa configurazione è come
disaccoppiatore di corrente. Funziona leggendo una corrente in
ingresso (bassa resistenza di ingresso) e comportandosi come
generatore di corrente quasi reale in uscita (resistenza d’uscita alta).

RESISTENZA DI USCITA RESISTENZA DI INGRESSO

COMMON SOURCE 𝑅𝑂 = 𝑅𝐷 COMMON SOURCE 𝑅𝐼𝑁 = 𝑅1 //𝑅2
COMMON DRAIN 𝑅𝑂 = (1 𝑔𝑚 )//𝑅𝑆 COMMON DRAIN 𝑅𝐼𝑁 = 𝑅1 //𝑅2
COMMON GATE 𝑅𝑂 = 𝑅𝐷 COMMON GATE 𝑅𝐼𝑁 = 1/𝑔𝑚
 IL MOSFET COME STADIO DIFFERENZIALE
INTRODUZIONE: Lo stadio differenziale è un’applicazione del
mosfet come amplificatore lineare. Per l’acquisizione e
l’amplificazione dei segnali viene solitamente impiegato un
amplificatore con due morsetti di ingresso in grado di amplificare
la differenza di potenziale 𝒗𝒅 = 𝒗𝟏 − 𝒗𝟐 , detto segnale di modo
differenziale, e rigettare il valore medio dei potenziali dei due fili 𝑣𝑐𝑚 = 𝑣1 + 𝑣2 2, detto
segnale di modo comune. Amplificatori di questo tipo si dicono AMPLIFICATORI DIFFERENZIALI. In
generale questi amplificatori hanno una funzione di trasferimento del tipo:
𝑣1 + 𝑣2
𝑣𝑂𝑈𝑇 = 𝐴𝑑 ∙ 𝑣1 − 𝑣2 + 𝐴𝑐𝑚 ∙ = 𝑨𝒅 ∙ 𝒗𝒅 + 𝑨𝒄𝒎 ∙ 𝒗𝒄𝒎
2
Dove 𝐴𝑑 è detta amplificazione di modo differenziale (da massimizzare) e 𝑣𝑐𝑚 amplificazione di
modo comune (da minimizzare). Definiamo un fattore di merito detto CMRR che rappresenta il
rapporto di reiezione di modo comune:
𝐴𝑑
𝐶𝑀𝑅𝑅 𝑑𝐵 =
𝐴𝑐𝑚
COMPORTAMENTO IN POLARIZZAZIONE: Uno stadio
differenziale è costituito da due NMOS ad arricchimento con
source a comune (supponiamo infinita la resistenza del
generatore di corrente di polarizzazione 𝐼𝑆𝑆 ). Applicando due
ingressi possiamo scrivere:
𝑉1 − 𝑉𝐺𝑆1 + 𝑉𝐺𝑆2 − 𝑉2 = 0
Supponiamo i mos saturi:
2
𝐼𝐷 = 𝑘 𝑉𝐺𝑆 − 𝑉𝑇 → 𝑉𝐺𝑆 = 𝑉𝑇 + 𝑰𝑫 𝒌

𝑽𝟏 − 𝑽𝑻 − 𝑰𝑫𝟏 𝒌 + 𝑽𝑻 + 𝑰𝑫𝟐 𝒌 − 𝑽𝟐 = 𝟎
Supponiamo i mos uguali tra loro:
𝑉𝑑 = 𝑉1 − 𝑉2 → 𝑉𝑑 = 𝑰𝑫𝟏 𝒌 − 𝑰𝑫𝟐 𝒌

𝑰𝑫𝟏 − 𝑰𝑫𝟐 = 𝒌𝑽𝒅

Da cui:

𝐼𝐷2 = 𝑘𝑉𝑑2 + 𝐼𝐷1 − 2𝑉𝑑 𝑘𝐼𝐷1 𝐼𝐷1 + 𝐼𝐷2 = 𝐼𝑆𝑆 → 𝑰𝑺𝑺 = 𝟐𝑰𝑫𝟏 + 𝒌𝑽𝟐𝒅 − 𝟐𝑽𝒅 𝒌𝑰𝑫𝟏
Ovvero:

𝐼𝑆𝑆 2 𝑉2 𝐼𝑆𝑆 2 𝑉2
𝐼𝐷1 = 1 + 𝑘𝑉𝑑 − 2𝑑 𝐼𝐷2 = 𝐼𝑆𝑆 − 𝐼𝐷1 = 1 − 𝑘𝑉𝑑 − 2𝑑
2 𝑘𝐼𝑆𝑆 𝐼𝑆𝑆 2 𝑘𝐼𝑆𝑆 𝐼𝑆𝑆

Applicando un segnale differenziale positivo la corrente 𝑰𝑫𝟏 cresce e 𝑰𝑫𝟐 diminuisce,

considerando che la loro somma è costante. Quando il segnale è troppo grande solo un mos porta
la corrente e l’altro si spegne. La differenza tra le correnti vale:

1 𝑊 2𝐼𝑆𝑆 𝑰𝑺𝑺
∆𝐼𝐷 = 𝐼𝐷1 − 𝐼𝐷2 = 𝜇𝐶𝑂𝑋 ∙ 𝑉𝑑 1 𝑊 − 𝑉𝑑2 𝑐𝑜𝑛 𝑽𝒅 ≤ 𝑾
2 𝐿 𝜇𝐶𝑂𝑋 𝝁𝑪𝑶𝑿 𝟐𝑳
2 𝐿
Notiamo che esiste un intervallo di valori di 𝒗𝒅 in cui la caratteristica è lineare, questo intervallo
dipende dalle dimensioni del dispositivo e dalla corrente di polarizzazione. Inoltre tutte le curve
passano per 𝐼𝑆𝑆 2; in quanto in assenza di segnale differenziale entrambi i mos forniscono
corrente mezza rispetto 𝑰𝑺𝑺 (STADIO PERFETTAMENTE BILANCIATO).

COMPORTAMENTO SUL PICCOLO SEGNALE: Applichiamo un segnale differenziale applicato fra i

due gate dei mos. Se il potenziale del gate di M1 aumenta rispetto a quello di M2, M1 porta più
corrente rispetto a quella di polarizzazione,
mentre M2 ne porta meno. La variazione di
corrente di un mos per piccoli segnali vale
𝑔𝑚 𝑣𝑔𝑠 , dato che i due segnali hanno la stessa
transconduttanza, i due segnali 𝑣𝑔𝑠 saranno
uguali in modulo, ma di segno opposto,
quindi:
𝒗𝒅 𝒗𝒅
𝒗𝒈𝒔𝟏 = + 𝒗𝒈𝒔𝟐 = −
𝟐 𝟐
Quindi la corrente in M1 aumenta di
𝑖𝑑 = 𝑔𝑚 𝑣𝑔𝑠1 , che sarà identica alla diminuzione della corrente di M2. La variazione di tensione in
uscita vale:
𝑔𝑚 𝑅𝐷 𝑣𝑑 𝑔𝑚 𝑅𝐷 𝑣𝑑
𝑣𝑜1 = − 𝑣02 = + → 𝒗𝟎 = −𝒈𝒎 𝑹𝑫 𝒗𝒅
2 2
Il guadagno differenziale sarà:
𝑨𝑫 = −𝒈𝒎 𝑹𝑫
Possiamo prelevare anche una sola delle due uscite:
𝒈𝒎 𝑹 𝑫
𝑨𝑫 = ±
𝟐
Applicando il segnale di modo comune 𝑣𝑐𝑚 otteniamo un guadagno di modo comune che dipende
dalla resistenza interna del generatore di corrente 𝐼, che vale 2𝑅𝐺 :
𝒗𝟎 𝑹𝑫
𝑨𝑪 = =−
𝒗𝒄𝒎 𝟐𝑹𝑮
Da cui:
𝑨𝑫
𝑪𝑴𝑹𝑹 = = 𝟐𝒈𝒎 𝑹𝑮
𝑨𝑪
 CAPITOLO 7 – ANALISI IN FREQUENZA
RISPOSTA IN FREQUENZA
Nell’analisi si deve spesso valutare il comportamento non durante un transitorio ma anche a regime;
ad esempio durante il regime continuo i condensatori sono circuiti aperti, gli induttori corto circuiti;
un altro regime interessante è il regime sinusoidale. Uno strumento utile per l’analisi di circuiti in
regime sinusoidale è la trasformata di Laplace, che permette di rappresentare le risposte in frequenza
dei circuiti, di stimarne poli e zeri e di prevedere l’andamento delle forme d’onda in uscita.

TRASFORMATA DI LAPLACE
La trasformata di Laplace fornisce una descrizione di un determinato componente nel dominio della
frequenza (e non del tempo). Nel dominio della frequenza ogni componente si tratta come se fosse
un resistore attraverso le leggi classiche di Kirkhoff:
( )
( )
( )
Le radici del numeratore si dicono zeri del sistema, quelle del denominatore sono i poli. Il grafico
bi-logaritmico al variare della pulsazione è chiamato diagramma di Bode del modulo (o
fase) di ( ). L’asse delle ordinate è rappresentato in dB . Grazie ai diagrammi di Bode è quindi
possibile sapere come lo spettro di un segnale applicato all’ingresso venga modificato in ampiezza e
fase per ogni frequenza che lo compone.

POLI E ZERI DI UN CIRCUITO

Spesso nell’analisi di circuiti elettronici non si ricava analiticamente la funzione, ma si cerca di
disegnarne l’andamento (diagramma di Bode) sulla base di considerazioni pratiche:
 La costante di tempo associata a un condensatore vale , e dipende dalla resistenza
equivalente vista dai morsetti del bipolo;
 In continua (DC) tutti i condensatori sono circuiti aperti. Se c’è un condensatore in serie lungo
il percorso del segnale, esso introduce uno zero nell’origine (disaccoppia la continua).
 Ad alta frequenza tutti i condensatori sono dei corto – circuiti;
 CONDENSATORE POSTO TRA LA LINEA ANDATA E USCITA E MASSA: Per calcolare la
frequenza dello zero bisogna vedere per quali valori di la funzione di trasferimento si
annulla ( ) ;
 CONDENSATORE POSTO IN SERIE NELLA LINEA ANDATA E USCITA: In questo caso il
condensatore può annullare l’uscita quando la sua impedenza è infinita, quindi la condizione
da porre è ( ) .
 CAPITOLO 8 – AMPLIFICATORI
STADI AMPLIFICANTI
AMPLIFICATORE DI TENSIONE: Un
amplificatore è caratterizzato da un guadagno
tra ingresso e uscita il più costante e
lineare possibile. Notiamo in figura la
connessione tra un generatore reale e un
amplificatore:
 è la resistenza serie del generatore;
 è la resistenza di ingresso;
 ( ⁄ ) è la tensione effettiva di ingresso;
 è la resistenza del carico;
 è la resistenza di uscita dell’amplificatore;
 ( ⁄ ) è la tensione effettivamente erogata.
Un buon amplificatore deve presentare una resistenza di ingresso molto grande rispetto alla
resistenza di sorgente del segnale, e una resistenza sul carico molto maggiore della resistenza di
uscita dello stadio.

AMPLIFICATORE DI CORRENTE:
Nel caso in cui si debba leggere
un segnale di corrente,
amplificarlo e fornirlo come
corrente al carico. I parametri
sono i seguenti:
 ( ⁄ ) è
la corrente effettivamente letta;
 ( ⁄ ) è la corrente fornita in uscita.
Sarà necessario avere una resistenza di ingresso molto minore rispetto alla resistenza del
generatore; in uscita servirà una resistenza di uscita molto maggiore rispetto al carico.

AMPLIFICATORI MISTI: Si possono incontrare anche amplificatori a trans-resistenza, che leggono una
corrente e forniscono una tensione proporzionale (devono presentare basse impedenze di ingresso e
uscita); oppure amplificatori a trans-conduttanza, che leggono una tensione e forniscono una
corrente in uscita (devono presentare alte impedenze di ingresso e uscita). Altri amplificatori
possono operare non sulla corrente e tensione ma sulla potenza.
AMPLIFICATORI DIFFERENZIALI
Per garantire l’amplificazione del solo segnale utile si può pensare
di collegare entrambe le linee di un segnale all’amplificatore;
questi amplificatori amplificano la sola differenza di potenziale
rispetto i due morsetti (amplificatori differenziali). In ogni caso
rimane un disturbo detto segnale di modo comune, dato dalla
media delle due tensioni. Come tutti gli amplificatori di tensione,
l’amplificatore differenziale deve presentare alta impedenza tra i
due ingressi e bassa impedenza di uscita:

Un buon amplificatore presenterà un alto guadagno differenziale e un basso trasferimento di modo

comune. Definiamo CMRR (reiezione di modo comune) il rapporto tra i due guadagni:

RETROAZIONE
Dato un sistema caratterizzato da una certa funzione di
trasferimento ( ) ; per ovviare a problemi di non
linearità che possono introdurre armoniche indesiderate in
uscita introduciamo una retroazione caratterizzata dalla
funzione ( ), che rileva il valore in uscita e genera
un segnale ad esso proporzionale. Tale segnale, di
reazione, è sommato all’ingresso; si genera cosi il segnale
errore che comanda il blocco ( ). Il sistema così
ottenuto è detto retroazionato costituito da un blocco in
andata ( ) e da un ramo di reazione ( ), che
individuano un anello di reazione.
( ( )) ( ) [ ( ( ))] ( )
Da cui ricaviamo la funzione dell’anello:
( ) ( )
( )
( ) ( ) ( ) ( ) ⁄ ( )

|| || ( )
( )
Queste espressioni valgono quando il guadagno d’anello ( ) ( ) ( ) risulta essere
negativo o al più positivo ma inferiore all’unità.
( )
( ) ( ) ( )
( ) ( ) ( ) ( )
Da questa ultima definizione si dimostra che in condizioni ideali il trasferimento non dipende più dal
blocco di andata, ma solo dalla retroazione; di conseguenza basterà garantire solo la tolleranza del
blocco di reazione. Inoltre se l’errore tende a zero.

RETROAZIONE NEGATIVA E POSITIVA

 CASO A,F DISCORDI: In questo caso . Se applichiamo un gradino positivo, il blocco in
andata eroga in uscita un segnale positivo. La variazione dell’uscita genera un segnale di reazione
che giunge al sommatore e va a sottrarsi all’ingresso. Questa retroazione è di tipo negativo, la
reazione è negativa quando ( ) ( ) , ovvero quando il guadagno d’anello è negativo.
ESEMPI: AMPLIFICATORI, FILTRI.
 CASO A,F DISCORDI: In questo secondo caso . Il segnale riportato al nodo di ingresso ha
lo stesso segno del segnale forzante e va a sommarsi con esso ( ). In questo caso parliamo
di retroazione positiva ( ) ( ) . In un sistema retroazionato positivamente anche il più
piccolo disturbo potrebbe innescare la divergenza del segnale; i componenti elettrici tendono alla
saturazione, portando le uscite ai massimi valori realizzabili. ESEMPIO: OSCILLATORI.
È importante sottolineare come la reazione negativa rende il trasferimento meno sensibile alle
variazioni del parametri del blocco in andata, ma non ha nessun effetto rispetto alla variazione
della funzione di trasferimento ( ). Infatti è proprio la funzione ( ) che determina la funzione
di trasferimento del sistema. Quindi occorre preoccuparsi della riproducibilità dei parametri di
( ). Nella pratica si realizza il ramo in retroazione con componenti passivi. L’amplificazione ( )
deve solo garantire un guadagno d’anello elevato.

EFFETTI DELLA RETROAZIONE SULLA BANDA

Il nostro obbiettivo è ricavare la funzione di trasferimento di un sistema ad amplificazione
retroazionato nel dominio delle frequenze.
 Essendo la retroazione negativa il segnale torna in ingresso in controfase rispetto ,
generando il segnale di comando ; tuttavia se nei rami sono presenti componenti reattivi le
funzioni ( ) ( ) non sono costanti ma variano in funzione della frequenza.
 In un amplificatore può esistere una frequenza per cui lo sfasamento addizionale introdotto sia
rispetto allo sfasamento in centro banda. Per questa frequenza il segnale di
retroazione ritorna in fase all’ingresso e il segnale viene amplificato; tale situazione è
rigenerativa e rende il sistema instabile.
 La posizione dei poli della funzione di trasferimento dipende non solo dagli elementi reattivi
ma anche dal valore del guadagno d’anello. L’informazione sulla stabilità è quindi contenuta
nella funzione ( ).
Consideriamo ora un circuito retroazionato con un solo polo nel ramo di andata:
( ) ( *( * ( *( *
( )⁄( ) ( )⁄( )
Se la retroazione è positiva il circuito è instabile. Se invece , si ha un
aumento del guadagno rispetto ma una riduzione della banda.
Se invece la retroazione è negativa si ha la riduzione dell’amplificazione, ma
contemporaneamente un aumento della banda passante. Il prodotto GBWP resta costante, quindi si
può variare il guadagno d’anello a seconda delle necessità riducendo più o meno il guadagno per
ampliare la banda ammissibile.
Per frequenze basse, dove , il trasferimento del sistema dipende dai soli elementi che intervengono
nel blocco di reazione, all’aumentare della frequenza invece il trasferimento torna ad essere
influenzato dal blocco di andata.

AMPLIFICATORI OPERAZIONALI
L’amplificatore operazionale è un amplificatore
differenziale di tensione di guadagno molto
elevato. L’OpAmp è molto utilizzato sia per le sue
caratteristiche quasi ideali, sia perché permette di
amplificare in una banda molto elevata (dal
continuo fino a molti MHz).L’OpAmp inoltre
permette di implementare in modo semplice
molte operazioni: somma, differenza,
moltiplicazione, divisione, integrazione e derivazione. Internamente l’OpAmp è composto da una
serie di amplificatori a transistor. Gli ingressi, identificati dai simboli e , si chiamano ingresso
non invertente e ingresso invertente. Le relative tensioni misurate si indicano con e e la
tensione di uscita con . La tensione amplificata è quella differenziale . L’uscita
sarà:

( ) ( )

Ponendo nullo si può disegnare il circuito dell’OpAmp come in

figura. Quando possiamo scrivere:
( )
Essendo il guadagno molto elevato, l’amplificatore lavora in zona
lineare solo quando la tensione differenziale di ingresso è molto piccola.

CARATTERISTICHE IDEALI:
Guadagno differenziale Larghezza di banda infinita Guadagno di modo comune
infinito: nullo
Impedenze di ingresso infinite Impedenza d’uscita nulla

Variazione dei parametri alla Slew rate infinito, indica la Tempi di risposta nulli
temperatura nulla massima rapidità con cui varia
l’uscita [ ⁄ ]
Rumore equivalente d’ingresso Corrente di polarizzazione Immunità alla variazione della
di corrente e tensione nulli d’ingresso nulla ( ) tensione di alimentazione
(PSRR) infinita.
CARATTERISTICHE REALI:
 GUADAGNO DIFFERENZIALE: è definito come il rapporto tra la tensione rilevata in uscita e la
relativa tensione continua differenziale tra i morsetti di ingresso. Di solito può variare da
1000 a 1000000 a seconda della tipologia di amplificatore.

 GUADAGNO DI MODO COMUNE: è il rapporto tra la tensione di uscita e la tensione continua

di modo comune applicata all’ingresso. Questo guadagno deve essere almeno cento volte più
basso del guadagno differenziale.

 FREQUENZA AD ANELLO APERTO A GUADAGNO UNITARIO: è la frequenza in cui il guadagno

di tensione attraversa , ossia diventa unitario. Tale frequenza si indica con ; nel caso di
sistema a singolo polo tale frequenza prende il nome di prodotto guadagno banda.

 TEMPO DI SALITA A GUADAGNO UNITARIO: è il tempo che l’OpAmp, in configurazione a

guadagno unitario, impiega per passare dal 10% al 90% del valore finale di uscita. Per tale
configurazione la larghezza di banda BW, prossima a , è definita ponendo ⁄ .

 FULL POWER BANDWITH (FPB): è la massima frequenza dalla quale si può ottenere un’uscita
non distorta e con la massima ampiezza ottenibile; di solito tale larghezza è 10 o 100 volte più
piccola di .

 SLEW RATE (SR): è la capacità dell’amplificatore di fornire rapidamente grandi variazioni

dell’uscita. Imponendo in ingresso un gradino, in uscita avremo una rampa di pendenza
massima pari allo SR dell’OpAmp, che può arrivare a ⁄ .

CARATTERISTICHE IN FREQUENZA AD ANELLO APERTO DELL’OPAMP: Quando l’amplificatore è

utilizzato su segnali AC è necessario consultare i diagrammi di bode. Di solito (a meno di zeri
nell’origine) il guadagno a bassa frequenza è costante e pari a , la frequenza a
individua la posizione del primo polo. Se prima dell’incontro con l’asse ci sono altre singolarità
abbiamo un amplificatore non compensato. Nel caso di un OpAmp compensato la frequenza
coincide con il , cioè per ogni punto a pendenza :
( )
Più la frequenza del secondo polo è distante dal GBWP e maggiore sarà il margine di fase,
parametro che da conto della stabilità del circuito.
 CONFIGURAZIONE INVERTENZE

Analizziamo la configurazione invertente:

( )

Applichiamo Kirchhoff:

( )
( *

Da cui:

[ ( *]

Nel caso ideale ( ):

( *
TRASFERIMENTO
La tensione costituisce il segnale errore, che viene reso infinitesimo nel
IDEALE
caso ideale, l’amplificatore fa tendere il potenziale del morsetto non
invertente a quello del morsetto invertente (MASSA VIRTUALE):

Per calcolare è necessario spegnere tutti i generatori, aprire l’anello,

e introdurre una tensione sonda nel punto di apertura (ricostruendo
GUADAGNO l’impedenza vista dal circuito). A questo punto dobbiamo valutare il
D’ANELLO rapporto tra le tensione sonda e quella all’altro capo dell’anello.
( ) ( )
( ) ( )
Nel caso reale:

TRASFERIMENTO ( ⁄ )
REALE
( )
( *( )( )
( )
 CONFIGURAZIONE NON INVERTENZE

Nel caso ideale si ha ( ⁄ ):

( * ( *
TRASFERIMENTO
IDEALE ( *

Nuovamente il morsetto invertente si comporta da terra virtuale, ovvero il

morsetto invertente risulterà equipotenziale a quello non invertente .
Inseriamo un generatore sonda di corrente e ricostruiamo l’impedenza prima
GUADAGNO del taglio:
D’ANELLO ( )
( )
Nel caso reale:
TRASFERIMENTO
REALE ( *( )
⁄ ( )
( )

RISPOSTA IN FREQUENZA DELLO STADIO

Consideriamo un amplificatore il cui diagramma di bode del guadagno del blocco di andata con un
unico polo alla frequenza 10Hz; la funzione in andata è quindi:
⁄( )
Introducendo una retroazione negativa con un blocco otteniamo:

( )( ⁄( ))
ESEMPIO: Analizziamo un amplificatore invertente. Dimensionare i resistori in modo che il guadagno
sia 10, verificare la stabilità:
( ⁄ )

( *

Per valutare la stabilità bisogna analizzare il diagramma di Bode del guadagno d’anello. Si può dire
che il sistema è stabile se l’attraversamento a 0dB avviene con pendenza -20dB/dec. Un altro
importante indice è il margine di fase dove è la fase critica, cioè la fase del guadagno d’anello in
corrispondenza della pulsazione critica 0 dB. Dobbiamo avere un margine di fase almeno di 45°.
 CAPITOLO 9 – CARATTERISTICHE DEGLI OPAMP
CARATTERISTICHE ELETTRICHE
Facciamo riferimento allo schema in figura, in cui
vediamo che all’amplificatore operazionale possiamo
applicare due tipi di segnale: un segnale differenziale
e un segnale di modo comune.
Tipicamente la resistenza di modo comune è
molto superiore al MOhm mentre la resistenza
differenziale varia dalle centinaia di KOhm alle
decide di MOhm. Inoltre l’OpAmp presenta una
impedenza di uscita molto piccola, nell’ordine
delle decine di Ohm.
INGRESSO DIFFERENZIALE INGRESSO DI MODO COMUNE
Amplificazione idealmente infinita, valori reali Amplificazione idealmente nulla, valori reali
sono dagli 80 ai 100 decibel. arrivano al massimo a 10.
 CMRR: Il rapporto tra le due amplificazioni rappresenta il CMRR (rapporto in numero puro,
differenza in decibel), il cui valore tipico è di 90 dB.
 COMMON MODE INPUT RANGE: Indica l’intervallo di tensione entro il quale si possono
variare gli ingressi, garantendo il corretto funzionamento; se questo parametro è “rail to rail”
vorrà dire che gli ingressi possono essere portati fino alle alimentazioni.
 OUTPUT VOLTAGE SWING: Rappresenta la dinamica che può essere assunta dall’uscita
dell’amplificazione.

NON IDEALITÀ: Analizziamo ora le non idealità presenti, in condizione di polarizzazione, ovvero
quando non è presente un ingresso. Poiché l’impedenza di ingresso non è realmente infinita accade
che l’amplificatore assorbe una corrente tra i suoi morsetti di ingresso, abbiamo due parametri
legati a questa corrente:
 BIAS CURRENT: Rappresenta il valore medio della corrente ai due morsetti; questa corrente è
dell’ordine dei nano – micro Ampere:

 BIAS CURRENT OFFSET: È una corrente, data dalla differenza della corrente invertente e di
quella non invertente, assume valori dell’ordine del 10% della bias current:

 TENSIONE DI OFFSET: È una tensione aggiuntiva in ingresso, questa tensione esprime il fatto
che, pur non applicando in ingresso alcun segnale, l’uscita non si trova esattamente al valore
atteso; valori tipici sono .
 DRIFT: Al variare della temperatura i dispositivi elettronici presenti nell’amplificatore
cambiano le loro caratteristiche.
COMPENSAZIONE CORRENTE DI BIAS: Facciamo riferimento
alla configurazione non invertente, l’introduzione della
resistenza R3, opportunatamente dimensionata, annulla
l’effetto delle correnti di bias; deve essere:
( ) ( ) ( )
Nel secondo circuito invece, avendo una elevata resistenza in
serie al generatore, abbiamo introdotto la resistenza R3 in
serie al morsetto invertente:
( ) ( )
Notiamo che le resistenze sono state introdotte senza
modificare il guadagno dello stadio amplificatore. Per
effettuare la compensazione nel caso di uno stadio
sommatore avremo:

CORRENTI DI USCITA
Analizziamo la configurazione invertente, vogliamo calcolare
la massima corrente che l’amplificatore deve essere in grado
di erogare. Abbiamo due contributi di corrente: quella di
feedback e quella fornita al carico (resistivo):

RISPOSTA AL GRANDE SEGNALE

La velocità di risposta è limitata dalla presenza di un carico capacitivo in uscita. Anche in assenza di
carico capacitivo, la velocità è limitata dallo Slew Rate:

( * [ ]

Avremo quindi modo di determinare la massima frequenza dell’onda quadra non distorcibile
applicabile come ingresso dell’amplificatore:

Un aumento dello SR richiede un aumento della corrente e della potenza dell’amplificatore

operazionale. Un altro parametro è il Full Power Bandwith, che rappresenta la massima frequenza di
una sinusoide in ingresso non distorta:
⁄
RISPOSTA AL PICCOLO SEGNALE
SETTLING TIME: Rappresenta il tempo richiesto per far assestare il valore dell’uscita. Questo intervallo
è determinato da una prima fase di raggiungimento del regime, seguita da una fase di stabilizzazione
oscillatoria. Lo SR è un concetto di grande segnale, mentre il ST è un concetto di piccolo segnale.
Data la costante di tempo di piccolo segnale , pari all’inverso della banda passante, è possibile
stimare quale ampiezza massima del segnale di uscita si può considerare piccolo segnale:

ESEMPIO: Sia dato un OpAmp con e ⁄ ; calcoliamo il limite di piccolo

segnale di ingresso:
⁄
( *
Per segnali maggiori non avremo un’uscita esponenziale, ma una rampa di pendenza pari allo
SLEW RATE.
 CAPITOLO 10 – CIRCUITI LINEARI CON OPAMP
CONFIGURAZIONI
CONFIGURAZIONE INVERTENTE: Il terminale non invertente
viene collegato a massa ed il segnale di ingresso viene applicato
al terminale invertente. Nel caso di OpAmp ideale i due
terminali sono equipotenziali, quindi anche il terminale
invertente ha potenziale nullo. Nel caso ideale si ha:

CONFIGURAZIONE NON INVERTENTE: Il terminale invertente è

collegato a massa tramite un impedenza; mentre l’ingresso è
applicato al morsetto non invertente (eventualmente tramite
un’impedenza di ingresso). Anche qui i morsetti sono
equipotenziali quindi:

SOMMATORE INVERTENTE: Analizziamo il circuito nella figura a

lato, notiamo che è una configurazione di somma invertente:

( )

SOTTRATTORE (AMPLIFICATORE DELLE DIFFERENZE): In questo

caso un segnale verrà invertito e amplificato, l’altro amplificato;
il risultato sarà la differenza dei due segnali amplificata:
( )

INTEGRATORE IDEALE: Si può pensare come ottenuto dalla

configurazione invertente in cui l’impedenza di retroazione è
una capacità:
( ) ( ) ∫ ( )

∫ ( ) ∫ ( )

( )
( )
( )
INTEGRATORE REALE: In realtà il circuito appena analizzato è
sensibile alle correnti di polarizzazione, che provocherebbero
un’uscita divergente nel tempo. Per evitare ciò si inserisce
una resistenza in parallelo al condensatore, con lo scopo di
limitare il guadagno in bassa frequenza.
( )
( ) ( )

( ) ( )( ) ( )( )

Quindi, il guadagno in bassa frequenza sarà:

Che non tiene conto del condensatore, sarà ( ⁄ ) ed

indichiamo con ( ) la costante di tempo. Notiamo la
presenza di un polo in ( ⁄ ) alla frequenza (scelta in
base alla frequenza dell’ingresso):

DERIVATORE IDEALE: Il circuito derivatore è sempre una

configurazione invertente, con una capacità come
impedenza di ingresso (la continua è attenuata):
( ) ( )
( ) ( )

( ) ( )
( )
( )
DERIVATORE REALE: Il circuito appena visto è sensibile ai
disturbi in alta frequenza (sarà necessario un polo). Per
sistemare il guadagno introduciamo una resistenza in serie al
condensatore:
( )
⁄
( )
Il guadagno in alta frequenza diventa:

Solitamente:
CONVERTITORI TENSIONE E CORRENTE
CONVERTITORE CORRENTE TENSIONE: Nella figura notiamo
un amplificatore invertente utilizzato come convertitore
corrente – tensione in cui:

Le impedenze di ingresso e uscite sono basse, quindi è un

buon convertitore.

CONVERTITORE TENSIONE CORRENTE: Questo convertitore

può essere realizzato con entrambe le configurazioni, in
quella invertente:

In cui la corrente di uscita è indipendente dal carico di

retroazione che attraversa, tale circuito può essere realizzato
anche in configurazione non invertente. Purtroppo in
entrambi i casi il carico deve essere flottante, cioè posto a
due potenziali diversi dalla massa, possiamo risolvere tale
problema con la terza configurazione:

( )

{
COMPARATORI
Il comparatore presenta due ingressi connessi a una
tensione di riferimento costante ed a un segnale
variabile ; la sua uscita presenta solamente due
possibili valori ben distinti per rilevare se il segnale di
ingresso ha raggiunto o meno un certo valore.

IMPIEGO DI OP AMP AD ANELLO APERTO: L’amplificatore presenta un guadagno molto elevato, si

ottiene una zona di linearità molto stretta; una piccola variazione porta l’amplificatore alla
saturazione; questo piccolo intervallo viene detto risoluzione del comparatore. Generalmente le
tensioni a cui satura l’OpAmp sono le alimentazioni ( ).

OTTIMIZZAZIONE: Per rendere compatibile il segnale con i circuiti digitali risulta necessario impiegare
comparatori dedicati oppure limitarne opportunatamente la tensione di uscita, ad esempio con
degli zener (clamp) che fissano l’uscita ( ) dove è la caduta di tensione sul
diodo polarizzato direttamente; mentre la resistenza serve a limitare la corrente nei diodi.

Un altro sistema per limitare la tensione di uscita consiste nell’introdurre una rete di reazione
negativa a elementi non lineari; in questo caso sarà necessaria anche una resistenza in modo da
rendere il segnale indipendente da quello di riferimento. La corrente circolante del circuito vale
( )⁄ .
RILEVATORE DI ZERO: Se la tensione
di riferimento è nulla, l’uscita
commuta ogni volta che l’ingresso
cambia segno. La tensione di uscita
varierà tra i due valori (
). Gli zener fissano
il valore dell’uscita prevenendo la
saturazione ed aumentando la
velocità di commutazione e di risposta per segnali di ingresso ad alta frequenza.

COMPARATORE DI LIVELLO: Se la tensione di riferimento è

diversa da zero è possibile rilevare quando il segnale di
ingresso raggiunge un valore prestabilito. Consideriamo il
circuito sottostante:

( )

( )

COMPARATORE A FINESTRA: La combinazione di un

comparatore invertente e di uno non invertente permette di
realizzare un circuito in grado di rilevare se la tensione di
ingresso è compresa tra le due tensioni di riferimento,
ovvero se è compreso nella finestra ( ). Il
tutto viene realizzato unendo le uscite tramite porta AND.
 CAPITOLO 11 – CAMPIONAMENTO E S&H
TEOREMA DEL CAMPIONAMENTO
Il campionamento consiste nell’osservazione di grandezze analogiche variabili nel tempo e nelle
ampiezze in determinati istanti di tempo. Nel caso di campionamento ripetuto con periodicità ,
ossia alla frequenza ⁄ , il teorema fondamentale del campionamento fornisce la
condizione da rispettare per ricostruire esattamente il segnale: è necessario campionare un segnale
almeno ad una frequenza doppia della massima banda del segnale stesso:

L’operazione di campionamento viene affidata a un circuito detto Sample&Hold che preleva il

segnale periodicamente fissandone l’ampiezza all’uscita, durante l’intero periodo di
campionamento. È bene ricordare che il processo di trasformazione da segnale campionato a
sequenza numerica comporta una discretizzazione (quantizzazione) delle ampiezze, alla quale è
associato un errore.

FILTRAGGIO ANTIALIASING: Data una banda del segnale in ingresso , è necessario scegliere una
frequenza di campionamento almeno doppia. Purtroppo oltre il segnale utile possono essere
presenti delle armoniche spurie. Per questo è necessario assicurarsi che all’ingresso del
campionatore entrino segnali di banda limitata, al di sotto di ⁄ . Si dovrà ricorrere ad un filtro in
ingresso, chiamato filtro antialiasing.

ACQUISIZIONE E MANTENIMENTO
Il Sample&Hold è un circuito analogico che, in corrispondenza di un segnale di comando, cattura il
valore dell’ingresso e lo tiene memorizzato fino al successivo comando. Tali circuiti vengono sovente
utilizzati per fornire un segnale campionato ad un convertitore, che ne tradurrà l’ampiezza in codice
binario. Il funzionamento del S&H si articola in due fasi:
 SAMPLING (CAMPIONAMENTO): Consiste nel caricare la capacità al valore di tensione
applicato in ingresso, in modo che ;
 HOLDING (MANTENIMENTO): Viene aperto l’interruttore di ingresso e la capacità rimane
isolata, in modo da trattenere il valore campionato. L’interruttore è solitamente realizzato
tramite MOSFET, mentre l’OPAMP svolge la funzione di buffer, per poter fornire corrente in
uscita, senza intaccare il contenuto informativo del condensatore. In questa fase il
convertitore posto in serie convertirà il campione per un tempo .
Se si fornisce in ingresso un segnale ( ) ( ), la massima velocità con cui questo
varia vale . Se nel seguito abbiamo un ADC con bit e con dinamica di
ingresso , il valore del più piccolo quanto di tensione in uscita vale: ⁄ .
Affinché l’ADC non commetta errori possiamo tollerare una massima variazione dell’ingresso
⁄ , la massima frequenza dell’ingresso sarà:
Collegando un S&H a monte dell’ADC, le restrizioni sulle frequenze degli ingressi si rilassano. Infatti la
conversione del segnale avviene durante la fase di Hold, quando l’interruttore è aperto ed il segnale
in ingresso dell’ADC non subisce variazioni. Teoricamente la frequenza massima del segnale in
ingresso può raggiungere il limite ⁄ .

ACCURATEZZA E VELOCITÀ DEI S&H

PROGETTO DI UN SAMPLE & HOLD: Supponiamo di progettare un S&H impiegando i seguenti
componenti:

[ ]
Per garantire la chiusura dello switch in fase di sample è necessario che , per
garantire una resistenza del MOSFET piccola scegliamo di lavorare almeno 3V oltre l’over drive, quindi
impostiamo . Allo stesso modo per garantire l’apertura dello switch durante la
fase di Hold è necessario che ad esempio . Lo swing
totale di comando risulta essere .

CHARGE – INJECTION: Questo problema è dovuto all’accoppiamento capacitivo tra il comando del
MOSFET e la capacità durante la transizione tra sampling e holding. A seguito dell’apertura
dell’interruttore, si verifica un’indesiderata iniezione di carica su , con una variazione di potenziale:

Dove è la variazione del comando quando si passa da sampling a holding. Per limitare l’entità
dell’errore è necessario scegliere abbastanza grande, penalizzando la banda del segnale di
ingresso durante la fase di sampling, dipendente dalla costante .
Ad esempio per avere con dovremo impostare un
valore del condensatore . Determinando così una banda di ingresso di .
APERTURE – INDUCED NON – LINEARITY: In realtà non tutta la transizione di costituisce la
variazione che si accoppia con la capacità . Infatti quando ad esempio l’ingresso è alto:

Invece quando l’ingresso è basso:

SIGNAL FEEDTHROUGH: La capacità del MOS è causa di un altro accoppiamento indesiderato,

tra la capacità e l’ingresso, durante la fase di Hold:

DROOP: Questo errore fa riferimento alla leggera scarica del condensatore durante la fase di Hold,
dovuta alla corrente di Bias dell’amplificatore; tale errore può essere significativo con tempi di
Holding particolarmente lunghi.

BUFFER – INDUCED NON – LINEARITY: A causa del guadagno finito dell’amplificatore, l’uscita avrà
sempre una piccola differenza con il valore di tensione nel condensatore. Per garantire un errore
inferiore al 10% di quello ammesso dalla specifica, ossia , sarà necessario un amplificatore
con guadagno ⁄ .

APERTURE DELAY TIME: Un effetto indesiderato è il ritardo con cui il comando di apertura riesce a
far terminare la fase di sampling. La propagazione del comando lungo il circuito avverrà in un tempo
finito, di qualche nanosecondo; nel caso di campionamenti ripetuti si ha solo un leggero ritardo; nel
caso di campionamento singolo si avrà un tempo che determinerà un errore di
acquisizione dipendente dall’ingresso; nel caso di una sinusoide di ampiezza :

ACQUISITION TIME: è il tempo necessario ad acquisire il segnale nella fase di sampling. La limitazione
principale alla carica del condensatore è il circuito a monte, che deve fornire la giusta corrente di
carica. I circuiti a monte avranno infatti una certa , da cui la velocità di carica:

[ ]

Se non vi fossero limitazioni di corrente avremo un incremento della tensione che avverrebbe con
classica carica esponenziale con costante . In ogni caso rimane la limitazione dello SR
dell’OPAMP buffer.
 Introduzione ai convertitori Digitali-Analogici (DAC)

Consideriamo il circuito sommatore rappresentato nella figura 1, dove si assumono ideali tutti i
componenti (amplificatore operazionale, deviatori Si, resistenze R).

- VR
S2 S1 S0

D2 D1 D0

R 2 R 4R VO

Figura 1 R F=R/2

La posizione di ciascun deviatore è controllata dal valore 0 oppure 1 di un bit Di. Al valore 0
corrisponde la condizione di deviatore a massa, al valore 1 la condizione di deviatore collegato a –
VR.
Chiamiamo D2, D1, D0 i bit di controllo, rispettivamente, dei deviatori S2, S1, S0.
Consideriamo la parola digitale costituita dall’insieme dei tre bit Di : sappiamo che può assumere
23=8 configurazioni distinte NK (K=0,…,7), come si vede dalla tabella 1, individuabili con le cifre
decimali N da 0 a 7 codificate in binario.

Tabella 1

Configurazione Numero N D2 D1 D0
N0 0 0 0 0
N1 1 0 0 1
N2 2 0 1 0
N3 3 0 1 1
N4 4 1 0 0
N5 5 1 0 1
N6 6 1 1 0
N7 7 1 1 1

Aggiungiamo alla tabella una ulteriore colonna Vo, dove riportiamo (tabella 2) i valori dell’uscita in
corrispondenza a ciascuna delle possibili configurazioni dei deviatori, assumendo, nel calcolo,
VR=10V (suggerimento: far calcolare dagli studenti i valori di Vo).
 Tabella 2

Configurazione Numero N D2 D1 D0 Vo (V)

N0 0 0 0 0 0
N1 1 0 0 1 1.25
N2 2 0 1 0 2.5
N3 3 0 1 1 3.75
N4 4 1 0 0 5
N5 5 1 0 1 6.25
N6 6 1 1 0 7.5
N7 7 1 1 1 8.75

Esercizio 1
Ricavare l’espressione letterale generale di Vo in funzione del valore Di dei singoli bit e della
tensione di riferimento VR.

Sovrapponendo gli effetti dei singoli rami si ottiene facilmente

2
Vo  VR ( D2  D1  D0 )  VR ( 2 (3i ) Di )
1
2
1
4
1
8 (1)
i 0

In generale, con n bit

n1
Vo  VR ( 2 ( ni ) Di ) (2)
i 0

Si noti che, facendo corrispondere a ciascuna parola D2D1D0 il valore decimale NK equivalente
mostrato in tabella [ovvero moltiplicando e dividendo per 23 il 2° membro della (1)], possiamo
anche scrivere che

VR 2
Vo  3
(2 D2  21 D1  20 D0 )  VR NK
8
2

Commento: il circuito sommatore in esame converte una parola digitale di 3 bit (che chiameremo
codice binario in ingresso) in una tensione proporzionale al valore decimale NK corrispondente.
Il circuito realizza quindi una conversione digitale-analogica e per questo viene chiamato DAC
(Digital-to-Analog Converter)
Esercizio 2
Rappresentare in un piano cartesiano Vo in funzione del codice di ingresso. (Questa
rappresentazione è detta anche”caratteristica di trasferimento del DAC”).

Caratteristica di trasferimento di un DAC a 3 bit

con VFS=10V

10,00
8,75
7,50
6,25
Vo (V)

5,00
3,75
2,50
1,25
0,00
000 001 010 011 100 101 110 111
Codice di ingresso

Osservazione: in sostanza il sommatore presenta in uscita uno tra i 2n (n= numero dei bit nella
parola digitale, 3 in questo esempio) valori che si ottengono dalla suddivisione in 2n parti uguali
della tensione VR=10 V. VR corrisponde anche alla tensione di fondo scala VFS del DAC.

Notiamo che in questo caso la più piccola variazione di Vo, pari all’incremento dell’uscita da un
codice al successivo (incremento che prende il nome di “risoluzione” del DAC), vale 1.25 V , cioè
10/8 V.

Esercizio 3
Trovare l’espressione letterale generale della risoluzione di un DAC con tensione di fondo scala VFS
e codice di ingresso a n bit
Risoluzione = VFS/2n

Osservazione: la risoluzione corrisponde al peso del bit meno significativo (LSB) nell’espressione
generale 2). [ Per n=3 si vede dalla 1) che il peso di D0 vale 2-3=1/8]

Esercizio 4
Calcolare la risoluzione di un DAC a 10 bit con VFS=5 V
Risoluzione = 5/210 V=5/1024 V 5 mV.

Abbiamo sin qui considerato ideali tanto l’amplificatore operazionale quanto i deviatori;
esaminiamo ora gli effetti delle non idealità.
L’amplificatore operazionale reale presenta un offset di tensione eo che si riflette su Vo in modo
indipendente dal codice di ingresso, come si evince dal seguente esercizio.
Esercizio 5
Calcolare la tensione Verr in uscita dal DAC della figura 1, dovuto a una tensione di offset
eo=10mV.
Osserviamo che, utilizzando la sovrapposizione degli effetti tra i generatori eo e VR, ci si rende
immediatamente conto che, indipendentemente dal valore del bit di controllo, i resistori R, 2R, 4R
sono tutti a massa quando è presente solo eo.
Dobbiamo quindi trovare la tensione di uscita della configurazione non invertente mostrata nella
figura 2, dove Req è il parallelo tra R, 2R e 4R.

R/2

Req

Verr

eo

Figura 2

Si trova che Req Re quindi Verr= (1+.5R/.57R) eo 19 mV.

In questo caso l'errore è piccolo rispetto all'LSB, ma il suo peso cresce al crescere di n.

Tenendo conto dell'offset, l'espressione generale 2) diventa:
ni
Vo  VR ( 2 ( ni ) Di )  Verr (eo ) (3)
i 0

Domanda
Che effetto ha questo errore sulla caratteristica di trasferimento di un DAC?
Risposta
La caratteristica viene traslata rigidamente di una quantità pari a Verr.

Osservazione
E’ noto che l’effetto dell’offset di tensione può essere portato a 0 in uscita agendo su opportuni
trimmer, ma la regolazione dipende dalle condizioni operative (temperatura, alimentazioni, età del
componente) e quindi deve essere periodicamente rifatta.

Domanda
Nell’esempio della figura 1) le correnti di polarizzazione introducono errori su Vo?
Risposta
Introduce errori la corrente di polarizzazione del morsetto negativo.

Assumendo che anche i deviatori Si siano reali, dobbiamo tener conto che si comportano come
resistenze ri in serie al ramo in cui sono inseriti, cambiando così il peso del relativo bit, come si
ricava dall’esercizio seguente.
 Esercizio 6
Calcolo del peso effettivo di ciascun bit Di con Si reale

R/2

i=0,...,n-1

ri 2n-1-iR

-VR Vo

Figura 3

R
Vo   r 2n21i R (VR )  VR R
2 ri  2n i R
 VR 2 ( ni ) ( 12 ( n11i ) ri )  VR 2 ( ni ) (1  2 ( n1i ) Rri ) (4)
i R

Commento
Le ri determinano una non linearità nella caratteristica di trasferimento, variando l’incremento
dell’uscita da un codice al successivo, incremento che differisce così dal valore ideale di 1 LSB.

Domanda
Cosa succede se le resistenze R non rispettano rigorosamente i rapporti indicati nella figura 1)?
Risposta
Si hanno effetti analoghi ai precedenti di non linearità sull’uscita, oltre a errori di guadagno (cambia
la pendenza della caratteristica di trasferimento).

Nei DAC reali può capitare che un deviatore si guasti, rimanendo sempre collegato a VR o a massa,
indipendentemente dal valore che assume il suo bit di controllo. Esaminiamo gli effetti di questo
malfunzionamento nel seguente esercizio.
Esercizio 7
Si ricalcolino i valori di Vo nella tabella 1) con S1 sempre a massa (caso a) oppure sempre a VR
(caso b) e si disegnino le caratteristiche di trasferimento normalizzate. Commentare i risultati

Caratteristica di trasferimento di un DAC non

monotono
NK D2 D1 D0 Vo/VR
0 0 0 0 0 0,70
1 0 0 1 0,125 0,60
2 0 1 0 0
0,50
3 0 1 1 0,125
4 1 0 0 0,5 0,40
5 1 0 1 0,625 V o/V R
0,30
6 1 1 0 0,5
7 1 1 1 0,625 0,20

0,10

0,00
000 001 010 011 100 101 110 111
Codice di ingresso

Caso a): Deviatore S1 sempre a massa

Caratteristica di trasferimento di un DAC non

monotono

NK D2 D1 D0 Vo/VR
1
0 0 0 0 0,25 0,9
1 0 0 1 0,375 0,8
2 0 1 0 0,25 0,7
3 0 1 1 0,375 0,6
Vo/V R

4 1 0 0 0,75 0,5
5 1 0 1 0,875 0,4
6 1 1 0 0,75 0,3
7 1 1 1 0,875 0,2
0,1
0
000 001 010 011 100 101 110 111
Codice di ingresso

Caso b): deviatore S1 sempre a VR

Commento
Il malfunzionamento produce un comportamento non monotono: l’uscita del DAC non cresce
sempre, ma talvolta decresce, al crescere del codice.
 CONVERSIONE ANALOGICO-DIGITALE, A/D

Ingresso Vin oppure Iin

Convertitore Uscita
analogico D1, D2, …Dn
A/D digitale
Grandezza di VFS, IFS
riferimento

ADC, Analog to Digital Converter

D1D2…Dn Parola digitale di uscita

BIT meno significativo – LSB, Least Significant Bit

BIT più significativo –MSB, Most Significant Bit

N è il numero decimale intero corrispondente alla parola digitale D1D2…Dn:

N  D1  2n 1  D2  2n  2  ...  Dn  20
 RELAZIONE INGRESSO-USCITA di un ADC IDEALE

Codice di uscita VFS Minima variazione

n Risoluzione dell’ingresso in
2
grado di produrre un
111 cambiamento nel
codice di uscita.
1 LSB
110
ADC con 12 bit e VFS=10V
101 2.44mV di risoluzione.
100
011
Intervallo di valori Vin a cui
010 corrisponde lo stesso codice

001

VFS
000
N 1/8 1/4 1/2 3/4 1 Vin/VFS
2n
Tensione di ingresso
 ERRORE DI QUANTIZZAZIONE
111
110
101
100
011
010 Il codice di uscita SOTTOSTIMA
la tensione di ingresso
001
000
Il codice di uscita 1/8 1/4 1/2 3/4 1 Vin/VFS
SOVRASTIMA la
tensione di ingresso
½ LSB

-½ LSB
 NON - LINEARITA’ DIFFERENZIALE

111 111 111

110 110 110
101 101 101
100 100 100
011 011 011
010 010 010
001 001 001
Vin/VFS
000 000 000
1/4 1/2 3/4 1
Larghezza del
gradino ideale Larghezza del gradino
pari a 1 LSB.

ERRORE di linearità differenziale Scostamento tra la larghezza del gradino

DNL, Differential Non Linearity i-esimo ed il suo valore ideale di 1 LSB
ERRORE DI QUANTIZZAZIONE in ADC REALE

111
110
101
100
011
010
001
000
1/4 1/2 3/4 1

½ LSB

-½ LSB
NON - LINEARITA’ INTEGRALE
111 111
110 110
101 101
100 100
011 011
010 010
001 001 Retta interpolatrice
000 000
1/4 1/2 3/4 1

ERRORE di linearità integrale Scostamento tra il centro del gradino

INL, Integral Non Linearity reale e quello teorico
 ERRORE per un CODICE MANCANTE

111
110
101
Codice che non uscirà mai 100
011
010
001
Vin/VF
000
1/4 1/2 3/4 1
1 LSB
Se manca un codice,
l’errore di quantizzazione ½ LSB
è necessariamente
maggiore di 1 LSB -½ LSB
ERRORE di GUADAGNO

111
110
101
Pendenza ideale
100
011
010
001
000
1/8 1/4 1/2 3/4 1 Vin/VFS
Tensione di ingresso
 STRUTTURA BASE DEI CONVERTITORI

Segnale analogico
da convertire
Comparatore
VX -

VR(t) +
Tensione di VR(t) viene fatta variare con l’obiettivo di eguagliare VX
riferimento (entro l’errore di quantizzazione del convertitore) :

VX  VR (t ' )  0.5 LSB

Insieme di coefficienti binari D1D2…Dn

che generano VR(t’) (e quindi VX )
 CONVERTITORE A CONTATORE-RAMPA
Principio di funzionamento

Segnale analogico
in INGRESSO VX
-
VR(t)
+ VDAC

DAC 2n valori
a n bit discreti di VR
Codice
digitale di
USCITA t
CONTATORE
a n bit Clock (ck)
 LOGICA di CONTROLLO
Segnale analogico VX
in INGRESSO
-
VR(t)
+ S R
Flip - Flop
DAC
a n bit Q Q
Codice
digitale di E.O.C.
(End Of
USCITA Conversion)
CONTATORE
a n bit Clock (fck)

Reset
 CONVERTITORE A INSEGUIMENTO
Principio di funzionamento

Segnale analogico
VX
in INGRESSO -
VR(t)
+

DAC
a n bit
Codice
digitale di
USCITA Up
CONTATORE Clock (ck)
a n bit Logica
Down
 ANDAMENTO del SEGNALE

VR(t),VX
1 LSB
VX -
VX
VR(t) +

DAC
a n bit
Codice
digitale di
USCITA Up Clock
VR(t), segnale in
CONTATORE Logica
a n bit
Down
uscita dal DAC

t
 PERDITA di ACQUISIZIONE

VR(t),VX
Fronte
rapido
VX di VX
Il DAC ha perso
l’aggancio

VR(t)

Perdita di
acquisizione

La parola immagazzinata dal contatore NON è rappresentativa di VX

 FREQUENZA MASSIMA di AGGANCIO

Massima velocità di variazione dell’ingresso sinusoidale VX:

1/fin

d  VFS 
VFS  sin(2f in  t )   VFS    f in
t=0 dt  2  t 0

Massima velocità di variazione dell’uscita del DAC:

1 LSB V
 1 LSB  f ck  FSn
 f ck
Periodo di clock 2

VFS f ck
VFS    f in   f ck da cui f in 
2n   2n
 CONVERTITORE ad APPROSSIMAZIONI SUCCESSIVE

Segnale analogico
VX
in INGRESSO -
VR(t)
+

DAC
a n bit
Codice
digitale di
USCITA
LOGICA di Start
CONTROLLO Clock
SAR – Successive Approximation Register
E.O.C.
 Esempio di approssimazioni successive
VR(t),VX
VFS
111
3VFS 110
110
4
101 VX 101
VFS
100
2 100 100
011 VR(t)
Codice finale
VFS
010
4
001
000 0
T 2T 3T 4T t
 FREQUENZA MASSIMA del SEGNALE da CONVERTIRE

E’ fondamentale che il segnale di ingresso resti costante entro

±½LSB durante il tempo di conversione

d  VFS 
Massima velocità di variazione  sin(2f in  t )   VFS    f in
di un ingresso sinusoidale : dt  2  t 0

n
Durata della conversione :
TConv 
f ck

VFS    f in   n V
 .5  FS da cui f in  .5 
f ck
f ck 2n   n  2n

Esempio : ADC a 10 bit e fck=1 MHz fin< 16 Hz

per un segnale sinusoidale con ampiezza picco-picco pari a VFS
 PRINCIPIO della CONVERSIONE A “DOPPIA RAMPA”

Segnale analogico C
VX R
da convertire -
S1 VU
Tensione FISSA
-VREF +
di riferimento
S2

Tempo variabile con VX

Tempo fisso (S1 chiuso e S2 aperto)
(S1 aperto e S2 chiuso)
Vo T1 T2

VX VREF , pendenza costante perché

Pendenza
RC RC VREF, R e C costanti.

VX
VU   T1
RC

Si misura T2 per avere VX

 RELAZIONI TEMPO-AMPIEZZA
Tempo fisso Tempo variabile con VX
Vo T1 T2

VX VREF , pendenza costante perché

Pendenza
RC RC VREF, R e C costanti.

VX V
Vo   T1  REF  T2
RC RC

T2 Note VREF e T1 e misurando T2

VX  VREF
T1 si risale a VX

Non dipende dai parametri costruttivi del circuito integratore !

 CONVERTITORE A/D a “DOPPIA RAMPA”
t=0

Segnale analogico C
VX R
in INGRESSO - Vo
-
-VREF +
+

S1 LOGICA DI
S2
CONTROLLO
Start

VX  VREF 
N CONTATORE
N a n bit
2n Clock (ck)
E.O.C.
 TEMPI di CONVERSIONE
Il tempo di conversione, Tc=T1+T2, varia proporzionalmente a VX :

TCmin quando VX = 0V TCmin = T1

2n
TCmax quando N=2n , cioè T1=T2 TC max  2
f ck

Velocità di conversione relativamente bassa

Esempio : DAC a 10 bit e fck=1 MHz (periodo 1 s)

Tcmax  2 ms   500 conversioni/s
 SIGNIFICATIVITA’ DELLA CONVERSIONE
anche con VX VARIABILE

Segnale all’ingresso Segnale all’uscita

(dopo l’integrazione)
VIN T1 T2 Vo T1 T2

|VX|

|VREF|
VX
T1 VU   T1
VX ( t ) 1 RC
VU   dt   VX  T1
0 RC RC
La parola digitale che si ottiene alla
fine della conversione rappresenta
N
il VALORE MEDIO del segnale VX  VREF 
all’ingresso nell’intervallo T1 2n
 SIGNIFICATIVITA’ DELLA CONVERSIONE
anche con VX VARIABILE

Segnale all’ingresso Segnale all’uscita

(dopo l’integrazione)
VIN T1 T2 Vo T1 T2

|VX|

|VREF|
VX
T1 VU   T1
VX ( t ) 1 RC
VU   dt   VX  T1
0 RC RC
La parola digitale che si ottiene alla
fine della conversione rappresenta
N
il VALORE MEDIO del segnale VX  VREF 
all’ingresso nell’intervallo T1 2n
 CONVERTITORE “Flash”
Segnale analogico
VFS VX in INGRESSO
3R/2
- C Viene confrontato
+ O
R in parallelo da
D
- I (2n-1) comparatori
+
R F
-
I
+ C D1
R A
- T
R
+ O D2
R
- E
R + D3
Per fare un .
convertitore a n bit - L
+ O
occorrono 2n-1 R
comparatori ! G
- I
+
C
R/2 O
 CONVERTITORI NON-LINEARI
Segnale di ingresso Con ADC lineare
Risoluzione di occorrono 20 bit
10 V 0.1%  10 mV
10V
 106  2 20 !
10V

Si preferisce una codifica

NON LINEARE
in cui la risoluzione sia una
Risoluzione di
percentuale fissa della ampiezza
10 mV 0.1%  10 V del singolo campione
 CONVERTITORE A/D BIPOLARI
Segnale analogico
in INGRESSO

±VX S1
ADC Codice
UNIPOLARE digitale di
R
USCITA

R
- S2

Vo LOGICA DI
-
CONTROLLO
+ INTERRUTTORI