Méthodologie de conception des

microprocesseurs

Classe : II2.

Référence principale :Organisation et conception des

ordinateurs ( E_307)
David Patterson.
John Hennessy.
Autres Références :
· J. L. Hennessy and D. A. Patterson, Architecture des ordinateurs,
Dunod, Paris 1996.
· J. L. Hennessy and D. A. Patterson, Computer Architecture: A
Quantitative Approach, 2nd Edition, Morgan Kaufmann Publishing Co.,
Menlo Park, CA, 1996.
· Dominic Sweetman, See MIPS Run, 1996
29/08/2012 15:45 Imed abdesslem
Architecture des ordinateurs

Contrôle Entrées
µP

Mémoire

Chemin de
Sorties
données

29/08/2012 15:45 Imed abdesslem

 Objectifs
L’organisation d’un ordinateur en microprocesseur,
mémoire et entrées/ sorties.
La décomposition du µP en un chemin pour véhiculer les
données et une unité de contrôle pour donner des commandes
afin de satisfaire le fonctionnement du système complet.
Familiarisation à l’utilisation de la méthodologie « Top-
down / Bottom-up » dans le cadre de la conception des
systèmes matériels. Cette méthodologie consiste en la
décomposition des problèmes complexes en sous problèmes.

29/08/2012 15:45 Imed abdesslem

 Démarche de conception
Top-Down Design Bottom-Up Design

Spécification

Conception Architecturale
Démarche Démarche
descendante ascendante

Raffinement
Conception Logique Abstraction sur un
de chaque constituant ensemble de
constituants

Placement/Routage

Silicium
29/08/2012 15:45 Imed abdesslem -4 -
 Niveaux d’abstraction
Type Eléments de base Conception

1 2 Conception électrique
Composants
discrets
1 2 Optimisation des caractéristiques électriques

Conception logique
SSI 2 2
2
1 1 1
Small Scale 3 3 3 Optimisation des équations logiques
Integration

Conception numérique
MSI Full
Registre Mux Optimisation des traitements
Middle Scale Adder
Integration

Conception architecturale
LSI UAL
Séquenceur
Large Scale Choix des fonctionnalités
Integration

Conception fonctionnelle
VLSI
Very Large
Scale
E/S mP E Fpga S E Asic S
Optimisation des implémentations
matérielles et logicielles
Integration
Rom Buff. E/S Conception système
ULSI Cœur DSP MPEG
Optimisation conjointe des implémentations
Ultra Large Cœur RISC Ram
Scale matérielles et logicielles
Buff. E/S Analog.
Integration

29/08/2012 15:45 Imed abdesslem -5 -

Les notions suivantes sont traitées d’une
manière détaillée :

Conception et architecture de l’ensemble des instructions

(ISA).
Familiarisation avec les opérations du niveau transfert
registres.
Organisation du matériel en tant que chemin de données
et unité de contrôle.
Assemblage des composants pour la construction des
différents types de chemins de données du processeur.
Différents types de conception d’unité de contrôle.

29/08/2012 15:45 Imed abdesslem

 Rappel Systèmes Logiques

Logique Combinatoire :

Variables d’entrées:

Variables logiques indépendantes.

Variables de sorties:
Variables contenant l’état de la fonction après évaluation des
opérateurs logiques sur les variables d’entrées.

Opérateurs logiques:

ET : z = u1.u2=u1u2, z est vrai si u1 est vraie et u2 est vrai.

OU : z = u1+u2, z est vrai lorsque u1 est vrai ou u2 est vrai, ou les deux.

NON : z = u, z est vrai si u est fausse.

29/08/2012 15:45 Imed abdesslem

 Logique combinatoire

Les portes logiques associées à ces opérateurs sont représentés comme suit :
(ET)AND (OU)OR (NON)NOT

Portes universelles :

Porte NAND (NON-ET) et porte NOR (NON-OU)

x x×y x x+y
y y

(c) NON-ET (d) NON-OU

Portes Xor et XNor

29/08/2012 15:45 Imed abdesslem

 Les décodeurs : (n entrées, 2n sorties)
Un décodeur est un dispositif qui pour chaque
combinaison des variables d’entrée, active la sortie
correspondante.

0 22 0 1
0 21 1 0
0 20 2 0
3 0
4 0
5 0
6 0
7 0

29/08/2012 15:45 Imed abdesslem 9

Les multiplexeurs : un multiplexeur est un circuit à 2n
entrées d’information (D0, D1…), n entrées d’adresse
A,B… et une sortie S. Les entrées d’adresse permettent
la sélection d’une entrée d’information pour transmettre
son état à la sortie S.

29/08/2012 15:45 Imed abdesslem 10

 Il est schématisé par :

D0
D1
D2
D3 S=D0
D4
D5
D6
D7

0 0 0

29/08/2012 15:45 Imed abdesslem 11

Les démultiplexeurs :
un démultiplexeur distribue l’information d’entrée D
vers l’une des 2n sorties (S0,S1…), la sélection de la
sortie concernée étant effectuée par n variables
d’adresse. Il est schématisé ainsi :
S0
S1
S2
S3
D S4
S5
S6
S7

0 0 0
29/08/2012 15:45 Imed abdesslem 12
LES RESEAUX LOGIQUE COMBINATOIRES
I-STRUCTURE DES RESEAUX LOGIQUE
COMBINATOIRES :

Toute fonction logique de n variables peut se mettre

sous une forme de somme de produits ou de produit de
sommes.

29/08/2012 15:45 Imed abdesslem 13

LES RESEAUX LOGIQUE COMBINATOIRES

On peut donc utiliser une structure comportant

deux ensembles fonctionnels :

Un ensemble d’opérateurs ET organisé sous forme

d’une matrice qui génère les produits des variables
d’entrée, éventuellement complémentées.
Un ensemble d’opérateur OU, appelé matrice OU, qui
somme les produits.

29/08/2012 15:45 Imed abdesslem 14

LES RESEAUX LOGIQUE COMBINATOIRES

a b c
Programmable
connections

P1 Matrice OU

P2

P3

P4

Matrice ET
f1 f2
29/08/2012 15:45 Imed abdesslem 15
?
 Exemple:

u1
u2
u3

x1

x2
x1 =

x2 =

29/08/2012 15:45 Imed abdesslem 16

 Représentation Simplifiée

u1

u2

u3

x1

x2

29/08/2012 15:45 Imed abdesslem 17

 Logique séquentielle

Horloges(Synchronisation): pour spécifier à quel moment

un élément qui contient un état doit être mis à jour.

Les instants de stabilités des valeurs d’un circuit.

Période ou cycle

Front montant Front descendant

29/08/2012 15:45 Imed abdesslem 18

 Logique séquentielle

Synchronisation par niveau (haut ou bas)

Synchronisation par front (montant ou descendent)

Front actif (montant ou descendent) Þ changement d’état

Système à horloge (système synchrone)

Élément Logique Élément

d’état 1 combinatoire d’état 2

Cycle d’horloge
Limite inférieure sur la période d’horloge
29/08/2012 15:45 Imed abdesslem 19
29/08/2012 15:45 Imed abdesslem 20
29/08/2012 15:45 Imed abdesslem 21
 Éléments mémoires

Bistables et bascules
Registres
Mémoires
Bistable RS (asynchrone) Set / Reset

S=1 ® Q=1
R Q
R=1 ® Q=0
S = 0, R = 0 ® valeur précédente de Q
Q
S S = 1, R = 1 ® état illégal

29/08/2012 15:45 Imed abdesslem 22

 Éléments mémoires

Bascule – bistable (synchrone)

Différence entre bistable et bascule (moment où l’horloge
provoque le changement d’état actif)

Bascule synchrone (état n’est modifié que sur un front

d’impulsion de l’horloge)

Bistable synchrone (état modifié à chaque fois que les entrées

changent et que l’horloge est à 1)

29/08/2012 15:45 Imed abdesslem 23

 Bistable D (latch)

C
Q Horloge C = 1 Þ nouvelle valeur
de D remplace l’ancienne valeur

Q Stocker un signal
D

29/08/2012 15:45 Imed abdesslem 24

 Bascule D (synchrone / front)

D D Q D Q Q
Bistable Bistable
C D C D Q Q

29/08/2012 15:45 Imed abdesslem 25

 Banc de registres

Construction du chemin de données (BANC DE REGISTRES)

Registre lecture Décodeur pour chaque port de

numéro 1
Donnée lecture ou écriture
Registre lecture lue 1
numéro 2

Registre écriture Ensemble de registres construits

Donnée avec des bistables D
lue 2
Donnée à écrire

Écrire
(Contrôle de l’écriture)

29/08/2012 15:45 Imed abdesslem 26

 Banc de registres

29/08/2012 15:45 Imed abdesslem 27

 Banc de registres

29/08/2012 15:45 Imed abdesslem 28

 Banc de registres

29/08/2012 15:45 Imed abdesslem 29

 Banc de registres

29/08/2012 15:45 Imed abdesslem 30

 Conclusions

Logique combinatoire
• État des sorties dépend à chaque instant uniquement de l’état des
entrées
• Exemple : additionneur binaire

Logique séquentielle
• État des sorties dépend à chaque instant: état présent des entrées et des
états précédents des entrées (nécessité d’une mémoire).
• Deux types synchrones et asynchrones

• Exemple : ouvre porte d’un garage.

29/08/2012 15:45 Imed abdesslem 31