Memorias PDF

Memorias de
Semiconductor
Departamento de Electrónica
Curso 2005/06
Índice
Introducción
El chip de memoria
Clasificación de las memorias de semiconductor
Cronogramas de acceso
Estructura interna de una memoria
Memorias RAM estáticas y dinámicas
Memorias ROM, PROM y EPROM
Memorias Flash
Memorias serie
Expansión de memorias
Mapas de memoria
Introducción a los Sistemas Electrónicos Digitales 2

Introducción: Concepto
Concepto: Elemento de un sistema digital que almacena

información binaria en grandes cantidades (datos o
instrucciones).
Puede verse como un conjunto de m registros de
almacenamiento (palabras) de n bits.
Dn-1 Dn-2 D1 D0
Palabra 0
Palabra 1
Palabra m-1

Introducción: Capacidad
Capacidad de la memoria: Viene determinada por el número

de palabras que es capaz de almacenar (m) y el tamaño de
cada palabra (n), en el formato mxn.
Ejemplos: Memoria de 128x1 bits
Memoria de 512x8 bits (o 512 bytes)

Memoria de 1024x16 bits (o 1Kx16 bits)
Memoria de 64Mbytes
Introducción: Buses (I)
Acceso a la memoria: Requiere indicar sobre qué palabra se

desea operar, el tipo de operación, y disponer de un canal
para el flujo de datos ⇒ 3 buses distintos
Bus de direcciones
A[M-1:0] Bus de datos

M
MEMORIA D[n-1:0]
Bus de control n
R/W, CS,
OE

Introducción: Buses (II)
Bus de direcciones: M líneas de entrada (siendo 2M=m) para

seleccionar la palabra.
Bus de datos: n líneas, una por cada bit de la palabra,
bidireccionales, salvo que la memoria sea de sólo lectura.
Bus de control: Líneas auxiliares para llevar a cabo la
operación de lectura o escritura en la memoria.
R/W: Tipo de operación: lectura o escritura.
CS: Señal de habilitación del chip.
OE: Señal de habilitación de salida.
Introducción: Escritura
Operación de escritura:
Se sitúa en el bus de direcciones la posición donde se quiere escribir.
Se introduce el dato por el bus de datos.
Se aplica la orden de escritura mediante las líneas de control.
Registro de Registro de
dirección datos
101 Matriz de memoria 10001101
organizada en bytes
0 1 1 0 0 0 0 1 0
1 1 0 1 0 0 0 1 1
Decodificador
2 0 1 0 0 1 0 1 0
3 1 1 0 0 0 0 0 1
4 1 1 1 0 1 0 0 0
5 1 0 0 0 1 1 0 1
Bus de 6 0 1 1 1 0 0 1 0 Bus de datos
direcciones 7 1 0 0 0 0 0 0 0
Escritura

Introducción: Lectura
Operación de lectura:
Se sitúa en el bus de direcciones la posición de donde se quiere leer.
Se aplica la orden de lectura.
En el bus de datos se dispone de la información almacenada.
Registro de Registro de
dirección datos
011 Matriz de memoria 11000001
organizada en bytes
0 1 1 0 0 0 0 1 0
1 1 0 1 0 0 0 1 1
Decodificador
2 0 1 0 0 1 0 1 0
3 1 1 0 0 0 0 0 1
4 1 1 1 0 1 0 0 0
5 1 0 0 0 1 1 0 1
Bus de 6 0 1 1 1 0 0 1 0 Bus de datos
direcciones 7 1 0 0 0 0 0 0 0
Lectura

Introducción: Características
Capacidad de la memoria: Cantidad de información que se

puede almacenar, expresada de la forma mxn.
Volatilidad: Permanencia de la información almacenada en

ausencia de alimentación.
Cronogramas de acceso: Diagrama temporal de activación

de las señales para realizar una correcta operación en la
memoria.

El chip de memoria: Terminales de una memoria
Vcc GND
A0 D0
A1 D1
Bus de MEMORIA Bus de

direcciones datos
AM-2 Dn-2
AM-1 Dn-1
CS
R/W
OE

El chip de memoria: Control del chip
Interior del chip Exterior
Circuito de lectura
Terminal
Circuito de escritura de datos
Di
CS
OE
R/W CS R/W OE Buf. entrada Buf. salida Estado
L L X On Triestate Escritura
L H L Triestate On Lectura
H L H Triestate Triestate Bloqueada
H X X Triestate Triestate Bloqueada

Clasificación de las memorias de semiconductor
Memorias de Memorias de
acceso aleatorio desplazamiento
Volátiles No volátiles Registros de Dispositivos de

(RAM) desplazamiento acoplo de carga
ROM
Estáticas
PROM
EPROM
Dinámicas
EEPROM •Memorias de Acc. Secuencial
FLASH
•Memorias Asociativas
NVRAM
PLD’s

Clasificación de las memorias: RAM
Tipos de memorias RAM

Memoria
de acceso
aleatorio
(RAM)
RAM
RAM dinámica
Estática
(DRAM)
(SRAM)
SRAM DRAM DRAM EDO DRAM

SRAM DRAM
de ráfaga Con modo salida datos en ráfaga
asíncrona síncrona
síncrona página rápido extendida (BEDO
(ASRAM) (SDRAM)
(SB SRAM) (FPM DRAM) (EDO DRAM) DRAM)

Se clasifican en:
Memorias estáticas (SRAM):
El elemento de almacenamiento en un flip-flop.
Almacena datos de forma indefinida siempre que exista alimentación.
Ventajas: Alta velocidad de acceso y bajo consumo.
Inconveniente: Poca capacidad.
Memorias dinámicas (DRAM):
El elemento de almacenamiento en un condensador.
Es necesario recargar los condensadores, en caso contrario se pierde la
información. Este proceso se denomina refresco. Requiere un CI adicional.
Ventajas: Integración grande y bajo precio.
Inconveniente: Necesidad de refresco.

Memorias SRAM: Más rápida que la Celdas de

DRAM. Menor almacenamiento
SRAM asíncrona: capacidad que la

DRAM. Se emplea a
mediante flip-flop
menudo como
Su funcionamiento no está sincronizado con memoria caché
el reloj del sistema. SRAM
SRAM síncrona de ráfaga: SRAM

asíncrona
SRAM
síncrona de
Está sincronizada con la señal de reloj del No sincronizada
con reloj del
ráfagas
sistema para operar más rápidamente. sistema
Sincronizada con
reloj del sistema
Las señales (direcciones, datos, control) se
capturan en unos registros internos
sincronizados con la señal de reloj.
Existen dos subtipos: de flujo directo (sin
registro en líneas de datos) y con pipeline
(Con registro en las líneas de datos).
Modo ráfaga: permite leer hasta 4 posiciones
de memoria consecutivas.

Memorias DRAM:
FPM DRAM (Fast Page Mode): Más lenta que la
SRAM. Mayor
Celdas de
almacenamiento
Se basa en la mayor probabilidad que existe de acceder capacidad que la mediante
a posiciones consecutivas. SRAM. Se emplea condensador. Debe
como memoria refrescarse
La dirección de fila se fija, y se incrementa la de principal
columna.
El acceso es más rápido que en modo aleatorio puro. DRAM
EDO DRAM (Extended Data Output): FPM DRAM SDRAM

Similar a la FPM DRAM. Modo página Síncrona
rápido
Permite acceder a la siguiente columna antes de que el Asíncrona
sistema externo acepte los datos válidos actuales.
BEDO DRAM (Burst Extended Data Output): EDO DRAM
Salida de datos
Acceso en modo ráfaga. extendida
Genera internamente direcciones consecutivas. Asíncrona
SDRAM (Synchronous): BEDO DRAM

Sincronizada con la señal de reloj. EDO de ráfagas
Asíncrona
Permite que el microprocesador realice otras tareas
mientras que la memoria está lista.
Clasificación de las memorias: ROM
Tipos de memorias ROM
ROM
Memoria
de sólo
lectura
PROM
PROM
ROM Borrable
ROM Borrable
programable mediante luz
de máscara eléctricamente
(PROM) ultravioleta
(EEPROM)
(UV EPROM)

Clasificación de las memorias: ROM
ROM de máscara:
Se graba en el momento de fabricarla.
Bajo precio para grandes series.
La célula de memoria es un transistor.
PROM (Programmable):
Programable en el laboratorio.
No se puede reprogramar.
EPROM (Erasable Programmable):
PROM en la que se puede borrar su contenido y volver a programarla.
Existen dos tipos:
UV EPROM (Ultra Violet EPROM): Hay que extraerlas del circuito final para borrarlas y
reprogramarlas.
EEPROM (Electrically EPROM): Se pueden programar eléctricamente, incluso en el
mismo circuito final.

Cronogramas de acceso: notación
Notación:
Señal compuesta por varia líneas
Alta impedancia
Estado de alta impedancia
Valor de la señal irrelevante
Representación del ‘0’ y ‘1’ lógicos 0 1 0
Instante de cambio no determinado

Cronogramas de acceso: lectura
Tiempo de acceso: tiempo mínimo desde que se inicia la lectura hasta
que el dato está en los terminales.
Tiempo de ciclo de lectura: tiempo mínimo entre dos inicios de lectura.
Tiempo acceso ≈ Tiempo de ciclo lectura
Tiempo de ciclo de lectura
Bus direcciones Dirección salida
CPU Entrada CS
Entrada R/W
Tiempo de acceso
Memoria Bus Datos Dato válido

Cronogramas de acceso: escritura
Tiempo de ciclo de escritura: tiempo mínimo desde inicio de operación
hasta que el dato se almacena.
Tiempo de ciclo de escritura (tWC)
Bus direcciones Dirección válida
Entrada CS
tAW tW tWR
CPU
Entrada R/W
Bus Datos Dato válido
tWC Tiempo del ciclo de escritura

tW Tiempo del pulso de escritura tDW tDH
tDW Tiempo de escritura (set-up)
tDH Tiempo de mantenimiento (hold)
tAW Tiempo de establecimiento de la dirección
tWR Tiempo de liberación de escritura

Elementos: Opcionalmente:
Matriz de células básicas Lógica de selección
Organización por filas y columnas Circuitos adicionales que conectados al
Facilita el diseño con muchas células bus de direcciones permiten seleccionar
(activar) otros chips a través de CS
Decodificadores de filas y columnas
Permiten la selección de una posición Terminales de E/S
A veces se usan multiplexores Usan buffers bidireccionales triestado
Circuitos de lectura/escritura Permiten reducir el número de
Por donde salen/entran los datos terminales
Estado de alta impedancia si el chip no
Buffers de entrada y de salida
está activado (CS)

RAM 64Kx1 DI
(CY7C187)
INPUT BUFFER
A12
ROW DECODER
SENSE AMPS
A13
A14
A15 256x256
A0 ARRAY DO
A1
A2
A3
CE
POWER
COLUMNDECODER DOWN
WE
A10
A4
A5
A8
A11
A6
A7
A9

RAM 256Kx4
(CY7C106B)
INPUT BUFFER
A1
ROW DECODER
A2 I/O3
SENSE AMPS
A3
A4 I/O2
A5 512 x 512 x 4
A6 ARRAY
A7 I/O1
A8
A9 I/O0
POWER
COLUMN DOWN
DECODER CE
WE
A 10
A 12
A 13
A 14
A 15
A 16
A 17
A0
A 11
OE
RAM 2Kx8
(CY7C128A)
I/O0
INPUTBUFFER
I/O1
A10
A9
ROW DECODER
I/O2
A8
SENSE AMPS
A7 I/O3
128x16x8
A6 ARRAY
A5 I/O4
A4 I/O5
CE I/O6
POWER
WE COLUMN
DOWN
DECODER
OE I/O7
A3 A2 A1 A0
Memorias RAM: estáticas
La celda básica de almacenamiento es un biestable.

Mantiene la información mientras exista alimentación.
La celda se selecciona con un nivel alto.
Los terminales de datos son tanto de entrada como de salida.
Selección de bit
+Vcc
Dato Dato
s s

Ejemplo de estructura de Selección de fila 0
celdas 4xn.
Selección de fila 1
Las celdas de la misma fila

Selección de fila 2
comparten la línea de
selección.
La señal R/W indica el Selección de fila n
sentido de la operación.
R/W Buffers de entrada/salida de datos y control
Bit 0 Bit 1 Bit 2 Bit 3




Ejemplo de estructura de SRAM síncrona de ráfaga

SRAM síncrona de ráfaga





Memorias RAM: dinámicas
La celda básica de almacenamiento es un condensador.

La información se pierde debido a fugas de corriente.
El transistor actúa de interruptor.
Muy alto nivel de integración

Columna (línea de bit)
Fila

Ejemplo de escritura de un ‘1’ y un ‘0’ en la celda

Ejemplo de lectura de un ‘1’ y refresco de un ‘1’ en la celda

Estructura de
una memoria
DRAM.
Las líneas de
direcciones van
multiplexadas.
RAS: validación de
dirección de fila.
CAS: validación de
dirección de columna.
Ciclos de lectura,
escritura, modo
página y refresco.

Memorias RAM: dinámicas. Ciclos
Ciclo de lectura
1 ciclo de lectura
Direcciones Dirección de fila Dirección de columna
RAS
CAS
R/W
Dout Datos válidos

Ciclo de escritura
1 ciclo de escritura
Direcciones Dirección de fila Dirección de columna
RAS
CAS
R/W
Din Datos válidos

Ciclo del modo página
RAS
CAS
R/W
Dirección Dirección Dirección Dirección Dirección

Direcciones
fila columna 1 columna 2 columna 3 columna 4
Dato Dato Dato Dato

DOUT
válido válido válido válido

Memorias RAM: dinámicas. Refresco
Típicamente hay que refrescar cada 8-16 ms.

Una operación de lectura refresca automáticamente toda la fila
seleccionada
Refresco a ráfagas: Todas las filas se refrescan en cada
periodo de refresco.
Refresco distribuido: Cada fila se refresca a intervalos
entremezclados con los ciclos de lectura y escritura.
Ejemplo: Si hay 1024 filas y el ciclo de refresco es de 8 ms, hay que
refrescar una fila cada 7,8 μs.

Refresco a ráfagas y distribuido:
2 ms
0 1 2 253 254 255 0
Ciclo de refresco Tiempo disponible para R/W
Refresco
0 1 2 3 254 255 0
Tiempos disponibles para R/W

Tipos de refresco:
Refresco sólo RAS: Se activa RAS para almacenar la fila,

pero no CAS. Se utiliza un contador externos para
proporcionar las direcciones de fila.
Refresco CAS antes de RAS: CAS se activa primero y a

continuación RAS. Se habilita un contador interno que genera
la dirección de fila a refrescar.

Factor de calidad de memorias DRAM:
Porcentaje de tiempo que se dedica a la operación de refresco. Mejor
cuanto más bajo.
N º ciclos _ de _ refresco _ en _ un _ periodo _ de _ refresco
Factor _ calidad = × 100
N º ciclos _ de _ memoria _ totales _ en _ un _ periodo _ de _ refresco
Ejemplo:
Periodo de refresco: 2 ms
DRAM de 256 filas
Ciclo de memoria: 200 ns
256
Factor _ calidad = ×100 = 2,56%
2 ×10 −3 / 200 × 10 −9

Memorias ROM (de máscara)
Programada en el momento de fabricación.
Costes fijos elevados.
Normalmente se emplea en grandes tiradas.
La célula de memoria es un transistor.

La presencia o ausencia de conexión en la base representa un ‘1’ o
‘0’, respectivamente. Columna Columna
Fila Fila
+VDD +VDD

Ejemplo de esquema
de ROM de 16x8 bits

Ejemplo estructura de
una ROM de 256x4 bits A0
32
A1 Decodific. Matriz de memoria
Dirección líneas
A2 de filas a 1
de fila de
A3 32 32 x 32
A4 filas
A5
Dirección Decodificadores de columnas (4
A6
de columna decodificadores 1 a 8) y circuitos de E/S
A7
Habilitación E0
de chip E1
Buffers
de salida
O3 O1 O2 O0
Memorias PROM
Programmable Read Only Memory

Las programa el usuario, ya que salen de fábrica con
todos los bits a ‘1’.
Se basan en fusibles que se funden en el proceso de
programación.
La programación de un ‘0’ (fundir un fusible aplicando la
corriente necesaria) es irreversible.
Los fusibles pueden ser de metal, silicio y uniones pn.

Memorias PROM
Ejemplo de matriz
PROM

Memorias EPROM
Erasable Programmable Read Only Memory

Son programadas por el usuario
Se puede volver a programar borrando previamente su

contenido de dos formas:
Por luz ultravioleta ⇒ UV EPROM (Ultraviolet EPROM)
Eléctricamente ⇒ EEPROM (Electrically EPROM)
La celda tiene la puerta aislada y puede almacenar una
carga eléctrica por tiempo indefinido.
El borrado consiste en eliminar dicha carga.
Memorias EPROM
UV EPROM:
Tiene una ventana de cuarzo en el encapsulado.
Exponiéndola a luz ultravioleta durante unos minutos se elimina
la carga de las puertas de los transistores.
Con el paso del tiempo la luz ambiente puede borrarla.
Necesario extraerla del circuito para borrarla y reprogramarla.
EEPROM:
Se borran mediante impulsos eléctricos.
Se pueden reprogramar en el propio circuito final.

Memorias EPROM
Ejemplo de una UV EPROM: 27C16B, 2Kbytes

Para leer OE y CE/PGM deben estar a nivel bajo
Para programar:
Vpp a un valor alto de tensión A0 0
A1 O0
OE a nivel alto A2 O1
A3 O2
Se coloca el dato a programar en bits datos A4 O3
Se selecciona dirección a programar A5 0
A2047 O4
A6 O5
Se aplica un pulso a nivel alto en CE/PGM A7 O6
A8 O7
A9
A10 10
CE/PMG
& Vcc = +5V
EN VPP= +5V
OE Vss= Gnd
Memorias EPROM
Cronograma de programación de una EPROM

Programación
A0-A10 Dirección n n+1
th(A)
OE tS(A)
th(E)
tS(E)
th(D)
tS(VPP)
CE/PGM
tS(D)
VPP
O0-O7 Dato a programar

Memorias EPROM

Memorias EPROM

Memorias EPROM

Memorias EPROM

Memorias Flash: Descripción
Son memorias de lectura/escritura, de alta densidad, no volátiles.
Se emplean en los pen drive, entre otras aplicaciones.
Celda de memoria: transistor con puerta de control y puerta flotante
La puerta flotante almacena carga si se aplica tensión en la puerta de control
Cuando hay carga almacena un ‘0’. Sin carga almacena un ‘1’.
Después de un borrado todas las celdas están a ‘1’.
Puerta de Drenador
control
Fuente
Muchos e- = almacena un ‘0’ Pocos e- = almacena un ‘1’

Memorias Flash: Operaciones
Escritura en una celda

Se aplica tensión positiva alta a la puerta de control.
Esto atrae por la fuente y se almacenan en la puerta flotante.
La carga se mantiene durante unos 100 años.
Puerta +VD +VD
flotante
+VPROG
0V
Para almacenar un ‘1’ no se
añaden cargas

Lectura de una celda

Se aplica tensión positiva a la puerta de control.
Si hay un ‘0’ (puerta cargada) esta tensión no es suficiente para
hacerlo conducir.
Si hay almacenado un ‘1’ (carga baja) esta tensión es suficiente
para hacerlo conducir. +V +V
D D
+VREAD
+VRead I
0V 0V

Las memorias Flash siempre se borran antes de volver a

ser programadas
Borrado de una celda
Se aplica una tensión positiva a la fuente respecto de la puerta
de control.
La carga almacenada se elimina.
0V
+VERASE

Memorias Flash: Matriz básica
Sólo se accede a una línea en
+V +V
cada acceso
Carga activa
Si el transistor tiene un ‘1’,
Comparador
conduce y la corriente provoca Referencia
caída de tensión en la carga Línea de bit
activa Selección
fila 0 Línea de bit
La tensión se compara con una
de referencia.
Selección
fila 1
Selección
fila n
Selección Selección
columna 0 columna m
Memorias Flash: Comparación
Tabla comparativa de las memorias Flash respecto a RAM Y ROM
Tipo memoria Volátil Alta densidad Celda de un solo Reescribible en

transistor sma. final
Flash No Si Si Si
SRAM Si No No Si
DRAM Si Si Si Si
ROM No Si Si No
EPROM No Si Si No
EEPROM No No No Si

Memorias serie
Las memorias descritas hasta el momento permiten acceder
simultáneamente a todos los bits de cada palabra ⇒ Memoria paralelo.
Esta configuración necesita de una gran número de terminales, tanto de
direcciones, como de datos.
Una alternativa a las memorias paralelo son las memorias serie, tanto
para enviar la dirección a la que se apunta en la memoria como para
recibir los datos almacenados en la misma.
Este tipo de memorias utilizan protocolos de comunicación serie
síncronos ya estandarizados (buses serie).

Memorias serie
Existen principalmente 4 tipos de buses serie:
Bus I2C (Serial Communication Interface), de Valvo/Philips
Microwire y Microwire plus, de National Semiconductor Corporation
Bus SPI (Serial Peripheral Interface), de Motorola
Bus SCI (Inter IC-Bus ), o UART (Universal Asynchronous Receiver Transmitter)
Asíncronos Síncronos
3 hilos 2 hilos
SCI Microwire SPI I2C

Memorias serie: EEPROM serie I2C
Ejemplo: Memoria EEPROM Serie I2C 16 Kb (24LC16B)

Diagrama de bloques Terminales
Vcc Vss
SDA
EEPROM
SCL Serie
I2C
WP
I2C no es exclusivo para memorias.
Se usa en chips/ dispositivos
destinados a sistemas empotradosSDA: Serial Address/Data
industriales: SCL: Serial Clock
WP: Write Protect input
Relojes, Sensores de Tª, etc Vcc: Alimentación
Vss: Masa

Cronograma de transferencia de datos en el bus serie
A ⇒ Bus no ocupado
B ⇒ Inicio transferencia
C ⇒ Fin de transferencia
D ⇒ Dirección o dato válido

Byte de control
Se envía un primer byte de control donde se indica:
Código de control: siempre 1010
Chip/bloque que se selecciona (de 0 a 7 – de 0 a 3 )
Tipo operación (R ó W)
Byte de control

Operación de escritura
Escritura de un byte
Escritura de una página (hasta 16 bytes)

Operación de lectura
Lectura de un byte aleatorio
Lectura de una página






A partir de chips de memoria se puede ampliar:

El número de bits por palabra
Memoria de 1Kx8
A[9:0] D[3:0] A[9:0] D[7:0]

Memoria Memoria Memoria
1Kx4 1Kx4 1Kx4


El número de palabras
Memoria
de 2Kx4
Memoria
A[9:0] D[3:0]
1Kx4
A[10:0] D[3:0]
Memoria
1Kx4
Memoria
1Kx4


El número de bits por palabra y el número de palabras
Memoria de 2Kx8
Memoria Memoria
1Kx4 1Kx4
A[9:0] D[3:0] A[10:0] D[7:0]
Memoria
1Kx4
Memoria Memoria
1Kx4 1Kx4

Expansión de memorias: longitud de palabra
Memoria de 1Kx12 con

memorias de 1Kx4

Expansión de memorias: número de palabras
Memoria de 2Kx4 con

memorias de 1Kx4

Expansión de memorias: número de palabras
Memoria de 20Kx8 con

memorias de 4Kx8

Expansión de memorias: número y longitud
Memoria de 4Kx8 con

memorias de 1Kx4



Memorias PDF

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Memorias PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

Memorias de

 Clasificación de las memorias de semiconductor

 Estructura interna de una memoria

 Memorias RAM estáticas y dinámicas

 Memorias ROM, PROM y EPROM

Introducción a los Sistemas Electrónicos Digitales 2

 Concepto: Elemento de un sistema digital que almacena

Introducción a los Sistemas Electrónicos Digitales 3

 Capacidad de la memoria: Viene determinada por el número

Memoria de 512x8 bits (o 512 bytes)

 Acceso a la memoria: Requiere indicar sobre qué palabra se

A[M-1:0] Bus de datos

Introducción a los Sistemas Electrónicos Digitales 5

 Bus de direcciones: M líneas de entrada (siendo 2M=m) para

Introducción a los Sistemas Electrónicos Digitales 7

Introducción a los Sistemas Electrónicos Digitales 8

 Capacidad de la memoria: Cantidad de información que se

 Volatilidad: Permanencia de la información almacenada en

 Cronogramas de acceso: Diagrama temporal de activación

Introducción a los Sistemas Electrónicos Digitales 9

Bus de MEMORIA Bus de

Introducción a los Sistemas Electrónicos Digitales 10

R/W CS R/W OE Buf. entrada Buf. salida Estado

H L H Triestate Triestate Bloqueada

H X X Triestate Triestate Bloqueada

Introducción a los Sistemas Electrónicos Digitales 11

Volátiles No volátiles Registros de Dispositivos de

Introducción a los Sistemas Electrónicos Digitales 12

 Tipos de memorias RAM

SRAM DRAM DRAM EDO DRAM

Introducción a los Sistemas Electrónicos Digitales 13

Introducción a los Sistemas Electrónicos Digitales 14

 Memorias SRAM: Más rápida que la Celdas de

 SRAM asíncrona: capacidad que la

 SRAM síncrona de ráfaga: SRAM

Introducción a los Sistemas Electrónicos Digitales 15

 EDO DRAM (Extended Data Output): FPM DRAM SDRAM

 SDRAM (Synchronous): BEDO DRAM

 Tipos de memorias ROM

Introducción a los Sistemas Electrónicos Digitales 17

Introducción a los Sistemas Electrónicos Digitales 18

 Valor de la señal irrelevante

 Representación del ‘0’ y ‘1’ lógicos 0 1 0

 Instante de cambio no determinado

Introducción a los Sistemas Electrónicos Digitales 19

Bus direcciones Dirección salida

Memoria Bus Datos Dato válido

Introducción a los Sistemas Electrónicos Digitales 20

Bus direcciones Dirección válida

Bus Datos Dato válido

tWC Tiempo del ciclo de escritura

Introducción a los Sistemas Electrónicos Digitales 21

Introducción a los Sistemas Electrónicos Digitales 22

Introducción a los Sistemas Electrónicos Digitales 23

 La celda básica de almacenamiento es un biestable.

Introducción a los Sistemas Electrónicos Digitales 26

 Las celdas de la misma fila

Bit 0 Bit 1 Bit 2 Bit 3

Introducción a los Sistemas Electrónicos Digitales 27

Introducción a los Sistemas Electrónicos Digitales 28

Introducción a los Sistemas Electrónicos Digitales 29

Introducción a los Sistemas Electrónicos Digitales 30

Introducción a los Sistemas Electrónicos Digitales 31

Clasificación de las memorias de semiconductor

Estructura interna de una memoria

Memorias RAM estáticas y dinámicas

Memorias ROM, PROM y EPROM

Concepto: Elemento de un sistema digital que almacena

Capacidad de la memoria: Viene determinada por el número

Acceso a la memoria: Requiere indicar sobre qué palabra se

Bus de direcciones: M líneas de entrada (siendo 2M=m) para

Capacidad de la memoria: Cantidad de información que se

Volatilidad: Permanencia de la información almacenada en

Cronogramas de acceso: Diagrama temporal de activación

Tipos de memorias RAM

Memorias SRAM: Más rápida que la Celdas de

SRAM asíncrona: capacidad que la

SRAM síncrona de ráfaga: SRAM

EDO DRAM (Extended Data Output): FPM DRAM SDRAM

SDRAM (Synchronous): BEDO DRAM

Tipos de memorias ROM

Valor de la señal irrelevante

Representación del ‘0’ y ‘1’ lógicos 0 1 0

Instante de cambio no determinado

La celda básica de almacenamiento es un biestable.

Las celdas de la misma fila

La celda básica de almacenamiento es un condensador.

El transistor actúa de interruptor.

Muy alto nivel de integración

Ejemplo de escritura de un ‘1’ y un ‘0’ en la celda

Ejemplo de lectura de un ‘1’ y refresco de un ‘1’ en la celda

Ciclo del modo página

Típicamente hay que refrescar cada 8-16 ms.

Refresco sólo RAS: Se activa RAS para almacenar la fila,

Refresco CAS antes de RAS: CAS se activa primero y a

Programada en el momento de fabricación.

Costes fijos elevados.

Normalmente se emplea en grandes tiradas.

La célula de memoria es un transistor.

Se puede volver a programar borrando previamente su

Ejemplo de una UV EPROM: 27C16B, 2Kbytes

Cronograma de programación de una EPROM

Escritura en una celda

Lectura de una celda

Las memorias Flash siempre se borran antes de volver a