Anda di halaman 1dari 4

Escuela de Ingeniería Eléctrica

Ejercicios 2da prueba asignatura: “Sistemas Digitales”


Prof. Héctor Vargas O.

GUÍA DE EJERCICIOS:

Funciones Combinacionales

1. ¿Cuál es la lógica de decodificación para cada uno de los siguientes códigos, si se


requiere una salida activa a nivel ALTO (1)?

a. 1101 e. 101010
b. 1000 f. 111110
c. 11011 g. 000101
d. 11100 h. 1110110

2. Se aplican las formas de onda mostradas en la figura a las entradas de un


comparador de magnitud. Determinar la señal de salida ( A = B ).

3. Implementar la función lógica especificada en la tabla siguiente utilizando un


multiplexor/selector de datos de 8 entradas 74HC151. Comparar este método con la
implementación discreta con puertas lógicas.

Entradas Salida
A2 A1 A0 Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0

74HC151

4. Utilizar el mismo multiplexor 74HC151 para implementar la siguiente expresión


lógica Y = A2 A1 A0 + A2 A1 A0 + A2 A1 A0
Escuela de Ingeniería Eléctrica
Ejercicios 2da prueba asignatura: “Sistemas Digitales”
Prof. Héctor Vargas O.

5. Si se aplican las formas de onda de entrada a la lógica de decodificación de la


figura, dibujar las formas de onda de salida en función de dichas entradas.

6. Un decodificador/excitador de 7-segmentos controla el display de la figura. Si se


aplican las formas de onda de entrada que se muestran, determinar la secuencia de
dígitos que aparece en el display.

Latches, Flip-flops y Temporizadores

1. Determinar las salidas Q y Q de un latch S-R con entrada de habilitación para las
entradas de la figura mostrada. Dibujarlas en función de la entrada de habilitación.
Suponer que, inicialmente, Q está a nivel BAJO.

2. Para un flip-flop J-K disparado por flanco positivo cuyas entradas son las que se
muestran en la figura siguiente, determinar la salida Q en función del reloj. Suponer
que, inicialmente, Q está a nivel BAJO.
Escuela de Ingeniería Eléctrica
Ejercicios 2da prueba asignatura: “Sistemas Digitales”
Prof. Héctor Vargas O.

3. En un latch D con entrada de habilitación, se observan en sus entradas las formas de


onda de la figura siguiente. Dibujar el diagrama de tiempos, mostrando la forma de
onda de salida que esperaríamos observar en Q si el latch se encuentra inicialmente
en estado RESET.

4. Determinar la salida Q en función del reloj si las señales que se encuentran en la


figura se aplican a las entradas de un flip-flop J-K. Suponer que Q se encuentra
inicialmente a nivel BAJO.

5. Obtenga las formas de onda de los estados internos y las salidas 𝑍𝑍1 y 𝑍𝑍2 (justifique
las transiciones). Suponga que el sistema parte del estado inicial (𝑄𝑄1 , 𝑄𝑄2 ) = (0, 0).
Escuela de Ingeniería Eléctrica
Ejercicios 2da prueba asignatura: “Sistemas Digitales”
Prof. Héctor Vargas O.

6. Determinar la anchura del impulso de un monoestable 74121, si la resistencia


externa es de 3.3 kΩ y el condensador externo vale 2000 pF.

7. Determinar los valores de las resistencias externas de un temporizador 555 utilizado


como multivibrador aestable con frecuencia de salida 20 kHz, si el condensador C
vale 0.002 µF y el ciclo de trabajo es de 75% aproximadamente.

Ejercicios nuevos:

8. Una llamada de teléfono puede dirigirse a cuatro secretarias. (Nunca hay más de una
llamada simultáneamente). La recepcionista distribuirá las llamadas según el
siguiente criterio:
• Si la llamada procede de empresas de alimentación o de ropa, se pasa a la
secretaria número 4.
• Si procede de una empresa de venta de computadores, o de un banco, se pasará a
la secretaria número 3.
• Si se trata de una llamada procedente de una empresa de viajes o del aeropuerto,
deberá sonar el teléfono de la secretaria número 2.
• En cualquier otro caso, se enviará a la secretaria número 1.

Diseñe un circuito que indique el número de la secretaria que deberá recibir la llamada,
utilizando un único codificador 8:3, una NOR de dos entradas y una NOR de 6 entradas.

9. Para el circuito de la figura, dibuje la forma de onda de la salida y los estados


internos para las secuencias que se muestran. Suponga que el sistema parte del
estado (q1 , q2 , q3 ) = (0,0,0) .

Anda mungkin juga menyukai