CPU.
5. ¿Qué parámetros de sincronización de la RAM determinan su velocidad de
operación?
(b) Dibuje el símbolo lógico para un MCM6249, una RAM estática tipo CMOS
organizada como memoria de 1M X 4 con E/S común, señal de habilitación
de chip activa en BAJO y señal de habilitación de salida activa en BAJO.
12-24. Cierta RAM estática tiene los siguientes parámetros de sincronización (nano-segundos):
tRC = 100 tACC = 100 tCO= 70
tOD = 30 twc =100 tAS = 20
tAH =no se proporciona tw =40 tos= 10
tOH = 20
(a) ¿Cuánto tiempo después de que se estabilicen las líneas de dirección
aparecerán datos válidos en las salidas, durante un ciclo de lectura?
tACC = 100ns
(b) ¿Cuánto tiempo permanecerán válidos los datos después de que CS regrese
al nivel ALTO
tOD = 30ns
(e) ¿Cuál es el mínimo de tiempo que deben permanecer válidos los datos de
entrada para que ocurra una operación de escritura confiable?
tDS+tDS=30ns
12-25. Dibuje el símbolo lógico para el TMS4256, un chip de DRAM de 256K Xl.
12-28. Consulte las señales en la figura 12-30. Describa lo que ocurre en cada uno de
los puntos de tiempo etiquetados.
• t0: el nivel BAJO en MUX coloca las direcciones de fila en las entradas de la
DRAM.
• t1: la NGT en RAS carga la dirección de fila en la DRAM.
• t2: MUX cambia a ALTO para colocar la dirección de columna en las
entradas de la DRAM.
• t 3: la NGT en CAS carga la dirección de columna en la DRAM.
• t4: los datos que se van a escribir se colocan en la línea DATOS ENT.
• t5: se aplica un pulso a R/W para que cambie a BAJO y se escriban los datos en
la celda seleccionada.
• t6: los datos de entrada se extraen de DATOS ENT.
• t 7: MUX, RAS, CAS y RIW se regresan a sus estados iniciales.
12-31. Estudie el diagrama de bloques funcional de la DRAM TMS44100 en la figura
12-27.
(a) ¿Cuáles son las dimensiones reales del arreglo de celdas de DRAM?
2048 filas
12-32. Muestre cómo combinar dos chips de RAM 6206 (figura 12-20) para producir
un módulo de 32K X 16.
12-33. Muestre cómo conectar dos de los chips de RAM 6264 que se simbolizan en
la figura 12- 23, para producir un módulo de RAM de 16K X 8. El circuito no debe
requerir lógica adicional. Dibuje un mapa de memoria que muestre el intervalo de
direcciones de cada chip de RAM.
12-34. Describa cómo modificar el circuito de la figura 12-37 para que tenga una
capacidad total de 16K x 8. Use el mismo tipo de chips de PROM.
chips de memoria).]