TELKOMNIKA, Vol.13, No.2, April 2018, pp.

125~132
ISSN: 1693-6930, accredited A by DIKTI, Decree No: 58/DIKTI/Kep/2013
DOI: 10.12928/TELKOMNIKA.v13i2.xxxx  281

Ringkasan Artikel (Pengenalan Logika Digital Menggunakan

FPGA)

M Herwindo R F, Arief Setyo Nugroho, Irvan Ashari

Ahmad Dahlan University
Jl. Prof. Dr. Soepomo, janturan, umbulharjo , telp/fax : 0274-563515 ext 3131/0274-564604
e-mail: mherwindo1500022052@webmail.ac.id ariefdulep02@gmail.com
irvan1500022076@webmail.ac.id

Abstract
Makalah ini menjelaskan adaptasi dari karya-karya laboratorium Arsitektur Komputer
yang diberikan di Fakultas Teknik di Luar Negeri Bahasa dari Universitas POLITEHNICA
Bucharest untuk tren baru dalam desain logika digital. Laboratorium diberikan dalam pendekatan
bertahap, dimulai dengan simulasi, dilanjutkan dengan desain breadboard dan finishing dengan
sirkuit yang dibuat di perfboard. Kami sedang mempersiapkan sekarang untuk melengkapi sisi
praktis laboratorium dengan Field-Programmable Gate Array (FPGA) desain, di mana para siswa
akan memahami, mensimulasikan, mensintesis dan mengimplementasikan sirkuit yang sudah
dipelajari dalam pendekatan awal yang digunakan simulasi diikuti oleh desain praktis sirkuit
terpadu.

Keywords: logika digital; pendekatan bertahap; simulasi; sirkuit terpadu digital; FPGA

1. Introduction

1.1. Mengajar desain logika digital

Desain Logika Digital adalah kursus dasar dan bagian pengantar dalam mata pelajaran
lanjutan untuk banyak teknik dan siswa ilmu komputer. Mereka memiliki berbagai macam latar
belakang dan mengajar mereka langsung maju FPGA (Field-Programmable Gate Array) dan EDA
(Electronic Design Automation) dengan pekerjaan rumah Multisim, desain komputer Xilinx ISE
dan simulasi dan verifikasi papan FPGA, seperti yang disarankan dalam [1] dan [2] terlalu sulit.

1.2. Belajar melalui eksperimen

Salah satu masalah pendidikan adalah bahwa teori gagal untuk berorientasi aplikasi dan
ini bisa menjadi ancaman yang mengerikan untuk instruksi teknik. Mengintensifkan kombinasi
buku teks dan rekayasa penggunaan praktis, sehingga dapat meningkatkan efektivitas mengajar,
mengembangkan minat siswa dan meningkatkan mereka kemampuan praktis yang komprehensif
[3]. Perangkat lunak simulasi logika meningkatkan pembelajaran dengan memungkinkan siswa
untuk menonton keadaan logika (tinggi atau rendah) dari setiap input dan output perangkat dan
menjadi lebih baik pemahaman tentang bagaimana setiap komponen di sirkuit bekerja [6].

1.2. Tahapan Bertahap untuk Desain Sirkuit

Unit flip-flop tipe D terhubung secara serial dan mengubah status berturut-turut.

Pada fase ini siswa memverifikasi yang hampir benar berfungsi dari aplikasi. Untuk simulasi,
rangkaian lampu lalu lintas diimplementasikan di Java Breadboard (JBB). Rangkaian ini dibuat
oleh sirkuit terpadu standar, yang didukung oleh a baterai melalui penstabil tegangan dan

Received February 23, 2014; Revised May 29, 2014; Accepted June 12, 2014
282  ISSN: 1693-6930

menunjukkan status menggunakan LED asli. Pada Gambar ditunjukkan papan tempat memotong
roti implementasi rangkaian lampu lalu lintas.

2. FPGA Circuits

Laboratorium desain logika digital klasik yang diberikan di FILS dilengkapi hari ini dengan
beberapa karya laboratorium di mana desain dan simulasi dilakukan pada papan FPGA

2.1. Digilent BASYS2

Dibangun di sekitar Xilinx Spartan-3E Field Programmable Gate Array dan Atmel
AT90USB2 USB controller, Basys2 board menyediakan lengkap, siap digunakan perangkat keras
yang cocok untuk rangkaian hosting mulai dari perangkat logika dasar untuk pengendali
kompleks. Kumpulan besar perangkat I / O on-board dan semua FPGA yang diperlukan Sirkuit
pendukung disertakan, sehingga sejumlah besar desain sirkuit dapat dibuat tanpa perlu yang lain
komponen (Digilent inc., 2007).

Dewan Basys2 dapat menarik daya dan diprogram melalui port USB2 on-board. Digilent
tersedia secara gratis Software Adept berbasis PC secara otomatis mendeteksi board Basys2,
menyediakan antarmuka pemrograman untuk FPGA dan Platform Flash ROM, dan
memungkinkan transfer data pengguna. Dewan Basys2 dirancang untuk bekerja dengan
perangkat lunak ISE WebPack CAD gratis dari Xilinx. WebPack bias digunakan untuk
menentukan sirkuit menggunakan skema atau HDL, untuk mensimulasikan dan mensintesis
sirkuit, dan untuk membuat pemrograman file. VHDL diperkenalkan dengan tujuan untuk
memberikan spesifikasi desain rinci dari rangkaian digital.

2.2. ISE WebPack

Salah satu fitur penting dari simulasi adalah bukti konsep teoretis. Para siswa dapat
memverifikasi dengan simulasi undang-undang Boolean, seperti Hukum de Morgan atau
kesetaraan sirkuit menggunakan waktu ini kerangka FPGA. Kami menggunakan perangkat lunak
desain ISE® WebPACK ™, solusi desain FPGA front-to-back berfitur lengkap. Ini adalah solusi
untuk desain FPGA dan CPLD yang menawarkan sintesis dan simulasi, implementasi,
pemasangan perangkat, dan pemrograman JTAG HDL. ISE WebPACK memberikan aliran
desain yang lengkap dan front-to-back menyediakan akses cepat ke fitur dan fungsionalitas ISE
tanpa biaya.

3. Digital Logic Introduction menggunakan FPGA Circuits

Kami akan menyajikan dalam bab ini implementasi praktis pada FPGA dari dua sirkuit,
gerbang XOR dibuat menggunakan 4 gerbang NAND dan rangkaian sequential lampu lalu
lintas dibuat menggunakan D-type flip-flop yang kami ikuti belajar secara bertahap di Bab 2.

3.1. XOR dengan 4 gerbang NAND

Sirkuit pertama adalah fungsi XOR yang dibuat dengan 4 gerbang NAND (Even &
Medina, 2012), seperti pada Gambar. 6. Port A dan B untuk sinyal IN dan port Y untuk sinyal
OUT. Sirkuit digambar dalam ISE WebPack Schematics.

TELKOMNIKA Vol. 13, No. 2, June 2015 : 125 – 132

TELKOMNIKA ISSN: 1693-6930  283

Rangkaian ini dikodekan dalam VHDL dan program dijalankan. Pada Gambar ditunjukkan grafik
bentuk gelombang sinyal. Perhatikan bahwa bentuk gelombang output sesuai dengan tabel
kebenaran fungsi XOR.

3.2. Sirkuit lampu lalu lintas pada FPGA

Sirkuit kedua adalah simulasi lampu lalu lintas sederhana yang dibuat dengan D jenis flip-
flop (Wang & all, 2013) dan itu ditunjukkan pada Gambar. 8. Sirkuit memiliki 2 input, SW dan CLK,
dan 3 output sesuai dengan 3 LED, bernama LED1, LED2 dan LED3. Masukan CLK mengatur
waktu pencahayaan untuk setiap LED. Waktu pencahayaan sama untuk semua LED. Itu
Masukan SW memulai rangkaian. Konfigurasi menggunakan fungsi CMOS D flip-flop, 4013
series.

3.3. Keuntungan dari desain FPGA

Kesalahan dalam perangkat keras menyebabkan biaya remediasi lebih tinggi. Sementara
itu, perangkat lunak pemodelan lebih murah dan lebih mudah memperbaiki. Beberapa
keuntungan dari desain FPGA tercantum di bawah ini:
􀁸 Toleransi kegagalan - kemungkinan untuk membuat kesalahan tanpa merusak peralatan,
membuatnya cocok untuk siswa
􀁸 usabilitas kode - kode dapat digunakan kembali untuk sirkuit yang lebih rumit
􀁸 fleksibilitas - mudah digunakan
􀁸 antarmuka yang mudah dengan periferal
􀁸 ukuran dikurangi
􀁸 simulasi akurat

4. Kesimpulan

Kami disajikan dalam makalah ini beberapa masalah utama dari proses pembelajaran
FPGA secara umum dan beberapa masalah khusus dari lingkungan pengajaran kita pada
khususnya. Ini melanjutkan metode pengajaran bertahap yang diterapkan sekarang dengan
pengenalan sirkuit FPGA dari tahun pertama studi. Kami mengusulkan membawa metodologi
desain modern dalam pengajaran kursus, berdasarkan pengalaman praktis, dari tahun pertama
studi, membuka cakrawala masa depan yang luas pengembangan kepada siswa. Sebagai
strategi aktual untuk menangani masalah saat ini tentu saja FPGA lebih tinggi pendidikan, metode
ini telah membuat pencapaian tertentu baik dalam pengajaran maupun eksperimen.

Title of Paper.. Title of Paper.. (First Author)

284  ISSN: 1693-6930

References

[1] Noga, K. M., & Radwanski, M., (2010). Modern Improvements in the Digital Logic Laboratory.
Technological Developments, in Networking, Education and Automation, Springer
Netherlands, DOI: 10.1007/978-90-481-9151-2_19, pp. 109-114
[2] Wang, G., (2011). Bridging the gap between textbook and real applications: A teaching
methodology in digital electronics education. Computer Applications in Engineering Education,
Volume.19, Issue.2, 2011, ISSN: 10613773, pp.268
[3] Zhao, Y., & He, Y. (2012). Some Key Issues of Teaching Reform about Digital Logic, Services
Computing Conference (APSCC), 2012 IEEE Asia-Pacific Conference, 6-8 Dec. 2012, DOI:
10.1109/APSCC.2012.62, pp.406-409
[4] Sidhu, M. S., (2010). Technology-assisted problem solving for engineering education:
interactive multimedia applications, IGI Global, ISBN 978-1-60566-765-2
[5] Kluge, A., (2007). Experiential learning methods, simulation complexity and their effects on
different target groups. Journal of educational computing research, 36(3), 27.
[6] Wang S., Zhang P., Dai Z., Wang Y., Tao R., & Sun S., (2013). Research and Practice of
Traffic Lights and Traffic Signs Recognition System Based on Multicore of FPGA,
Communications and Network, 2013, 5, pp. 61-64, doi:10.4236/cn.2013.51B014 Published
Online February 2013 (http://www.scirp.org/journal/cn)

TELKOMNIKA Vol. 13, No. 2, June 2015 : 125 – 132

TELKOMNIKA ISSN: 1693-6930  285

Title of Paper.. Title of Paper.. (First Author)