Circuitos Digitales -I

Laboratorio N° 03:
“ SIMPLIFICACIÓN DE CIRCUITOS LÓGICOS”

1. OBJETIVOS

Ø Diseñar, minimizar e implementar circuitos lógicos aplicando los teoremas del

Algebra de Boole y el método de simplificación de los Mapas de Karnaugh.
Ø Simular y comprobar la equivalencia de algunos circuitos lógico con el apoyo del
simulador PROTEUS ISIS.

2. INFORME PREVIO
Investigar y completar los cuadros resumen de la hojas de especificaciones
técnicas de los siguientes circuitos integrados: 74LS00, 74LS02, 74LS04,
74LS08, 74LS10, 74LS11, 74LS32, 74LS86.
Condiciones de operación recomendados:

Símbolo Parámetro Mínimo Nominal Máximo Unidad

VCC Voltaje de suministro

VIH Voltaje de entrada de nivel alto

VIL Voltaje de entrada de nivel bajo

IOH Corriente de salida en nivel alto

IOL Corriente de salida en nivel bajo

TA Temperatura de operación (aire libre)

Características eléctricas:

Símbolo Parámetro Condiciones Mínimo Típico Máximo Unidad

Voltaje de salida VCC=mín, IOH=máx,

VOH
en alto nivel VIL=máx.

VCC=mín, IOL=máx,
Voltaje de salida VIH=mín.
VOL
en bajo nivel
VCC=mín, IOL=4 mA

Nota: valores típicos son con VCC=5V y TA=25°C.

Circuitos Digitales -I

Características de conmutación (a VCC=5V y TA=25°C):

RL=2KΩ

Símbolo Parámetro CL=15pF CL=50pF Unidad

Mínimo Máximo Mínimo Máximo

tPLH Tiempo de retardo de propagación

Salida de BAJO a ALTO nivel.

tPHL Tiempo de retardo de propagación

Salida de ALTO a BAJO nivel.

Observaciones:

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

3. SOFTWARE DE SIMULACIÓN REQUERIDO

3 PROTEUS ISIS v.7.5 SP3

4. INFORMACIÓN TEÓRICA
El alumno deberá revisar la información referente a:
Ø Los postulados y teoremas del algebra de Boole.
Ø Funciones y circuitos lógicos.
Ø Formas canónicas de las funciones lógicas.
Ø Método del mapa de Karnaugh para simplificación de funciones lógicas.
Circuitos Digitales -I

5. DESARROLLO DE LA PRÁCTICA
5.1 Minimización de circuito lógico “FA”
: Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.

: Para la simulación, manipular los controles de estado lógico correspondientes a

las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las
funciones lógicas S y C, representados por los probadores lógicos.

Término para suma de Término para

Variables de entrada Salidas
productos producto de sumas
X Y Z C S C S C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
Circuitos Digitales -I

1 0 1
1 1 0
1 1 1

: Complete la tabla, con los términos algebraicos que corresponde, tal que
permita representar las funciones S y C mediante las siguientes formas
canónicas: Suma de productos y Producto de sumas.

: Represente algebraicamente las funciones S y C tal como se requiere:

C(x,y,z) = ∑( , , , )= ............................................................................................

C(x,y,z) = ∏( , , , )= ............................................................................................

S(x,y,z) = ∑( , , , )= ............................................................................................

S(x,y,z) = ∏( , , , )= ............................................................................................

: Partiendo de la forma canónica “Suma de productos”, minimizar cada una de las

expresiones haciendo uso de los teoremas de Algebra de Boole.

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

Expresión final de S(x,y,z) = ...................................................................................

Expresión final de C(x,y,z) = ...................................................................................

: Con los datos de la tabla desarrollada, represente las funciones S y C en el

mapa de Karnaugh.
Para la función S: Para la función C:
YZ 00 01 11 10 YZ 00 01 11 10
X X
0 0

1 1
Circuitos Digitales -I

: Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

Expresión final de S(x,y,z) = ...................................................................................

Expresión final de C(x,y,z) = ...................................................................................

: En el recuadro siguiente, dibuje el circuito lógico que representa la solución a

las funciones lógicas S y C mejor optimizadas.

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________
Circuitos Digitales -I

5.2 Minimización de circuito lógico “FS”

: Implementar en el Proteus Isis, el circuito lógico de la siguiente figura.

: Para la simulación, manipular los controles de estado lógico correspondientes a

las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las
funciones lógicas R y D, representados por los probadores lógicos.

Término para suma de Término para

Variables de entrada Salidas
productos producto de sumas
X Y Z R D R D R D
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

: Complete la tabla, con los términos algebraicos que corresponde, tal que
permita representar las funciones R y D mediante las siguientes formas
canónicas: Suma de productos y Producto de sumas.
Circuitos Digitales -I FIIS-UNFV

: Represente algebraicamente las funciones R y D tal como se requiere:

R(x,y,z) = ∑( , , , )= ............................................................................................

R(x,y,z) = ∏( , , , )= ............................................................................................

D(x,y,z) = ∑( , , , )= ............................................................................................

D(x,y,z) = ∏( , , , )= ............................................................................................

: Partiendo de la forma canónica “Producto de sumas”, minimizar cada una de las

expresiones haciendo uso de los teoremas de Algebra de Boole.

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

Expresión final de R(x,y,z) = ...................................................................................

Expresión final de D(x,y,z) = ...................................................................................

: Con los datos de la tabla desarrollada, represente las funciones R y D en el

mapa de Karnaugh.
Para la función R: Para la función D:
YZ 00 01 11 10 YZ 00 01 11 10
X X
0 0

1 1

: Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................
Circuitos Digitales -I

Expresión final de R(x,y,z) = ...................................................................................

Expresión final de D(x,y,z) = ...................................................................................

: En el recuadro siguiente, dibuje el circuito lógico que representa la solución a

las funciones lógicas R y D mejor optimizadas.

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________

5.3 Diseño de un comparador binario de 2 bits.

: Sean las variables binarias de dos bits: A y B (A=A1A0 y B=B1B0). Completar el
diseño determinando la expresión algebraica minimizada de F1, F2 y F3.
Ejemplo: para comparar los bits X y Y:

X Y F1 (X < Y) F2 (X = Y) F3 (X > Y)
(X<Y): F1 = X.Y
0 0 0 1 0
0 1 1 0 0 (X=Y): F2 = X ⊕ Y
1 0 0 0 1
1 1 0 1 0 (X>Y): F3 = X.Y
Circuitos Digitales -I

Entonces, utilizando el ejemplo, completar la expresión algebraica para

comparar los números A y B.
A < B: F1 = (A1 < B1) + (A1 = B1).(A0 < B0)
A = B: F2 = (A1 = B1).(A0 = B0)
A > B: F3 = (A1 > B1) + (A1 = B1).(A0 > B0)

F1 = ......................................................................................................................................

F1 = ......................................................................................................................................

F2 = ......................................................................................................................................

F2 = ......................................................................................................................................

F3 = ......................................................................................................................................

F3 = ......................................................................................................................................

: En el recuadro siguiente, dibujar el circuito lógico que representa la solución a

cada una de las funciones minimizadas.

: Implementar en el Proteus Isis, el esquema anterior tal que permita mostrar

los resultados de las comparaciones: LEDF1=ON si (A<B), LEDF2=ON si (A=B) y
LEDF3=ON si (A<B).
Circuitos Digitales -I

: Durante la simulación, manipular los controles de estado lógico (A1, A0, B1, B0) y
anotar en la siguiente tabla el resultado mostrado por los LEDs.

Números a comparar Resultados de la comparación

A1 A0 B1 B0 LEDF1 LEDF2 LEDF3

0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________

_________________________________________________________

_________________________________________________________
Circuitos Digitales -I

6. CONCLUSIONES

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

7. BIBLIOGRAFÍA

___________________________________________________________

___________________________________________________________

___________________________________________________________

8. ANEXO

Ø Ubicación de componentes en la ventana “Pick Devices”

Dispositivo Librería Sub-categoría Categoría

AND, OR, NOT ACTIVE Gates Simulator Primitives
NAND; NOR, XOR ACTIVE Gates Simulator Primitives
74LS11 74LS Gates & Inverters TTL 74LS series
LOGICSTATE ACTIVE Logic Stimuli Debugging Tools
LOGICPROBE (BIG) ACTIVE Logic Probes Debugging Tools