UNIVERSIDAD NACIONAL DEL ALTIPLANO

FACULTAD DE INGENIERÍA MECÁNICA ELÉCTRICA, ELECTRÓNICA Y

SISTEMAS

ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

“INFORME DE CONTROL DE NIVEL DE AGUA”

CURSO: MAQUINAS COMPUTADORAS

PRESENTADO POR:
 HUANCA COAQUIRA Deyvit Augusto.
 POMARI CHURA Cristian
 INTRODUCCIÓN

El presente proyecto tiene como objetivo ver cómo se puede aplicar diversas
aplicaciones utilizando el puerto isa porque esta aplicación favorece de forma
íntegra a la sociedad lo principal de todo
 DESCRIPCION DE LOS COMPONENTES UTILIZADOS

INTERFAZ PERIFERICA PROGRAMABLE (PPI) 8255.

El PPI 8255 es un dispositivo de E/S general, programable, capaz de controlar

24 líneas con diferentes configuraciones (entrada/salida) y en hasta 3 modos
de operación.

1. DESCRIPCIÓN DEL INTEGRADO.

Conexiones del 8255 con el exterior:

D0..D7: Bus de datos bidireccional de 3 estados.

RESET: Esta señal borra el registro de control y todos los puertos (A, B y
C) son colocados en modo entrada.
-RD: Utilizada por la CPU para leer información de estado o datos
procedentes del 8255.
-WR: Utilizada por la CPU para enviar palabras de control o datos al
8255.
A0..A1: Líneas de dirección: permiten seleccionar uno de los tres puertos o
el registro de control.
PA0..PA7: Puerto A: puerto de entrada/salida de 8 bits.
PB0..PB7: Puerto B: puerto de entrada/salida de 8 bits.
PC0..PC7: Puerto C: puerto de entrada/salida de 8 bits.
2. DESCRIPCIÓN FUNCIONAL

Las dos líneas de direcciones definen cuatro puertos de E/S en el ordenador:

los tres primeros permiten acceder a los puertos A, B y C; el cuarto sirve para
leer o escribir la palabra de control. El 8255 está dividido en dos grupos
internos: el grupo A, formado por el puerto A y los 4 bits más significativos del
puerto C; y el grupo B, constituido por el puerto B junto a los 4 bits menos
significativos del puerto C. El puerto C está especialmente diseñado para ser
dividido en dos mitades y servir de apoyo a los puertos A y B en algunos
sistemas.

3. PROGRAMACIÓN DEL 8255

El 8255 soporta 3 modos de operación: el modo 0 (entrada y salida básica), el

modo 1 (entrada y salida con señales de control) y el modo 2 (bus bidireccional
de comunicaciones). Tras un Reset, los 3 puertos quedan configurados en
modo entrada, con las 24 líneas puestas a "1" gracias a la circuitería interna.
Esta configuración por defecto puede no obstante ser alterada con facilidad. El
modo para el puerto A y B se puede seleccionar por separado; el puerto C está
dividido en dos mitades relacionadas con el puerto A y el B. Todos los registros
de salida son reseteados ante un cambio de modo, incluyendo los biestables
de estado. Las configuraciones de modos son muy flexibles y se acomodan a
casi todas las necesidades posibles. Los tres puertos pueden ser accedidos en
cualquier momento a través de la dirección E/S que les corresponde, como se
vio en el apartado anterior. La palabra de control a enviar a la 4ª dirección es:
 Si el bit más significativo de la palabra de control está borrado, es tratada
entonces como un comando especial que permite activar o inhibir
selectivamente los bits del puerto C:

Esto es particularmente útil para los modos 1 y 2, donde las interrupciones

generadas por las líneas del puerto C pueden ser activadas o inhibidas
simplemente poniendo a 1 ó 0, respectivamente, el flip-flop interno INTE
correspondiente a la interrupción que se trate. Todos son puestos a cero tras
establecer el modo.

MODOS DE OPERACIÓN DEL 8255

MODO 0:

Esta configuración implementa simples funciones de entrada/salida para cada

bit de los 2 puertos de 8 bits y los 2 puertos de 4 bits; los datos son leídos y
escritos sin más, sin ningún tipo de control adicional. Los puertos pueden ser
configurados de entrada (sin latch) o salida (los datos permanecen
memorizados en un latch).
MODO 1:

Este modo es el strobed input/output (entrada/salida a través de un protocolo

de señales). Existen dos grupos (A y B) formados por los puertos A y B más el
puerto C, que es repartido a la mitad entre ambos grupos para gestionar las
señales de control. Tanto si se configura de entrada como de salida, los datos
permanecen en un latch. Con este modo es factible conectar dos 8255 entre sí
para realizar transferencias de datos en paralelo a una velocidad considerable,
con posibilidad de generar interrupciones a la CPU en el momento en que los
datos son recibidos o hay que enviar uno nuevo (consúltese documentación
técnica).

MODO 2:

En este modo se constituye un bus bidireccional de 8 bits, por el que los datos
pueden ir en un sentido o en otro, siendo el flujo regulado de nuevo por señales
de control a través del puerto C. Este modo sólo puede operar en el Grupo A.
Tanto las entradas como salidas son almacenadas en latch.

NOTA: Existen varias combinaciones posibles de estos modos, en las que las
líneas del puerto C que no son empleadas como señales de control pueden
actuar como entradas o salidas normales, quedando las líneas de control fuera
del área de influencia de los comandos que afectan a las restantes.
DIAGRAMA DE BLOQUES

BSR mode

Bit set/reset, applicable to PC only. One bit is S/R at a time. Control word:

D7 D6 D5 D4 D3 D2 D1 D0

0 (0=BSR) X X X B2 B1 B0 S/R (1=S,0=R)

Bit select: (Taking Don't care's as 0)

B2 B1 B0 PC bit Control word (Set) Control word (reset)

0 0 0 0 0000 0001 = 01h 0000 0000 = 00h

0 0 1 1 0000 0011 = 03h 0000 0010 = 02h

0 1 0 2 0000 0101 = 05h 0000 0100 = 04h

0 1 1 3 0000 0111 = 07h 0000 0110 = 06h

1 0 0 4 0000 1001 = 09h 0000 1000 = 08h

1 0 1 5 0000 1011 = 0Bh 0000 1010 = 0Ah

1 1 0 6 0000 1101 = 0Dh 0000 1100 = 0Ch

1 1 1 7 0000 1111 = 0Fh 0000 1110 = 0Eh

I/O mode

D7 D6 D5 D4 D3 D2 D1 D0

1 (1=I/O) GA mode select PA PCU GB mode select PB PCL

 D6, D5: GA mode select:

o 00 = mode0
o 01 = mode1
o 1X = mode2
 D4(PA), D3(PCU): 1=input 0=output
 D2: GB mode select: 0=mode0, 1=mode1
 D1(PB), D0(PCL): 1=input 0=output
Mode 0: No interrupts. Plain I/O. Two 8 bit ports PA, PB. Two 4 bit ports PCU
and PCL. Outputs latched, inputs buffered

PLACA ISA

DETALLES DESCRIPCION DEL PUERTO

El bus ISA

El bus ISA (Industry Standard Architecture), fue el primer bus utilizado en los
equipos PC y XT de IBM como sistema de arquitectura abierta. Esto permitió
en gran parte la proliferación de clones y la gran variedad de tarjetas de
expansión e interface de bajo costo que aún se encuentran en el mercado. De
los buses ISA hay dos versiones: el de 8 bits y el de 16 bits.

El bus ISA de 8 bits

El bus ISA de 8 bits salió al mercado en el año 1982 con el PC y luego se
conservó en los XT's. Este bus se encuentra en forma de conector en línea de
doble lado y tiene 62 contactos, 31 por cada lado. Sus pines o contactos están
numerados por un lado como A1 hasta A31 y por el otro lado como B1 hasta
B31. En la figura se muestra la estructura física, la numeración y el nombre de
cada una de las señales.

Como se puede observar en la figura, en una ranura o slot se encuentran el

bus de datos, el bus de direcciones, las señales de control y de reloj y los
voltajes de alimentación.

Casi todas estas señales van conectadas al microprocesador a través de

circuitos acopladores (drivers o buffers) con el fin de protegerlo de posibles
cortocircuitos o conexiones equivocadas. Como podemos ver, en el bus ISA de
8 bits hay un bus de datos de 8 bits (de ahí su nombre) y un bus de direcciones
de 20 líneas (lo que permite un direccionamiento hasta de 1 MByte.
El bus contiene seis señales de interrupción (IRQ2 a IRQ7), tres canales de
DMA y una señal de reloj de 4.77 MHz.

Aunque cada conector en el bus se supone que trabaja de la misma forma, los
primeros PC's fabricados con ocho ranuras requerían tener por lo menos una
tarjeta conectada en el slot 8 (el más cercano a la fuente de poder), con el fin
de obtener una señal llamada "card selected (tarjeta seleccionada)" en el pin
B8. Esta señal era una línea diseñada para recibir un adaptador especial de
IBM llamado el 3270PC, pero la mayoría de los fabricantes de clones y
compatibles no siguió esta configuración.

El pin del oscilador (B30), entrega una señal de 14.3 MHz. Cuando se debe
hacer reset en

el PC, el pin RESET DRV (B2) reinicia todo el sistema. Cuando se recibe una
dirección válida, el pin AEN (A11) le indica al sistema que se puede decodificar
esta dirección.
El pin -I/O CHCK o I/O Channel Check (A1), avisa a los circuitos de la tarjeta
principal (motherboard) que ha ocurrido un error en la tarjeta de expansión; el
signo negativo indica que es una señal activa baja.

El pin -I/O CHRDY o I/O Channel Ready (A10) se activa cuando una tarjeta de
expansión está lista. Si este pin está en nivel bajo (0), el microprocesador
extiende el ciclo del bus generando estados de espera (wait states).

Las seis señales de interrupción por hardware (IRQ2 a IRQ7), se utilizan por
las tarjetas de

Expansión para demandar atención por parte del microprocesador. Las

interrupciones 0 y 1 no están disponibles en el bus ya que ellas tienen las
prioridades más altas del temporizador principal y el teclado. Las señales I/O
Read y I/O Write indican que el microprocesador o el controlador de DMA
quieren transferir datos hacia o desde el bus de datos.

Las señales de lectura y escritura de memoria (-MEMR y -MEMW) le indican a

la tarjeta de expansión que la CPU o el DMA van a leer o escribir datos a la
memoria principal. El bus XT tiene tres señales de requisición de DMA (DRQ1
a DRQ3), que le permiten a la tarjeta de expansión transferir datos hacia o
desde la memoria.

El bus ISA de 16 bits

Con el avance de la tecnología, las limitaciones del bus ISA de 8 bits se

evidenciaron

Rápidamente. Las seis interrupciones disponibles se coparon con la unidad de

disco flexible, el disco duro, los puertos seriales y el puerto paralelo, dejando
pocas posibilidades de expansión.

Así mismo, de los tres canales de DMA, la unidad de disco y el disco duro
ocupaban dos,

Quedando uno solo libre. La capacidad de direccionamiento de solo 1 MB y el

bus de datos de 8 bits también se constituyeron en un cuello de botella, que
hacía los equipos muy lentos para las nuevas aplicaciones generadas en el
desarrollo de nuevo software.

Con la aparición del microprocesador 80286 de 16 bits y los computadores AT

en 1984, se

diseñó en forma muy inteligente un nuevo bus, el ISA de 16 bits, que utilizaba
en gran parte el bus anterior ISA de 8 bits agregándole un segundo conector de
36 pines alineado con el primero con nuevas señales, como se ve en la figura
5.3.2. De esta forma, se podían utilizar la gran cantidad de tarjetas periféricas y
de expansión que existían en el mercado. En esencia se agregaron otros 8 bits
de datos, más direcciones, cinco interrupciones y cuatro canales de DMA y
algunas señales de control. Así mismo, se incrementó la velocidad a 8.33 MHz.

Vale la pena mencionar que el bus ISA de 16 bits o bus AT, fue ampliamente
utilizado por los fabricantes de clones y compatibles, revolucionando desde el
punto de vista de los precios, la industria de los PC's. Este bus todavía se
encuentra en la mayoría de los computadores personales fabricados
actualmente, ya que para él se fabrican una gran cantidad de tarjetas para
periféricos y de expansión.

MAPEO CONFIGURACION DEL PPI

PUERTO ISA PARA PROYECTO
CONTROL DE NIVEL DE AGUA
Los controles de nivel del agua en los canales tienen la finalidad de garantizar
la correcta operación de los mismos. En general los controles de nivel se
colocan en puntos claves del canal, como son:

 Secciones de derivación, para canales de menor orden, y para tomas

de campo; y,
 En correspondencia con estructuras de seguridad.

Básicamente existen dos tipos de controles de nivel, considerando el

nivel que deben controlar:

 Controles que aseguran la permanencia del nivel, dentro de

márgenes preestablecidos, aguas arriba de la estructura de control.
 Controles de nivel que garantizan el nivel, en el ámbito de una
variación máxima pre establecida, aguas abajo de la sección de
control. Estos sistemas también se denominan operando a la
demanda.

Desde el punto de vista de los mecanismos que operan el control del nivel, se
pueden distinguir dos tipos:

 Controles del nivel aguas arriba mediante un vertedero de gran

longitud;
 Controles de nivel que operan mediante el movimiento automático de
una compuerta mecánica accionada por un flotador. Dependiendo de
la posición del flotador el control será comandado por el nivel aguas
arriba o aguas abajo.

CONVERSOR ADC
Se utilizó para recibir los datos por el potenciómetro para el puerto isa

PROGRAMACION DEL PROYECTO

PROGRAMACIÓN DE LOS COMANDOS

unit Unit1;

interface

uses

Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,

Dialogs,

StdCtrls, Buttons, _GClass, AbTank, AbDBCtrls, AbVBar, ExtCtrls;

type

TForm1 = class(TForm)

BitBtn1: TBitBtn;

BitBtn2: TBitBtn;

AbDBTank1: TAbDBTank;
 Timer1: TTimer;

procedure BitBtn1Click(Sender: TObject);

procedure BitBtn2Click(Sender: TObject);

procedure Timer1Timer(Sender: TObject);

private

{ Private declarations }

public

{ Public declarations }

end;

var

Form1: TForm1;

implementation

{$R *.DFM}

procedure write(x:word;y:byte);

begin

asm

mov dx,x

mov al,y

out dx,al

end;

end;

function entrada (x:word):byte;

begin
asm

mov dx,x

in al,dx

mov Result,al

end;

end;

procedure TForm1.BitBtn1Click(Sender: TObject);

begin

write($303,$82);

write($300,$FF);

end;

procedure TForm1.BitBtn2Click(Sender: TObject);

begin

write($303,$82);

write($300,$00);

end;

procedure TForm1.Timer1Timer(Sender: TObject);

begin

AbDBTank1.value:=entrada ($301);

end;

end.
Conclusiones

 Lo que se vio al realizar el proyecto fue que mediante el puerto isa

se puede controlar innumerables aplicaciones para la imaginación
de cada persona que realice proyectos con puerto isa.
 Con este proyecto se concluyó que el control de nivel de ayuda
puede ser controlado de diferentes formas en beneficio para la
sociedad.
