MODUL 6B PROYEK PERANCANGAN RANGKAIAN DIGITAL

Yoan Elfina Litani (18011041)

Erwin (13511065)
Asisten: Moh. Arfandi Mahdiputra ( 13208054 )
Tanggal Percobaan: 06 / 12 / 2012
EL2195 - Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
Abstrak 2. STUDI PUSTAKA
Dalam praktikum ini, praktikan akan membuat proyek 2.1. FPGA
perancangan rangkaian digital yang judulnya tidak
FPGA ( Field Programmable Gate Array ) yaitu
ditentukan. Praktikan bebas menentukan proyek apa
merupakan suatu komponen elektronika yang
yang akan dibuat dengan keharusan menggunakan modul
terdiri dari gerbang-gerbang logika terprogram (
VGA dalam proyek ini sehingga tampilan bukan hanya
programmable logic ) yang dapat digunakan
pada board FPGA. Syarat lainnya adalah bahwa
untuk mengimplementasi rangkaian logika
praktikan harus membuat proyek yang memiliki output
sesuai keinginan kita. FPGA dapat diprogram
yang tergantung dari suatu input.
ulang.
Kata kunci: board FPGA, VGA 2.2. VIDEO GRAPHICS ARRAY (VGA)
Video Graphics Array (VGA) adalah suatu
1. PENDAHULUAN
tampilan yang banyak digunakan dalam
kehidupan sehari-hari seperti pada layar LCD
Video Graphics Array (VGA) adalah suatu
dan proyektor.
tampilan yang banyak digunakan dalam
kehidupan sehari-hari seperti pada layar LCD Interface ke VGA menggunakan 2 jenis sinyal :
dan proyektor. VGA dapat digunakan untuk
1. Sinyal Warna (Merah, Hijau, dan Biru).
menampilkan hasil desain menjadi lebih
2. Sinyal Sinkron (Horizontal dan Vertical).
menarik dan mudah dilihat. Sehingga praktikan
diharuskan menggunakan modul VGA dalam Berikut adalah penjelasan beberapa sinyal yang
membuat proyek ini. akan digunakan pada praktikum :
a. Horizontal Sync (TTL level)
Tujuan praktikum Perancangan Rangkaian
Digital adalah : Sinyal ini akan aktif pada range piksel kolom 0
sampai dengan 639. Sehingga kalau sinyal ini
1. Menspesifikasikan suatu sistem digital tidak aktif, yang terjadi adalah pergantian baris.
sederhana.
b. Vertical Sync (TTL level)
2. Membagi sistem menjadi satu atau lebih
jalur data dan kendali. Sinyal ini akan aktif pada range piksel baris 0
3. Mendesain jalur data untuk sistem. sampai dengan 479. Sehingga kalau sinyal ini
4. Mendesain kendali untuk sistem. tidak aktif, yang terjadi adalah pergantian layar.
5. Mengintegrasikan jalur data dan kendali ke
Atau kembali ke baris pertama.
dalam sistem secara keseluruhan.
6. Melakukan tes menyeluruh terhadap sistem. c. Sinyal RGB (Analog 3 pin: 0,7 – 1 V)
7. Mengimplementasikan sistem digital Sinyal ini merepresentasikan intensitas untuk
menggunakan FPGA dan komponen masing2 komponen warna merah, hijau, dan
tambahan yang diperlukan. biru untuk setiap pixel yang saat itu aktif.
8. Menguji dan menganalisa sistem yang Sehingga yang terjadi ketiga sinyal ini
sudah dibangun. berubah‐ubah sesuai pixel yang sedang aktif
dalam proses scanning (dari kiri ke kanan untuk
setiap baris, selanjutnya dari baris paling atas
sampai baris paling bawah).[1]

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 1

3. METODOLOGI
3.1 ALAT
Alat dan komponen yang digunakan dalam
percobaan ini adalah :
1. Komputer (PC) yang telah terinstal program
Quartus II.
2. FPGA development board, tipe ALTERA
UP2 atau DE1 beserta perlengkapannya yang
meliputi :
 Board FPGA tipe UP2 atau DE1.
 Catu daya dan kabel konektor
tambahan.
 Kabel downloader ‘ByteBlaster II’.
4. HASIL DAN ANALISIS
4.1 Membuat Game “Brain Test”
A. Judul Game : ”Brain Test”.
B. Deskripsi Proyek :
Brain Test adalah suatu game yang memiliki
cara bermain seperti berikut :
1. Soal akan ditampilkan pada layar : 4
kotak akan nyala secara bergiliran
dengan urutan tertentu.
2. Lampu menyala bergantian secara
random. Hanya 1 lampu menyala untuk
tiap bagiannya. ( Lampu tidak pernah
menyala bersamaan ).
3. Player harus segera menekan push
button yang sesuai dengan lampu yag
menyala. Apabila push botton 1 yang
menyala, maka player menekan push
botton 1, dan seterusnya.

3.2 LANGKAH KERJA 4. Penomoran push botton berurutan dari

kiri ke kanan dari 1 hingga 4.

Buat suatu proyek yang 5. Player memiliki 3 kesempatan untuk

memenuhi syarat dapat menekan push botton yang salah
atau merespon terlalu lama.
6. Apabila player salah menekan atau
terlalu lambat merespon, maka game
Buat kode VHDL dan FSM
nya akan kembali ke tampilan awal yaitu
layar merah.
7. Tampilan akan kembali ke awal dan
memulai soal level paling awal lagi jika
Lakukan implementasi player kalah atau ketika tombol reset
pada FPGA
ditekan.
8. Player akan mendapat penambahan
score untuk tiap jawaban yang benar.
Periksa apakah proyek
berjalan benar atau tidak 9. Apabila tombol reset ditekan atau
player kalah, maka score kembali ke
nol.
10. Inti dari permainan ini adalah menguji
Catat hasil percobaan kemampuan koordinasi gerak jari
dalam menginputkan jawaban.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 2

 C. Berikut FSM berupa state diagram dan
penjelasannya :
Keterangan :
Terdapat 11 state yaitu 10 state soal dan 1 state
reset.
S1 hingga S10 adalah state soal.
S0 adalah state reset.
Jika jawaban benar, kesempatan lebih besar dari
nol, dan tombol reset tidak ditekan, maka akan
terjadi perpindahan dari satu state ke state
berikutnya.
Perpindahan dari satu state berikutnya
dipengaruhi oleh hasil input jawaban dan
kesempatan yang masih tersisa.
Perpindahan dari suatu state soal ke state soal
berikutnya berarti soal telah terjawab dengan
benar dan terjadi penambahan skor.
Dari state manapun, dapat ditekan tombol reset
yang akan menyebabkan game dimulai kembali
dari awal.
D. Berikut foto hasil implementasi :
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB
Keterangan : Saat game dimulai, akan muncul
kotak merah bergiliran di bagian bawah
angka-angka tersebut.
E. Keterbatasan Proyek yang Dibuat
Game yang dibuat memiliki keterbatasan yaitu
belum berhasil menyediakan fasilitas 3 kali
kesempatan menjawab salah atau merespon
terlalu lambat untuk player. Sehingga apabila
player salah, maka akan kembali ke state reset,
yaitu layar merah, dan game belum dapat
mengembalikan ke state reset ketika player
merespon terlalu lambat. Selain itu, soal yang
dimunculkan masih sedikit.
F. Kode VHDL
Keterangan : kode VHDL dilampirkan pada
email bersamaan dengan laporan ini.
G. Read Me dan Video
Keterangan : Read Me dan Video dilampirkan
bersama laporan ini.
5. KESIMPULAN
1. VGA dapat digunakan sebagai interface
hasil design suatu rangkaian agar
menjadi lebih menarik.
2. Pada pembuatan Rangkaian Digital
yang kompleks, jalur data dan kendali
perlu dibagi menjadi beberapa bagian.
3. Apabila sistem telah dibagi, maka perlu
dilakukan integrasi jalur data dan
kendali dan kemudian memeriksa
sistem secara keseluruhan.
4. Rangkaian Digital yang telah selesai
perlu kemudian untuk dianalisa dan
diuji kebenarannya,
DAFTAR PUSTAKA
[1] Hutabarat, Mervin T, dkk, Praktikum
Sistem Digital, Laboratorium Dasar Teknik
Elektro dan Informatika, Bandung, 2012,
halaman 69-76.
3
[2] Stephen Brown, Fundamentals of Digital
Logic with VHDL Design, McGraw-Hill,
San Francisco, 2009

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 4