DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

UNIVERSIDADE FEDERAL DEJ U ÍZ D E FO R A

DISPOSITIVOS
LÓGICOS
PROGRAMÁVEIS

“Cyclone V”

NOME: Vinícius Viana Bitencourt

MATRÍCULA: 201069036A

NOME DO PROFESSOR: Luciano Manhães

Juiz de Fora – MG 19/12/2016

1
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

Sumário

MATRÍCULA: 201069036A .................................................................................................................. 1

1 - RESUMO .............................................................................................................................................. 2
2 - INTRODUÇÃO ....................................................................................................................................... 3
3 – CONSTRUÇÃO...................................................................................................................................... 3
4 – TECNOLOGIA USADA ........................................................................................................................... 4
5 – ARQUITETURA ..................................................................................................................................... 5
5.1 – CARACTERÍSTICAS HPS ..................................................................................................................... 6
5.2 –LUT.................................................................................................................................................... 9
5.3 – DSP.................................................................................................................................................10
7. CONCLUSÃO ........................................................................................................................................14
8. REFERÊNCIAS BIBLIOGRÁFICAS ............................................................................................................15

1 - RESUMO
O processo de desenvolvimento de novas tecnologias é algo dinâmico e de total
importância para o conhecimento humano do universo e tudo que nos rodeia, com
esse pensamento exige sempre o desenvolvimento de ferramentas, assim novos
hardwares são criados e melhorados a fim de fornecer a ciência ferramentas
possíveis na busca do conhecimento.
O processo que envolve o desenvolvimento dessas tecnologias possibilita o
homem a criação de equipamentos que tragam um certo conforto as pessoas, e
assim melhorando os meios de comunicação entre as pessoas entre vários
benefícios.

2
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

2 - INTRODUÇÃO

FPGA (Field Programmable Gate Array), em português Arranjo de Portas

Programável em Campo) é um circuito integrado projetado para ser configurado por
um consumidor ou projetista. É uma importante ferramenta utilizada
principalmente no processamento de informações digitais.
A FPGA é basicamente um circuito integrado que pode ser configurado pelo
projetista a fim de implementar funções lógicas sem necessidade de fabricação do
CI.
Esse trabalho tem por finalidade estudarmos a arquitetura interna da FPGA
Cyclone V ALTERA.

3 – CONSTRUÇÃO
A estrutura da FPGA tem alguns aspectos básicos como:
 Blocos lógicos configuráveis: circuitos construídos pela reunião de flip-
flops e a utilização de lógica combinacional. Utilizado para construir
elementos lógicos.

 Blocos de entrada e saída: são circuitos responsáveis pelo

interfaceamento das saídas das combinações dos blocos lógicos.
Basicamente buffers.

 Interconexões entre os dois blocos: Trilhas para conexão dos dois blocos
acima citados. Geralmente, a configuração das conexões á estabelecida
por programação nas células de memória, que determinam funções lógicas
e conexões internas. Esse processo de escolha é chamado de roteamento.

3
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

4 – TECNOLOGIA USADA
Cyclone da Altera ® V FPGAs oferecem menor custo do sistema da indústria,
juntamente com os níveis de desempenho que precisamos para diferenciar suas
aplicações de acordo com a necessidade. Tem se algumas placas com algumas
características e peculiaridades. O foco do trabalho é uma visão mais geral da
Cyclone V sem entrar em alguma delas especificadamente

 Cyclone V FPGAs com lógica única

 FPGAs GX Cyclone V com 3,125 Gbps transceptores
 FPGAs GT Cyclone V com 6,144 Gbps transceptores
 Ciclone V SoCs SE com sistema baseado em processador ARM rígido (HPS)
 Ciclone V SoCs SX com HPS baseados em ARM e de 3,125 Gbps transceptores
 Ciclone V SoCs ST com HPS baseados em ARM e 6,144 Gbps transceptores

Cyclone da Altera ® V FPGAs oferecem menor custo do sistema da indústria,

juntamente com os níveis de desempenho que fazem o ideal dessa família de
dispositivos para diferenciar suas aplicações de alto desempenho. Podemos
chegar até a potência total de 40 por cento menor em comparação com a
geração anterior, capacidades eficientes de integração lógica, variantes
transceptor integrados e SoC FPGA variantes com um ARM ® sistema baseado
processador de disco (HPS).
O FPGA é um chip que suporta a implementação de circuitos lógicos
relativamente grandes. Consiste de um grande arranjo de células lógicas ou
blocos lógicos configuráveis contidos em um único circuito integrado. Cada célula
contém capacidade computacional para implementar funções lógicas e realizar
roteamento para comunicação entre elas.
No interior de cada bloco lógico do FPGA existem vários modos possíveis para
implementação de funções lógicas. O mais utilizado pelos fabricantes de FPGA
como, por exemplo, a empresa Altera Corp, é o bloco de memória LUT (Look-Up
Table). Esse tipo de bloco lógico contém células de armazenamento que são
utilizadas para implementar pequenas funções lógicas. Cada célula é capaz de
armazenar um único valor lógico: zero ou um.
Nos FPGAs disponíveis comercialmente como, por exemplo, da empresa
Altera Corp., os blocos lógicos LUTs possuem geralmente quatro ou cinco
4
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

entradas, o que permite endereçar 16 ou 32 células de armazenamento. Quando

um circuito lógico é implementado em um FPGA, os blocos lógicos são
programados para realizar as funções necessárias, e os canais de roteamento são
estruturados de forma a realizar a interconexão necessária entre os blocos
lógicos.
As células de armazenamento dos LUTs de um FPGA são voláteis, o que
implica perda do conteúdo armazenado, no caso de falta de suprimento de
energia elétrica. Dessa forma, o FPGA deve ser programado toda vez que for
energizado. Geralmente utiliza-se uma pequena memória FLASH EEPROM
(Electrically Erasable Programmable Read Only Memory) cuja função é carregar
automaticamente as células de armazenamento, toda vez que o FPGA for
energizado.

5 – ARQUITETURA
A arquitetura do núcleo Cyclone V FPGA compreende da seguinte forma:

 Até 300K elementos lógicos equivalentes organizados como colunas verticais

de módulos lógicos adaptativos.
 Até 12 MB de memória embutida disposta como 10 KB blocos.
 Até 1,7 Mb de blocos de matriz lógica de memória distribuída.
 Até 342 processamento de sinal digital (DSP) bloqueia variável de precisão
que pode implementar até 684 18x18 multiplicadores embutidos.
 Oito síntese relógio anéis de bloqueio de fase fracionárias (PLLs).

Além disso apresenta um um processador (HPS) um processador de alta eficiência

com um consumo baixo;.

5
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

FIGURA 1 – CYCLONE V SISTEMA PROCESSADO

5.1 – CARACTERÍSTICAS HPS

Cada núcleo do processador inclui:

 925 MHz, ARM dual-core ® processador Cortex ™ -A9 MPCore ™

 32 KB de cache L1 de instruções, 32 KB de cache L1 de dados
 Unidade de ponto flutuante simples e dupla precisão e NEON TM motor de
media
 CoreSight TM depuração e tecnologia de rastreamento
 512 KB de cache L2 partilhada
 64 KB de RAM zero
 Controlador de SDRAM Multiport com suporte para DDR2, DDR3, e LPDDR2 e
opcional código de correção de erros de suporte (ECC)
 acesso direto à memória de 8 canais (DMA) Controlador
 o controlador flash QSPI
 controlador de memória flash NAND com DMA
 controller / SDIO / MMC SD com DMA
 2x Ethernet 10/100/1000 Media Access Control (MAC) com DMA
 2x USB On-The-Go controlador (OTG) com DMA
 4x I 2 controlador C
6
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

 2x UART
 Serial Peripheral Interface 2x (SPI) periféricos mestre, periféricos escravos 2x
SPI
 Até 134 de propósito geral I / O (GPIO)
 7x temporizadores de uso geral
 temporizadores watchdog 4x

Embora o HPS e o FPGA pode operar de forma independente, eles estão

fortemente acoplados através de uma interconexão de sistema de alta largura de
banda construído a partir de alto desempenho ARM AMBA ® AXI TM pontes de
ônibus. Mestres de ônibus IP no tecido FPGA têm acesso a barramentos secundários
HPS através da interligação FPGA-to-HPS. Da mesma forma, HPS mestres de ônibus
têm acesso aos barramentos secundários no tecido FPGA através da ponte HPS-to-
FPGA. Ambas as pontes são AMBA AXI-3 complacente e apoiar simultâneas de
leitura e escrever operações. Até seis mestres FPGA pode compartilhar o
controlador SDRAM HPS com o processador. Além disso, o processador pode ser
utilizado para configurar o FPGA tecido sob o controlo do programa de configuração
através de uma porta de 32 bits dedicado.
HPS-to-FPGA: configurável 32, 64, ou interface AMBA AXI de 128 bits

 FPGA-to-HPS: configurável 32, 64, ou interface AMBA AXI de 128 bits

 FPGA-to-HPS controlador de SDRAM: até 6 mestres (portos de comando), 4x
64 portas de dados bit ler e 4x portas de dados de gravação de 64 bits
 gerenciador de configuração FPGA 32 bit

7
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

A arquitetura da FPGA fica da seguinte forma:

FIGURA 2 – ARQUITETURA INTERNA CYCLONE V

Todo chip FPGA é constituído de um número finito de recursos de hardware

predefinidos, com interconexões programáveis por software e implementadas em
hardware. Também possui blocos de E/S que permitem que o circuito acesse o
mundo externo.

FIGURA 3 – DETALHE DA ARQUITETURA CYCLONE V

8
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

As especificações de um FPGA geralmente incluem o número de blocos

lógicos configuráveis, número de blocos lógicos de funções fixas como
multiplicadores e blocos de RAM (tamanho de memória). Entre todas as partes de
um chip FPGA, estas geralmente são mais as importantes para uma aplicação.
Os blocos lógicos configuráveis (CLBs – configurable logic blocks) são a unidade
lógica básica de uma FPGA. Algumas vezes referido como células lógicas, os CLBs são
feitos de dois componentes básicos: flip-flops e lookup tables (LUTs). Várias famílias
de FPGAs diferem na maneira com que os flip-flops e LUTs são agrupados no caso da
Cyclone V será mostrado mais adiante.

5.2 –LUT
Os blocos lógicos são formados por flip-flops e lookup tables. Um Lookup table
constitui-se da maneira abaixo:

FIGURA 4 – LUT

A maior parte da lógica é implementada usando quantidades muito pequenas de

RAM na forma de LUTs. É fácil assumir que o número de portas do sistema em um
9
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

FPGA se refere ao número de portas NAND ou NOR em um chip em particular. Mas

na realidade, toda lógica combinatória (ANDs, ORs, NANDs, XORs e assim por
diante) é implementada na forma de tabelas verdade dentro da memória LUT. Uma
tabela verdade é uma lista predefinida de saídas para cada combinação de entradas.
Pensando nisso A maior parte da lógica em um (CLBs – configurable logic
blocks) que nada mais é que uma unidade lógica básica de uma FPGA. Algumas
vezes referido como células lógicas, os CLBs são feitos de dois componentes básicos:
flip-flops e lookup tables (LUTs). Várias famílias de FPGAs diferem na maneira com
que os flip-flops e LUTs são agrupados, então é importante entender flip-flops e
LUTs) é implementada usando quantidades muito pequenas de RAM na forma de
LUTs. É fácil assumir que o número de portas do sistema em um FPGA se refere ao
número de portas NAND ou NOR em um chip em particular. Mas na realidade, toda
lógica combinatória (ANDs, ORs, NANDs, XORs e assim por diante) é implementada
na forma de tabelas verdade dentro da memória LUT.

5.3 – DSP
A tarefa aparentemente simples de multiplicar dois números pode se tornar
extremamente complexa para implementação do circuito digital.
Agora imagine multiplicar dois números de 32 bits, isso exigiria muitas operações
para uma simples multiplicação. Por conta disso, FPGAs têm circuitos
multiplicadores pré-montados para poupar o uso de LUTs e flip-flops em aplicações
de matemática e processamento de sinais.
Muitos algoritmos de processamento de sinais mantém a execução total de
números sendo multiplicados e como resultado.

O bloco de processamento de sinal digital (DSP) é um bloco integrado, parte da

que permite que cada bloco a ser configurado em tempo de compilação para um
modo de 18 bits ou em um modo de alta precisão.
Com o bloco DSP de precisão variável, da Cyclone V suporta em bloco a bloco,
várias precisões que variam de 9 bits a 9 bits até ponto flutuante de precisão única
dentro de um um único bloco DSP. Isso libera de restrições de arquitetura da FPGA,
permitindo o uso da precisão otimizada em cada estágio do caminho de dados

10
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

DSP. Isso beneficia o aumento do desempenho do sistema, redução do consumo de

energia e redução das restrições arquitetônicas.
O bloco DSP de precisão variável da Cyclone V é otimizado para fornecer os
seguintes aprimoramentos:

 108 entradas, 74 saídas

 18x19, permitindo usar duas entradas de 18 bits
 Segundo acumulador opcional (registro de realimentação) para filtragem
serial complexa
 Dual 18x19 multiplicadores independentes
 Nenhuma restrição no uso de coeficientes de pré-aderência e externos no
modo de 18 bits

FIGURA 5 – ARQUITETURA BLOCO DSP, MODO DE PRECISÃO 18-BITS

11
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

FIGURA 6 – ARQUITETURA BLOCO DSP, MODO DE ALTA PRECISÃO

12
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

6- MODELOS DE CYCLONE V

Abaixo temos duas imagens de arquitetura de uma placa FPGA usando

o Cyclone V.

13
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

7. CONCLUSÃO
Como vimos essa tecnologia pelo fato do usuário ou projetista ter em em mãos
uma ferramenta que pode se elaborar projetos com muita facilidade se torna uma
ferramenta essencial no desenvolvimento de projetos na engenharia.
A disciplina tem por objetivo aproximar os alunos a tecnologias de alta eficiência
usadas no mercado para solução e modelagem de problemas reais. Esse é apenas
um passo para que nós comecemos a interagir e dominar as novas tecnologias.
O que foi passado nessa disciplina se tornará essencial para nossa vida
profissional, o conhecimento de linguagens como o VeriLog é uma arma poderosa
na otimização da realização de projetos.

14
 DISPOSITIVOS LÓGICOS PROGRAMÁVEIS

8. REFERÊNCIAS BIBLIOGRÁFICAS

[1] https://translate.googleusercontent.com/translate_c?depth=1&hl=pt-
BR&prev=search&rurl=translate.google.com.br&sl=en&u=https://www.altera.com/products/boards_and_k
its/dev-kits/altera/kit-cyclone-v-soc.html&usg=ALkJrhiXTGNaUHXReGq4zn3ZsCvTZfRx0w.

[2] https://www.altera.com/products/fpga/cyclone-series/cyclone-v/features.html.

[3] https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cyclone5_handbook.pdf.

[5] Slides de Aula Professor Luciano Manhães.

15