INF-MCU
1
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Informe de la práctica de laboratorio N°1:
“Amplificador multietapa con etapa de
potencia”
Miguel Laguado – 1161100
Eduardo Luna – 1161099
 como también se pudo observar los valores de voltaje de salida,
INTRODUCCIÓN
El amplificador multietapa de potencia cumple con la función
de amplificar una pequeña señal de entrada y entregar a la salida
una señal que ofrezca una potencia mayor necesaria para
entregar a una carga. Para cumplir este propósito se debe
implementar una última etapa para aumentar la potencia
entregada a la salida; en la que las corrientes aumentan y es
necesario el uso de transistores TIP y disipadores de calor.
I. OBJETIVOS
 Estudiar y profundizar el diseño un amplificador BJT
con parámetros de impedancia, ganancia, y respuesta
en frecuencia
 Implementar una etapa de potencia al amplificador
 Cumplir con los parámetros requeridos por la guía de
laboratorio
 Adquirir experiencia y acoplar los conceptos
aprendidos en clase en el laboratorio
II. PLANTEAMIENTO DEL PROBLEMA
Se debe diseñar, simular e implementar un amplificador
multietapa de potencia, que cumpla con especificaciones
respecto a su ganancia, su voltaje de salida, impedancias de
entrada y salida, además de su respectiva respuesta en
frecuencia. Para el cumplimiento de estas especificaciones de
se deben realizar diferentes intentos de diseño y simulaciones
para obtener datos aproximados de los elementos a implementar
en el montaje experimental.
III. HERRAMIENTAS UTILIZADAS
En el desarrollo de esta práctica se usó bases teóricas para
realizar el diseño y con ayuda de un código de Matlab se
agilizaron los cálculos de los datos necesarios. Para las
simulaciones se usó el software Orcad, y mediante este se
comprobó el correcto funcionamiento del circuito diseñado, así
Versión: 1.0
Página: 1 de 10
ganancia, y respuesta en frecuencia.
En cuanto a la fase de implementación del montaje
experimental, se usó elementos como resistencias, transistores
2n2222 y capacitores para primeras cinco etapas, en la última
etapa, la de potencia, se usaron elementos que ayudaran a la
disipación de calor y a soportar los altos niveles de corriente,
como los transistores Tip41c y Tip42c, un disipador de calor
para los transistores, y una resistencia de potencia para soportar
las altas corrientes.
IV. DESARROLLO DE LA PRÁCTICA
En el desarrollo del laboratorio se pidió un amplificador
multietapa con las siguientes características:
 Ganancia de voltaje mayor o igual a 300 con tolerancia
del 5% medido a 20KHz
 Manejo de señal a la salida de 15vpp medido a 20KHz
 Resistencia de entrada mayor o igual a 150KΩ
 Punto terminal de -3dB de baja frecuencia menor o
igual a 40Hz
 Punto de terminal de -3dB de alta frecuencia mayor o
igual a 50KHz
 Respuesta en banda de paso máximamente plana
 El amplificador debe estar compensado con respecto a
variaciones de temperatura
 Fuentes de alimentación Vcc y Vee de 12v.
Para este diseño se utilizaron transistores Q2N2222 con una
Beta similar, con un valor entre 200 y 205, y se optó por realizar
6 etapas en total, debido a la gran cantidad de ganancia
requerida.
Tomando en cuenta los parámetros deseados en la práctica, la
resistencia de salida de 20 Ω estaba implementada en la etapa
de potencia, por lo que da total libertad de elección a la
impedancia de salida del seguidor, que debía tener cierta
relación con la impedancia de entrada de la etapa de potencia,
debido a que esta obtiene este parámetro dependiendo del
 INF-MCU
2
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 2 de 10

voltaje de salida que se desea obtener y los valores de Beta de Entonces, tomando en cuenta que se conoce el valor de la
los transistores pareados NPN y PNP a utilizar. impedancia de entrada y la Beta del transistor, se despeja el
valor de Re:
IV.I Análisis del diseño
Etapa de potencia 𝑍𝑖𝑛5 = [𝑅9||𝑅10]||[𝑟𝜋5 + (𝐵 + 1)𝑅𝑒5]
Comenzando por la etapa de potencia, se conocen los valores Se toma en cuenta que:
de la resistencia Rf, que es un valor por defecto de 10Ω, la
resistencia RL6 de 20 Ω, el Beta de los transistores, y la salida 𝑅9||𝑅10 = 𝑅𝐵5 = 0.1 ∗ (𝐵 + 1)𝑅𝑒5
de voltaje Vo, que debe ser de 7.5 V para que cumpla con el
parámetro de salida de 15 Vpp. [𝑟𝜋5 + (𝐵 + 1)𝑅𝑒5] ≅ (𝐵 + 1)𝑅𝑒5
Se halla Icq con la siguiente formula:
Y solo queda despejar el valor de Re5 de la formula, y tomando
𝑉𝑙𝑚𝑎𝑥 7.5 en cuenta que en esta etapa B=205 la ecuación queda:
𝐼𝑐𝑞6 = = = 375𝑚𝐴
𝑅𝐿6 20
Se halla Ib utilizando el valor del Beta, quedando: 226.6𝑘 ∗ (𝑍𝑖𝑛5)
𝑅𝑒5 =
4,2436𝑘
𝐼𝑐𝑞6 375𝑚𝐴
𝐼𝑏6 = = = 1.82𝑚𝐴
𝐵 205 Tomando el valor de Zin5 como 10kΩ, quedaría entonces:

Y finalmente se hallan las resistencias R11 y R12 que se 226.6𝑘 ∗ (10𝑘)

encargan de otorgar la corriente Id suficiente para hacer 𝑅𝑒5 = = 533.98 Ω
4,2436𝑘
funcionar el amplificador AB

𝑉𝑐𝑐 Se procede a utilizar el mismo valor de Re5 como RL5, y se

− 0,7 − 𝑉𝑜
𝑅11 = 𝑅12 = 2 = 2𝐾Ω hallan las variables Rac y Rdc para hallar la corriente Icq:
𝐼𝑏6

Siendo Vcc en este caso la suma de las fuentes Vcc y Vee, 𝑅𝑒

𝑅𝑎𝑐5 = 𝑅𝑒5||𝑅𝐿5 = = 266.99Ω
tomando un valor en la fórmula de 24v. 2

El valor de la impedancia de entrada de esta etapa se halla de la 𝑅𝑑𝑐5 = 𝑅𝑒5 = 533.98 Ω

siguiente manera:
2 ∗ 𝑉𝑐𝑐
𝐼𝑐𝑞 = = 29.96 𝑚𝐴
𝑍𝑖𝑛6 = (𝑅𝑓 + 𝑅12)||(𝑅𝑓 + (𝑅12||(𝐵)(𝑅𝐿6)) 𝑅𝑎𝑐 + 𝑅𝑑𝑐

Quedando un valor de Zin6 de 809Ω. Y por último se halla el valor de VBB5 para poder obtener los
valores de R9 y R10 correspondientes a esta etapa:

𝑅𝐵5
𝑉𝐵𝐵5 = ( + 𝑅𝑒5) (𝐼𝑐𝑞5) + 0.7 + 𝑉𝑒𝑒 =6.297
𝐵+1
Etapa Seguidora
2 ∗ 𝑉𝑐𝑐
No se decidió usar el mismo valor de la impedancia de entrada 𝑅10 = ∗ 𝑅𝐵5 = 41.90𝐾Ω
𝑉𝐵𝐵5
de la etapa de potencia igual al valor de la resistencia del
emisor, debido a que eso procedía a un valor de impedancia de 𝑅𝐵5
entrada de la etapa seguidora un poco alta y eso derivaba en una 𝑅9 = = 14.91𝑘Ω
𝑉𝐵𝐵5
perdida no deseada de ganancia. 1−
2 ∗ 𝑉𝑐𝑐

Debido a esa elección, el grupo de trabajo dejo el valor de la Etapas inversoras

impedancia de entrada de esta etapa a elección propia, pero
tomando en cuenta que debe ser un valor menor a la impedancia
de entrada vista al tomar la máxima transferencia de potencia
de la siguiente etapa, que en este caso resulto ser de 12 KΩ
En el diseño de las 4 etapas inversoras se utilizaron las mismas
formulas, tomando en cuenta que la última etapa inversora fue
la única que no tuvo máxima transferencia de potencia, por lo
que se decidió darle un valor a la resistencia de colector de dicha
etapa al criterio del diseñador, siendo esta de un valor entre 2k
y 5k.
 INF-MCU
3
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 3 de 10

Este acomodo se realizó debido a que la máxima transferencia 𝑉𝑐𝑐

𝐼𝑐𝑞4 = = 5.55𝑚𝐴
de potencia entre esta etapa y la etapa seguidora ocasionaba una 𝑅𝑎𝑐4 + 𝑅𝑑𝑐4
pérdida considerable de ganancia que impedía lograr la salida
necesaria. Se halla el valor de Ip4 que es necesario para hallar las
resistencias de base:
Se decidió por una ganancia muy grande debido a los problemas
tenidos por la pérdida de ganancia que más tarde se 𝐼𝑐𝑞4
𝐼𝑝4 = 10 ∗ ( ) = 0.27𝑚𝐴
solucionaron, por lo que se mantuvo dicha ganancia para evitar 𝐵
más de estos inconvenientes.
La ganancia analítica ideal fue de 750, pero debido a que las 𝑉𝑏𝑒 + 𝐼𝑐𝑞4 ∗ 𝑅𝑒4
𝑅8 = = 9.42𝑘Ω
fórmulas de diseño implican diferentes aproximaciones, se 𝐼𝑝4
hallara más adelante el valor real de la ganancia analítica al
reemplazar los valores de las resistencias correspondientes, y a 𝑉𝑐𝑐 − 𝐼𝑝4 ∗ 𝑅8
partir de dicho valor se realizara la comparación con los datos 𝑅7 = = 79.4𝑘Ω
𝐼𝑝4
simulados y experimentales Y se halla la impedancia de entrada para usarla en la etapa
anterior:
Tomando en cuenta que por etapas se dividen en:
𝑍𝑖𝑛4 = [𝑅7||𝑅8]||[𝑟𝜋4 + (𝐵 + 1)𝑅𝑒4] = 7.51𝑘Ω
𝐴𝑣 = 𝐴𝑣1 ∗ 𝐴𝑣2 ∗ 𝐴𝑣3 ∗ 𝐴𝑣4 = 6 ∗ 5 ∗ 5 ∗ 5
Conociendo ya todas las variables de la cuarta etapa, se
Se hizo una estimación de que las tres primeras etapas procede a hallar el verdadero valor de ganancia que se está
requerirán únicamente de una fuente Vcc de 12v, y que la última adquiriendo con esta configuración, utilizando la formula
etapa inversora, la seguidora y la de potencia requerirán de una completa que es:
Vcc de 24v, que corresponde a una fuente Vcc y una Vee con
valores de 12v. 𝐵 ∗ (𝑅𝑐4||𝑍𝑖𝑛5)
𝐴𝑣4 = − = −4.65
𝑟𝜋4 + (𝐵 + 1)𝑅𝑒4
*4 Etapa
Se utilizó una B de 205, que es el valor utilizado en las demás *Etapa 3
etapas, y se realiza la estimación de elegir un valor bajo para la
resistencia de colector Rc4, y tomando la resistencia de carga Se toman las mismas fórmulas que la etapa anterior, tomando
RL4 como la impedancia de entrada del seguidor Zin5. en cuenta que:
Se eligió un valor de Rc4 de 2kΩ.
𝑅𝑐3 = 𝑅𝐿3 = 𝑍𝑖𝑛4
𝑅𝐿4 = 𝑍𝑖𝑛5 = 10𝑘Ω
𝑉𝑐𝑐 = 12𝑣
𝑉𝑐𝑐 = ±12 𝑣
Usando esto entonces:
Se utiliza una formula aproximada de ganancia para poder 𝑅𝑐3||𝑅𝐿3
despejar el valor de Re4: 𝐴𝑣3 = −
𝑅𝑒3
𝑅𝑐4||𝑅𝐿4 3.75𝑘
𝐴𝑣4 = − 𝑅𝑒3 = = 751 Ω
𝑅𝑒4 5
2𝑘Ω||10KΩ
𝑅𝑒4 = = 333.33Ω 𝑅𝑎𝑐3 = (𝑅𝑐3||𝑅𝐿3) + 𝑅𝑒3 = 4,5𝑘Ω
5
𝑅𝑑𝑐3 = 𝑅𝑐3 + 𝑅𝑒3 = 8,26 𝑘Ω
Se proceden a hallarse los valores correspondientes de Rdc y
Rca para luego hallar la Icq del transistor de esta etapa: 𝑉𝑐𝑐
𝐼𝑐𝑞3 = = 0,94𝑚𝐴
𝑅𝑎𝑐3 + 𝑅𝑑𝑐3
𝑅𝑎𝑐4 = (𝑅𝑐4||𝑅𝐿4) + 𝑅𝑒4 = 2𝑘Ω
𝐼𝑐𝑞3
𝑅𝑑𝑐4 = 𝑅𝑐4 + 𝑅𝑒4 = 2.33 𝑘Ω 𝐼𝑝3 = 10 ∗ ( ) = 45,8 𝑢𝐴
𝐵
 INF-MCU
4
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 4 de 10

𝑉𝑏𝑒 + 𝐼𝑐𝑞3 ∗ 𝑅𝑒3

𝑅6 = = 30,68 𝑘Ω 𝑅𝑐1||𝑅𝐿1
𝐼𝑝3 𝐴𝑣1 = −
𝑅𝑒1
𝑉𝑐𝑐 − 𝐼𝑝3 ∗ 𝑅6
𝑅5 = = 231,21 𝑘Ω 35,72𝑘Ω
𝐼𝑝3 𝑅𝑒1 = = 5,95 𝑘Ω
6
𝑍𝑖𝑛3 = [𝑅5||𝑅6]||[𝑟𝜋3 + (𝐵 + 1)𝑅𝑒3] = 23,17 𝑘Ω
𝑅𝑎𝑐1 = (𝑅𝑐1||𝑅𝐿1) + 𝑅𝑒1 = 41,6 𝑘Ω
𝐵 ∗ (𝑅𝑐3||𝑍𝑖𝑛4)
𝐴𝑣3 = − = −4.80 𝑅𝑑𝑐1 = 𝑅𝑐1 + 𝑅𝑒1 = 77,4 𝑘Ω
𝑟𝜋3 + (𝐵 + 1)𝑅𝑒3
𝑉𝑐𝑐
𝐼𝑐𝑞1 = = 0,1 𝑚𝐴
*Etapa 2 𝑅𝑎𝑐1 + 𝑅𝑑𝑐1
𝐼𝑐𝑞1
𝑅𝑐2 = 𝑅𝐿2 = 𝑍𝑖𝑛3 𝐼𝑝1 = 10 ∗ ( ) = 4,91𝑢𝐴
𝐵
𝑉𝑐𝑐 = 12𝑣 𝑉𝑏𝑒 + 𝐼𝑐𝑞1 ∗ 𝑅𝑒1
𝑅2 = = 264,45𝑘Ω
Usando esto entonces: 𝐼𝑝1

𝑅𝑐2||𝑅𝐿2 𝑉𝑐𝑐 − 𝐼𝑝2 ∗ 𝑅2

𝐴𝑣2 = − 𝑅1 = = 2,17 𝑀Ω
𝑅𝑒2 𝐼𝑝1

11.58𝑘 𝑍𝑖𝑛1 = [𝑅1||𝑅2]||[𝑟𝜋1 + (𝐵 + 1)𝑅𝑒1] = 199𝑘Ω

𝑅𝑒2 = = 2.31 𝑘Ω
5
𝐵 ∗ (𝑅𝑐1||𝑍𝑖𝑛2)
𝐴𝑣1 = − = −5,73
𝑅𝑎𝑐2 = (𝑅𝑐2||𝑅𝐿2) + 𝑅𝑒2 = 13,9𝑘Ω 𝑟𝜋1 + (𝐵 + 1)𝑅𝑒1

𝑅𝑑𝑐2 = 𝑅𝑐2 + 𝑅𝑒2 = 25,48 𝑘Ω Por lo tanto, la verdadera ganancia analítica que se tiene es de:

𝑉𝑐𝑐 𝐴𝑣 = (−4,65) ∗ (−4,8) ∗ (−4,81) ∗ (−5,73) = 615,16

𝐼𝑐𝑞2 = = 0,3 𝑚𝐴
𝑅𝑎𝑐2 + 𝑅𝑑𝑐2
Teniendo ya todos los datos analíticos, se procede a seguir con
𝐼𝑐𝑞2 la simulación correspondiente para comprobar el
𝐼𝑝2 = 10 ∗ ( ) = 14,86 𝑢𝐴 funcionamiento del diseño realizado
𝐵

𝑉𝑏𝑒 + 𝐼𝑐𝑞2 ∗ 𝑅𝑒2 IV.II Simulación del proyecto

𝑅4 = = 94,6 𝑘Ω Los valores en dc de cada etapa se pueden ver en el output file,
𝐼𝑝2
y se comparan en la siguiente tabla:
𝑉𝑐𝑐 − 𝐼𝑝2 ∗ 𝑅4
𝑅3 = = 712,91 𝑘Ω Variable Teórico Simulación Experimental
𝐼𝑝2
Icq1 0,1 𝑚𝐴 0,1 𝑚𝐴 0, 09mA
𝑍𝑖𝑛2 = [𝑅3||𝑅4]||[𝑟𝜋2 + (𝐵 + 1)𝑅𝑒2] = 71,44𝑘Ω Icq2 0,3 𝑚𝐴 0,29 𝑚𝐴 0.253mA
Icq3 0,94𝑚𝐴 0,86𝑚𝐴 0,87mA
𝐵 ∗ (𝑅𝑐2||𝑍𝑖𝑛3) Icq4 5.55𝑚𝐴 4.95𝑚𝐴 4, 615mA
𝐴𝑣2 = − = −4.81
𝑟𝜋2 + (𝐵 + 1)𝑅𝑒2 Icq5 29.96 𝑚𝐴 28,8mA 27. 5mA
Vce1 4.26𝑣 4.20V 3.9V
*Etapa 1 Vce2 4.36𝑣 4. 59V 5,45V
Vce3 4.23v 4.87V 4, 55V
𝑅𝑐1 = 𝑅𝐿1 = 𝑍𝑖𝑛2
Vce4 11.1v 12.4V 13V
𝑉𝑐𝑐 = 12𝑣 Vce5 8.03v 8.57V 8,7V
Vce6 12V 12V 11.4V
Usando esto entonces: Vce7 12V 12V 12V

UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Tabla 1.Valores en DC del amplificador
Siguiendo con los parámetros pedidos, se muestra en el anexo
A una ganancia que sea mayor o igual a 300 y que tenga una
tolerancia del 5%, que en este caso es de 621, que tiene un
margen de error del 0.95% con respecto al valor analítico.
Tomando ese valor de 621, el punto de -3dB en baja y alta
frecuencia es:
621
𝐹= = 439.113
√2
Ilustración 1. Puntos de -3dB
Quedando los siguientes valores:
𝐹l = 35.48 Hz
𝐹𝐻 = 124.313 𝐾𝐻𝑧
Para tener estos valores, el equipo de trabajo realizo varias
pruebas usando la formula dada en la guía de trabajo, y resulto
efectiva en las primeras 5 etapas, pero al agregarle la etapa de
potencia y los capacitores correspondientes estos valores
dejaban de cumplir con los parámetros acordados, y se
descubrió que solo era necesario darle un valor elevado a los
capacitores de la última etapa para conseguir los parámetros
especificados.
En la frecuencia alta si se utilizó la fórmula de la guía, pero a
pesar de no dar la frecuencia deseada, si dio un valor que
cumplía con los parámetros dados.
En el dominio del tiempo, en el Anexo B se puede apreciar la
señal de salida con una amplitud pico a pico de 15.1,
utilizando un voltaje de entrada de 12.5 mV.
En el Anexo C se puede ver la impedancia de entrada, que
tiene un valor de 204.8 KΩ.
En el Anexo D se puede ver la impedancia de salida, que tiene
un valor exacto de 20Ω.
La respuesta en la banda de paso es máximamente plana,
como se puede ver en el anexo A.
Finalmente, el montaje completo en Orcad del amplificador se
puede ver en el anexo E.
IV.III Montaje y medición experimental
INF-MCU
5
Versión: 1.0
Página: 5 de 10
Se utilizaron resistencias con valores comerciales muy
aproximadas a los valores dados en el diseño, recurriendo
incluso al uso de sumar resistencias en serie para lograr el
valor deseado.
En la etapa de potencia, se utilizaron transistores Tip41C y
Tip42C debido a las condiciones del circuito, igualmente la
resistencia RL se decidió por usar una de 5W para evitar
problemas de recalentamiento y del funcionamiento.
En el montaje se usó un disipador de calor en los transistores
para evitar su recalentamiento y lograr que funcione una gran
cantidad de tiempo sin que se vean daños por la temperatura.
El montaje experimental está en el anexo F
Se procedió con realizar las mediciones de los parámetros en
DC, tomando los valores de Icq y de Vce en cada etapa
realizando mediciones indirectas para hallar Icq para no abrir
el circuito y evitar inconvenientes, por lo que se midió el
voltaje sobre las resistencias correspondientes y se hallaron las
corrientes usando la ley de Ohm.
Los valores medidos se anotaron en la tabla 1 junto a los
valores analíticos y simulados para ver las similitudes.
En la parte AC, se comenzó midiendo la entrada arrojada por
el generador de señales, que boto los siguientes datos:
Ilustración 2. Valor Vpp de la entrada
Como era un valor muy bajo, el osciloscopio no mostraba una
señal limpia, por lo que solo se consideró el valor del voltaje
pico a pico que si es el correcto.
Luego se procedió a medir la salida del amplificador, y se
presentó en la fuente de DC del laboratorio un corto si no se le
proporcionaba suficiente corriente al circuito, y luego de
solucionar ese inconveniente, se veían variaciones mínimas en
la corriente dada por la fuente DC, que resultaban en señales
muy variadas mostradas por el osciloscopio, pero que estaban
dentro del rango esperado.

UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Ilustración 3. Salida del amplificador
La salida de la figura 3 es la más común cuando no se
presentan las variaciones de corriente por parte de la fuente
DC, el resto de mediciones varían desde 14.8 a 16 Vpp.
Tomando ambos datos:
15.2𝑉
𝐴𝑣 = = 593.75
25.6𝑚𝑉
Que es un valor de ganancia dentro del 5% de tolerancia
permitido por la ganancia analítica que es de 615.
V. CONCLUSIONES
Cuando se tienen ganancias muy altas es recomendado utilizar
más etapas para tener estabilidad en el circuito, ya sea en su
excursión simétrica como en su funcionamiento normal, y en
este caso fueron 6 etapas las implementadas para el
amplificador de potencia.
En la última etapa inversora y la etapa seguidora, se descartó
la aproximación de la máxima transferencia de potencia y se
dejó el valor de la resistencia del colector a decisión del
diseñador bajo la condición de ser menor Rc a la RL debido a
que había una caída en la ganancia al mantener la máxima
transferencia de potencia.
En el proceso utilizado para el diseño, a pesar de elegir las
ganancias deseadas para cada etapa, debido a las
aproximaciones utilizadas en las formulas, la ganancia
analítica no puede ser tomada como la multiplicación de cada
ganancia independiente dada por el diseñador, sino que se
debe despejar la respectiva formula y hallarla luego de tener
todos los parámetros deseados.
Se decidió utilizar solo una fuente DC en las primeras etapas
para no desperdiciar potencia, las últimas etapas del diseño si
cuentan con una alimentación compuesta por dos fuentes DC.
En la simulación se cambiaron los betas de cada transistor, sin
quitar sus características, cambiando el valor de “Betaf” hasta
que se tuviera el valor deseado, y solo modificando dichas
características a los Tip41 y Tip42 para que fueran pareados.
INF-MCU
6
Versión: 1.0
Página: 6 de 10
Para los valores de -3dB, se hicieron diversas pruebas en el
circuito usando los valores hallados mediante la fórmula, y no
había cambios significativos en la respuesta en frecuencia,
hasta que se descubrió que los capacitores de la etapa de
potencia son los encargados de dar el valor al punto de -3dB
en bajas frecuencias, mientras que el punto en alta frecuencia
si se puede hallar mediante la fórmula, y a pesar de dar
distante a lo deseado, cumple con los parámetros del diseño.
En la señal de salida en el dominio del tiempo, se muestra un
periodo avanzado de la señal desde el comienzo, debido a que
la onda ya se encuentra estabilizada y presenta la simetría
deseada.
El grupo de trabajo creo un código de Matlab que facilitaba las
pruebas en el diseño para lograr resistencias comerciales y
agilizar los procedimientos.
En el montaje experimental, los valores en DC
correspondientes a la corriente del colector se midieron de
manera indirecta, mediante la medición del voltaje en la
resistencia RC y su respectivo análisis con ley de Ohm.
Se requirió del uso de un disipador de calor en los transistores
de la etapa de potencia debido a la corriente que circulaba por
ellos y a la potencia presentada en esa etapa, que provocaba un
aumento considerable en la temperatura que podría afectar el
funcionamiento del circuito y por ende provocar errores en las
mediciones. Por el mismo motivo la resistencia RL es una
resistencia de 5W, para que no presente daños en su
composición ni en el funcionamiento.
La señal de salida varia constantemente en un rango esperado,
esto es debido a la fuente DC que no mantiene una corriente
estable al circuito, además de la variación de temperatura que
a pesar de tener sus protecciones sigue siendo un factor a
tomar en cuenta.
La fuente DC entrara en corto si no se le suministra la
corriente suficiente al circuito para su funcionamiento,
avisando con un led en rojo y una caída en los valores de
salida.
El grupo de trabajo examino todos los parámetros pedidos en
el diseño, cumpliendo con todos ellos y comprobados en el
desarrollo de la práctica, el proyecto en Orcad con la
simulación se subirá a Dropbox el día de la sustentación.
REFERENCIAS
[1] Guía de laboratorio 1, Amplificador multietapa con etapa de potencia,
Universidad Francisco De Paula Santander, Ing. Jose Alejo Rolon.
[2] Datasheet Q2N2222, Fairchild Semiconductors,
http://pdf.datasheetcatalog.com/datasheet_pdf/fairchild-
semiconductor/2N1613_to_PN2221A.pdf
 INF-MCU
7
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 7 de 10

[3] Datasheet 2N3906, Fairchild Semiconductors,

https://www.fairchildsemi.com/datasheets/2n/2n3906.pdf

[4] Datasheet Tip41C, Fairchild Semiconductor,

https://www.fairchildsemi.com/datasheets/TI/TIP41C.pdf

[5] Datasheet Tip42C, Fairchild Semiconductor,

https://www.fairchildsemi.com/datasheets/TI/TIP42.pdf
 INF-MCU
8
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 8 de 10

ANEXOS

ANEXO A. GANANCIA EN RESPUESTA EN FRECUENCIA

ANEXO B. GANANCIA EN DOMINIO DEL TIEMPO

 INF-MCU
9
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 9 de 10

ANEXO C. IMPEDANCIA DE ENTRADA

ANEXO D. IMPEDANCIA DE SALIDA

 INF-MCU
10
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER Versión: 1.0
PROGRAMA DE INGENIERÍA ELECTRÓNICA
ELECTRONICA III
Página: 10 de 10

ANEXO E. MONTAJE DEL AMPLIFICADOR EN ORCAD

ANEXO F. MONTAJE EXPERIMENTAL