UPV - Intranet - Valencia

Circuitos Electrónicos de Alta Frecuencia Curso 2017/2018
Práctica 3
“Diseño de amplificadores de bajo ruido (Low

Noise Amplifiers-LNAs)”
1. Introducción
Los amplificadores de bajo ruido (Low Noise Amplifiers-LNAs) constituyen un elemento
fundamental en cualquier receptor de comunicaciones. El LNA es el primer dispositivo
activo del front-end del receptor, por ello es importante que introduzca el menor ruido
posible y que aporte ganancia al sistema (aunque no sea la máxima disponible). Es por
ello que, cuando se diseña el front-end, se le presta especial atención a este subsistema.
El principal objetivo de esta práctica es proporcionar un resumen de las consideraciones
más relevantes que afectan al diseño de un LNA. Son varias las características de diseño
que están bajo el control del diseñador y que afectarán directamente a la sensibilidad del
receptor: el factor de ruido, la ganancia, el ancho de banda o la linealidad. El control de
estas características requiere, por un lado, de una comprensión del dispositivo activo por
parte del diseñador y, por otro, del diseño de redes de adaptación de impedancias que
permitan alcanzar los requerimientos de diseño.
En la presente Práctica se va a diseñar un LNA para un receptor Wifi utilizando el paquete
de diseño Microwave Office (MWO). Las especificaciones del LNA son las siguientes:
- Frecuencia de operación: 2.45 GHz
- Ancho de banda: 2.4-2.5 GHz
- Ganancia de potencia > 15 dB
- Figura de Ruido < 1 dB
El diseño del amplificador se realizará siguiendo las siguientes acciones:
1. Elección del dispositivo activo y evaluación de los modelos del transistor
empleados por MWO.
2. Análisis de la estabilidad del dispositivo y, en su caso, estabilización por
resistencia.
3. Planteamiento de las especificaciones de ruido y ganancia sobre la carta de Smith.
Establecimiento del compromiso de diseño.
4. Análisis de los parámetros S del dispositivo activo estabilizado.
5. Diseño de las redes de adaptación mediante la técnica de la imagen negativa.
6. Implementación de las redes de adaptación empleando parámetros concentrados
(Diseño de banda estrecha).
7. Análisis del efecto de la incorporación de una antena en el puerto de entrada del
amplificador.
8. Análisis del efecto de la red de polarización sobre el diseño realizado.
9. Implementación de las redes de adaptación mediante el uso de parámetros
distribuidos (Diseño de banda ancha).
1
2. Desarrollo de la Práctica
2.1. Elección del componente activo y evaluación de los

modelos empleados por MWO
El diseño de cualquier amplificador comienza con la selección de un elemento activo que
permita cumplir con las especificaciones deseadas.
En la presente práctica se va a diseñar un amplificador basado en el transistor bipolar
BFP740 de Infineon. Se trata de un transistor BJT NPN realizado en tecnología SiGe:C.
Es de banda ancha, bajo consumo y muy bajo ruido (NFmin=0.85 dB@5.5 GHz, 3 V,
6 mA). Su frecuencia de transición (i.e. fT =44 GHz@3 V, 15 mA) lo hace adecuado para
conseguir ganancias elevadas hasta unos 11 GHz (MAG=19.5 @ 5.5 GHz, 3 V, 15 mA).
Tarea 1
Estudia detenidamente el catálogo del BFP740 adjunto a la Tarea en PoliformaT.
Intenta comprender la información más relevante contenida en él para hacerte una idea
general de las prestaciones del dispositivo.
En Tareas posteriores tendrás que volver al catálogo para obtener o contrastar
información.
MWO trabaja con los modelos del dispositivo activo Gummel-Poon (GP) y Parámetros
S. Ambos modelos están disponibles en la web del fabricante. El modelo de Parámetros
S no es más que una descripción del transistor en un formato estándar organizado en
varias columnas. En la primera columna se especifican las frecuencias a las que se han
medido los parámetros S, y en el resto de columnas los valores de dichos parámetros. El
fabricante proporciona diferentes archivos para distintos puntos de polarización del
transistor, cuando el nombre del archivo incorpora la etiqueta “noise”, el modelo también
incluye información del ruido del dispositivo. La principal limitación de este modelo es
que no permite ni optimizar el punto de polarización del diseño, ni estudiar el efecto que
tiene la red de polarización sobre el comportamiento en pequeña señal del amplificador.
La disponibilidad del modelo GP, y no solamente del fichero de parámetros S para unas
determinadas condiciones de operación, permite simular el dispositivo incorporando
información del circuito de polarización.
Una buena práctica del diseñador es evaluar la coherencia de los dos modelos
proporcionados por el fabricante, con este fin se plantea la siguiente tarea.
2
Tarea 2
Incluye en el proyecto los dos modelos del dispositivo proporcionados por el
fabricante: GP y Parámetros S.
Para incluir el modelo GP importa el netlist BFP740_spice_v3.txt1 adjunto a la Tarea
en PoliformaT, escoge el formato Pspice netlist (*.cir) y confirma el intercambio de
puertos para adaptar la estructura de Spice a la de MWO. Una vez incluido en el
proyecto ya está disponible para ser emplazado en un esquemático a través de
Elements→Subcircuits. Al emplazarlo aparece representado como una caja de cuatro
puertos, para que aparezca representado con el símbolo del transistor puedes importar
el símbolo proporcionado por el fabricante (archivo adjunto a la Tarea en PoliformaT
Symbol MWO for infineon_BJT_BFP740.syf2) mediante Project → Circuit Symbols →
Import Symbols. Una vez importado debes asociarlo al subcircuito a través de sus
propiedades (selecciona BJT4-2E de la lista).
Para incluir en el proyecto el modelo de parámetros S importa el archivo
BFP740_w_noise_VCE_2_5_V_IC_12mA.s2p 3 adjunto a la Tarea en PoliformaT
como Data File. Observa que, de entre todos los modelos de parámetros S
proporcionados por el fabricante, se ha escogido el correspondiente a una polarización
de VCE=2.5V e IC=12mA, estos valores fijarán la red de polarización del transistor.
Para llevar a cabo la comparación de ambos modelos crea un esquemático que incluya
el transistor representado por sus parámetros S (ver Figura 1). A continuación crea un
segundo esquemático que incluya el transistor representado por su modelo GP (Ver
Figura 2), en este caso es necesario incluir la red de polarización. En esta primera fase
de la práctica se utilizará una red de polarización ideal implementada mediante el
elemento BIASTEE que puedes encontrar en Circuit Elements → General → Passive
→ Other4. Para fijar los valores de VCE=2.5V e IC=12mA basta con ajustar las fuentes
de tensión V1 y V2 conectadas en las entrada DC de cada elemento. Dicho ajuste
puedes realizarlo mediante la herramienta Tune. Recuerda que MWO permite mostrar
las tensiones en los nodos y las corrientes en los elementos. Para ello utiliza el botón
derecho sobre el esquemático en la ventana Project y selecciona Add Annotation.
Incluye las medidas DCVA_N y DCIA.
Compara gráficamente los valores de los parámetros S (Linear→Port Parameter→S)
y de la figura de ruido (Linear→Noise→NF) que proporcionan ambos modelos (Ver
Figura 3). Recuerda definir en las opciones del proyecto el margen de frecuencias de
trabajo.
Una vez comprobado que el modelo GP es coherente con el de parámetros S en el margen

de frecuencias de diseño, se trabajará con el modelo GP en el resto de la práctica.
1
El archivo ha sido obtenido de la web del fabricante.
2
3
4
El estudio del efecto que tiene la red de polarización en el comportamiento en pequeña señal del
amplificador se dejará para una fase posterior de la práctica.
3
BIASTEE
ID=X2
1 RF 2
& RF
DC
SUBCKT 1 DC PORT
PORT BIASTEE ID=S1 C 3 P=2
SUBCKT P=1 ID=X1 NET="BFP740" Z=50 Ohm
Z=50 Ohm
PORT ID=S1 2 RF 1 2
P=1 NET="BFP740_w_noise_VCE_2_5V_IC_8_0mA" RF &
DC B DCVS
Z=50 Ohm DC
ID=V1
3 V=1 V
1 2 E1 E2
3 4
PORT
P=2 DCVS
Z=50 Ohm ID=V2
V=1 V
Fig. 1. Evaluación del modelo de parámetros S Fig.2. Evaluación del modelo GP del transistor
del transistor.
Comparativa Modelos S11 S22

0
-5
-10
DB(|S(1,1)|)
BFP740_GP_Model
DB(|S(1,1)|)
BFP740_S_PARAM_Model
DB(|S(2,2)|)
BFP740_S_PARAM_Model
DB(|S(2,2)|)
BFP740_GP_Model
-15
0.1 2.1 4.1 6.1 8
Frequency (GHz)
Fig. 3. Comparación de los modelos GP y Parámetros S
2.2. Análisis de estabilidad

La tendencia a la inestabilidad (i.e. oscilación) de un amplificador puede ser evaluada a
partir de los parámetros S del dispositivo.
El factor de estabilidad de Rollett se obtiene mediante la expresión:
1 + |𝐷|2 − |𝑆11 |2 − |𝑆22 |2

𝐾=
2 · |𝑆12 | · |𝑆21 |
donde
𝐷 = 𝑆11 𝑆22 − 𝑆12 𝑆21
Si K > 1, entonces el amplificador es incondicionalmente estable para cualquier

combinación de carga y fuente conectada al mismo. Por el contrario, si K < 1 el
dispositivo es potencialmente inestable y podría oscilar bajo determinadas combinaciones
de impedancia de carga y fuente.
En el caso de un dispositivo con K < 1, es de enorme importancia conocer qué
impedancias de carga y fuente podrían causar inestabilidad. En este sentido, una
4
herramienta de gran valor son los círculos de estabilidad, que representan en la Carta de
Smith la frontera entre las regiones estable e inestable.
Otra medida de interés para evaluar la estabilidad de un amplificador es lo que se conoce
como el factor de estabilidad geométrico , que representa la distancia que existe entre
el centro de la Carta de Smith y el punto inestable más cercano. Si dicho factor es mayor
que la unidad, significa que los círculos de estabilidad están fuera de la carta y por tanto
que el amplificador es incondicionalmente estable.
Tarea 3
En esta tarea se estudiará la estabilidad del transistor de tres formas diferentes:
1. A través de la medida del factor de Rollet: Añade una nueva gráfica con la
medida del factor de Rollett que podrás encontrar en el tipo de medida
Linear→Stability. A partir de los resultados obtenidos evalúa la estabilidad del
amplificador en la banda de frecuencias de interés.
2. A través de la representación de los círculos de estabilidad: Añade una nueva
gráfica de tipo Carta de Smith con los círculos de estabilidad de la fuente y de
la carga. Podrás encontrar las medidas SCIR1 y SCIR2 en el tipo de medida
Linear→Circle. La zona punteada próxima al círculo indica hacia donde se
extiende la región de inestabilidad (Ver Figura 4)5. Observa que el centro de la
carta de Smith (ZS=ZL=50) es por tanto incondicionalmente estable. ¿Qué tipo
de impedancias serían inestables a la vista de los círculos de estabilidad?
3. A través de la medida del factor de estabilidad geométrico: Añade una nueva
medida a la gráfica donde has representado el factor de Rollett e incluye el
factor de estabilidad geométrico para la carga y la fuente. Podrás encontrarlo en
el tipo de medida Linear → Stability. A partir de los resultados obtenidos evalúa
la estabilidad del amplificador en la banda de frecuencias de interés.
Fig. 4. Representación de los círculos de estabilidad de fuente y carga.
5
MWO representa un círculo de estabilidad para cada valor de frecuencia definido en las opciones del
proyecto, para limitar el número de frecuencias y poder interpretar mejor los resultados modifica el Grid
en properties.
5
Aunque es posible trabajar con amplificadores potencialmente inestables si las

impedancias de fuente y carga son conocidas y su valor está controlado, no es
recomendable como práctica general. Existen diversas técnicas para conseguir estabilizar
un amplificador, aunque lo más habitual consiste en admitir un cierto compromiso entre
ganancia y estabilidad.
Renunciando a cierta ganancia es posible conseguir que el amplificador sea
incondicionalmente estable. Esto puede lograrse mediante la elección de un nuevo punto
de polarización, o bien mediante la incorporación de elementos a la entrada y/o la salida.
Una técnica muy habitual es incorporar elementos resistivos en serie o paralelo a la salida
del amplificador que reducen la ganancia del mismo al tiempo que aumentan o
disminuyen la impedancia de salida, tal y como se muestra en la Fig. 5.
BIASTEE
ID=X1
1 RF 2
& RF
DC
DC PORT
1 3 P=2
SUBCKT
PORT BIASTEE ID=S1 C Z=50 Ohm
P=1 ID=X2 NET="BFP740"
Z=50 Ohm
2 RF 1 2
RF & DCVS
DC B
DC ID=V2 RES
V=1 V ID=R1
3
E1 E2 R=1 Ohm
3 4
DCVS
ID=V1
V=1 V
Fig. 5. Estabilización del transistor por degeneración de ganancia.
Tarea 4
Añade una resistencia de estabilización a la salida del amplificador. Obtén, mediante
la herramienta Tune, el valor de la resistencia que garantiza la estabilidad incondicional
del amplificador en todo el rango de frecuencias. Para ello deberás observar las gráficas
que muestran los factores y/o los círculos de estabilidad. Ten en cuenta que variando
el punto de polarización del transistor también puedes actuar sobre la estabilidad el
transistor, de hecho, en ocasiones conviene actuar también sobre dicho punto de
polarización para no perder excesiva ganancia.
¿A cuánta ganancia habéis tenido que renunciar para garantizar la estabilidad
incondicional del amplificador? Las medidas correspondientes a la ganancia de
6
transducción GT y la máxima ganancia disponible Gmax6 las podrás encontrar en el tipo

de medida Linear → Gain.
Una vez estabilizado el transistor se plantearán las especificaciones de ruido y ganancia

sobre la carta de Smith, esto servirá para establecer el compromiso de diseño que se va a
seguir.
2.3. Planteamiento de las especificaciones de diseño.

Establecimiento del compromiso de diseño.
MWO permite representar el lugar que ocupan todas las impedancias de fuente (Γs)
“vistas” desde la entrada del transistor en dirección a la fuente (Ver Figura 6) que, para
una determinada frecuencia, fijarán una determinada figura de ruido o una ganancia. El
conjunto de dichas impedancias (tanto las que fijan una figura de ruido, como las que
fijan una ganancia) forman círculos en carta. En la Figura 7 se muestran, en color marrón,
el lugar que ocuparán las Γs para diferentes valores de la figura de ruido. El círculo central
representa la mínima figura de ruido que es capaz de proporcionar el transistor, a partir
de dicho círculo se muestran 4 grupos de círculos correspondientes a incrementos de
0.1dB sobre la mínima. En cada grupo hay 4 círculos correspondientes a 4 frecuencias
diferentes situadas entre 2.3 y 2.6 GHz. En color rojo se muestran los círculos de
ganancia. Las aspas rojas muestran el lugar que ocupan las Γ s que proporcionan la
Máxima Ganancia Disponible del transistor siendo éste estable, los grupos de círculos
que rodean dichas aspas corresponden a Γs que proporcionan ganancias por debajo de la
MAG en saltos de 2dB. Al igual que ocurría con la figura de ruido, en cada grupo aparecen
4 círculos correspondientes a las 4 frecuencias en las que se está evaluando la ganancia.
Γout ΓL
ΓS Γin S21
ZS
+ Match  s11 s12 

ZL
Match
VS Network s  Network
 21 s 22 
S12
Fig. 6. Diagrama de bloques del amplificador.
6
La ganancia de transducción GT es la relación entre la potencia entregada a la carga y la máxima potencia
disponible de la fuente. Es decir, es la ganancia del amplificador bajo las condiciones de carga actuales (i.e.
la ganancia que obtenemos por el hecho de introducir el amplificador entre la carga y la fuente) y coincidirá
en nuestro estudio con el |S21| ya que las impedancias terminales de los puertos son de 50Ω.
La máxima ganancia disponible Gmax es la ganancia que tendría el amplificador en condiciones de
adaptación compleja conjugada simultánea en la carga y en la fuente. Éste es el valor máximo de
ganancia que podemos conseguir bajo condiciones de estabilidad, aunque normalmente la ganancia de
transducción que obtendremos será siempre menor debido a pérdidas en los elementos de la red de
adaptación, la red de polarización, etc.
7
Fig. 7. Planteamiento de las especificaciones de diseño sobre la carta de Smith.
Tarea 5
Representa los círculos de la figura de ruido del transistor en una carta de Smith
(Linear→Circle→NFCIR). Representa 4 círculos con un step de 0.1dB y ajusta el
número de frecuencias a partir del Grid en properties. Si los representas sin considerar
la resistencia de estabilización7 comprobarás que el círculo central proporciona una
figura de ruido cuyo valor es muy cercano al dado por el fabricante en el archivo *.s2p
para 2.4 GHz. Al añadir la resistencia de estabilización se modifica dicho valor, puedes
comprobarlo mediante la carta o a partir de la representación de la figura de ruido en
función de la frecuencia.
Representa los círculos de ganancia del transistor en la misma carta de Smith
(Linear→Circle→GAC_MAX). Representa 3 círculos con un step de ganancia de 2dB.
Comprueba que las Γs situadas en los círculos más internos serán las que proporcionen
más ganancia (alrededor de 20dB de ganancia), y a medida que nos vamos moviendo
por los círculos más externos la ganancia se va reduciendo.
De esta representación se deduce una conclusión muy importante relacionada con el

diseño de este tipo de subsistemas: Si se diseña para conseguir la menor figura de ruido
que es capaz de proporcionar el amplificador no se logrará obtener de él la máxima
ganancia que es capaz de suministrar, y por tanto, como se verá en la siguiente tarea,
7
Recuerda que puedes desactivar elementos del esquemático con la opción toggle que aparece al apretar
el botón derecho del ratón sobre el elemento a desactivar.
8
tampoco se estará diseñando para conseguir la Máxima Transferencia de Potencia (MTP)

entre la fuente y el amplificador.
Una buena práctica de diseño en cualquier subsistema de comunicaciones es evaluar sus

parámetros S. Con este fin, se han representado en la Figura 8 los valores de los
parámetros S12 y S21. La representación se ha hecho en un diagrama polar.
Parámetros S en polar
Mag Max Swp Max
90
75
105
10 4 GHz
60
12
0
S(1,2)
45
Bias_Ideal.$FPRJ
13
5
S(2,1)
Bias_Ideal.$FPRJ 30
15
0
15
165
0
-180
-15
-165
-3
0
0
- 15 -4
35
5
-1
-6
20
0
-1
-105
-75
2 Swp Min
-90
Per Div 0.1 GHz
Fig. 8. Representación de los valores de S12 y S21 en un diagrama polar.

El módulo del parámetro S21 está relacionado con la ganancia del dispositivo, y el de S12
con la realimentación interna del transistor. Cuando el módulo de este parámetro toma un
valor muy reducido se puede asumir que el dispositivo es unilateral. Esto significa que
las variaciones de la impedancia de entrada no van a afectar a la impedancia de salida del
amplificador, y viceversa, las variaciones en la impedancia de salida tampoco van a
afectar a las de entrada. En estas condiciones, es posible abordar por separado el diseño
de las redes de adaptación de impedancia de carga y fuente.
Cuando se asume unilateralidad en el dispositivo Γin≈S11 y Γout≈S22, por tanto, la
representación de ambos parámetros (S11 y S22) nos ofrece información muy valiosa
acerca de las impedancias de entrada y salida del dispositivo activo. En la Figura 9 se han
representado los parámetros S11 y S22 sobre una carta de Smith. De la Figura 9 se deducen
varias consideraciones importantes. La primera consideración hace referencia al tipo de
impedancias de entrada y salida que presenta el transistor. En la carta se aprecia que, en
el margen de frecuencias de trabajo, la impedancia de entrada está situada sobre un círculo
de resistencia constante, por tanto, puede modelarse como una resistencia de unos 10 Ω
en serie con un condensador de 2 pF. Del mismo modo, la impedancia de salida está
9
ubicada en un tramo de un círculo de conductancia constante en el margen de frecuencias

de diseño. Por tanto, puede modelarse como una resistencia de 15 Ω en paralelo con un
condensador de 1 pF.
La segunda consideración importante está relacionada con el lugar que ocupan en la carta
las ΓS que proporcionan la MTP (𝑆11 considerando que el transistor es unilateral). Si se
representan estos valores sobre la misma carta de Smith en la que se habían representado
los círculos de figura de ruido y ganancia se observa que (ver traza verde en Figura 7),
como era de esperar, las ΓS que proporcionan la MTP están cerca del lugar que ocupan
las ΓS que proporcionan la máxima ganancia, pero alejadas de las ΓS que proporcionan la
mínima figura de ruido. Se debe establecer por tanto un compromiso de diseño entre MTP
– Ganancia – Figura de ruido, el cual vendrá fijado por las especificaciones del diseño.
En nuestro caso, teniendo en cuenta los requerimientos de diseño planteados al inicio de
la práctica, se concluye que una buena zona de diseño para ubicar ΓS sería la zona señalada
por la elipse trazada en negro.
La tercera consideración importante es que el movimiento que trazan en la carta las ΓS

que proporcionan la MTP cuando se aumenta la frecuencia es en el sentido contrario de
las agujas del reloj. Cuando el margen de frecuencias considerado no es muy grande
(banda estrecha), dicho movimiento puede conseguirse con redes de adaptación
habituales. Sin embargo, en aplicaciones de banda ancha es necesario recurrir a técnicas
basadas en elementos distribuidos que se verán en la última parte de esta práctica.
Tarea 6
Representa los parámetros S21 y S12 en un diagrama polar y los parámetros S11, 𝑆11 y
S22 en una carta de Smith. Comprueba si es correcta la consideración de unilateralidad
del transistor.
Añade en la carta de Smith en la que habías representado los círculos de ganancia y
figura de ruido la representación de 𝑆11 (de este modo tendrás en la misma carta el
lugar que ocupan las ΓS que proporcionan el menor ruido, la máxima ganancia y la
MTP). Determina la zona en que debería estar ubicada Γ S para cumplir las
especificaciones de diseño.
2.4. Diseño de las redes de adaptación de entrada y salida:

Técnica de la Imagen Negativa.
La técnica de la imagen negativa consiste en crear un modelo formado por el transistor
escogido para el diseño y un conjunto de componentes reactivos de valor negativo. Los
componentes reactivos suelen ser condensadores (ocasionalmente también es necesario
utilizar elementos inductivos) cuyos valores se ajustan para cumplir al mismo tiempo las
especificaciones de ganancia y ruido. También son parámetros de ajuste las impedancias
de fuente y carga del modelo, aunque éstas siempre de valor positivo. Las topologías de
las redes de elementos reactivos negativos deben ser similares a las topologías de las
reactancias de entrada y salida del transistor.
10
El ajuste de los parámetros del modelo en MWO puede hacerse bien a través de la
herramienta Tune o bien mediante el optimizador. En este último caso es necesario definir
los “goals” de optimización para cubrir las especificaciones del diseño. En este punto el
diseñador tiene libertad para elegir los goals más adecuados según sus necesidades.
S(1,1)
Bias_Ideal.$FPRJ Parámetros S en SChart
Conj(S(1,1))
1.0
2.3 GHz
Swp Max
0.8
Bias_Ideal.$FPRJ 2.45 GHz r 0.218837
S(2,2)
r 0.212423 x 0.637646 4GHz
6
x 0.565624
0.
Bias_Ideal.$FPRJ
0
2.
S(1,2)
Bias_Ideal.$FPRJ
4
0.
0
3.
0
4.
2.6 GHz 5.0
0.2 r 0.206284
x 0.499606
0.7022 GHz
r 1.00649 10.0
2.6 GHz x 0.0189959
10.0
r 0.285431
0.2
0.4
0.6
0.8
1.0
2.0
3.0
4.0
5.0
x -0.0666903
0
2.3 GHz -10.0

r 0.296568
x -0.071346
2
-0. 0
2.6 GHz -5.
r 0.206284
x -0.499606 0
2.45 GHz -4
.
r 0.212423
x -0.565624
.0
.4
-3
-0
.0
2.3 GHz
-2
r 0.218837
.6
x -0.637646
-0
-0.8
Swp Min
-1.0
0.1GHz
Fig. 9. Representación de los valores de S11 y S22 en una carta de Smith.
Tarea 7
Crea un esquemático con el modelo de imagen negativa. Utiliza una topología de
condensador en serie para la entrada y un condensador en paralelo para la salida (las
topologías se han seleccionado de acuerdo a las reactancias de entrada y salida
obtenidas en la tarea anterior). Sitúa a la salida una inductancia en paralelo cuya misión
será la de aplanar la respuesta de ganancia del amplificador en función de la frecuencia
(Ver Figura 10).
11
SUBCKT
PORT CAP ID=S1
P=1 ID=C1 NET="Bias_Ideal"
Z=50 Ohm C=1 pF
1 2
PORT
P=2
Z=50 Ohm
CAP IND
ID=C2 ID=L1
C=1 pF L=1 nH
Fig. 10. Modelo de imagen negativa.

Los parámetros ajustables del modelo son (Z1-impedancia del puerto 1, C1, C2, L1 y Z2-
impedancia del puerto 2) los cuales pueden ajustarse mediante la herramienta Tune o
mediante el optimizador. En este último caso es necesario introducir los goals de
optimización que, en este diseño, serán GT>15dB y NF<1dB en el ancho de banda
especificado.
Para llevar a cabo el ajuste de los parámetros (bien de forma manual o bien empleando el
optimizador) es una buena práctica de diseño analizar cómo afecta cada uno de dichos
parámetros a los goals de diseño, esto puede hacerse mediante la herramienta Tune.
Tarea 8
Ajusta los parámetros del modelo de la imagen negativa, bien de forma manual o bien
empleando el optimizador. Observa que la figura de ruido del modelo la fijan
fundamentalmente Z1 y C1, sin embargo, en el valor de la ganancia intervienen todos
los parámetros del modelo. Considerando un comportamiento unilateral del transistor,
una posible estrategia de ajuste sería:
1. Intentar alcanzar el goal de NF ajustando los valores de Z 1 y C1 mediante la
herramienta tune.
2. Intentar alcanzar el goal de Ganancia ajustando C2, L1 y Z2 mediante la
herramienta tune.
3. Lanzar el optimizador con los dos goals de NF y ganancia definidos dejando
ajustables todos los parámetros del modelo. Incluir límites en los valores
máximos y mínimos del optimizador, para ello debes utilizar la información
obtenida en los dos pasos anteriores.
Es importante “vigilar” durante el proceso de ajuste las gráficas de NF y Ganancia
sobre las que se ha definido el goal, así como los parámetros de estabilidad del modelo
(Rollet factor o círculos de estabilidad) para asegurar que no se pierde la estabilidad
durante el ajuste de los parámetros del modelo.
Una vez optimizado el modelo de imagen negativa, los valores negativos de los
componentes reactivos del modelo se convierten en positivos y se utilizan como modelos
12
de carga de las redes de adaptación que se quieren diseñar (ver Figuras 11 y 12). A partir
de estos nuevos circuitos se sintetizan las redes de adaptación.
SUBCKT
PORT ID=S1
P=1 NET="Input_Match_Net"
Z=50 Ohm
1 2 SUBCKT
ID=S1
NET="Output_Match_Net"
CAP 1 2
ID=C1
C=1 pF
PORT
P=1
RES Z=50 Ohm
CAP IND
ID=R1 ID=C1 ID=L1
R=1 Ohm C=1 pF L=1 nH
RES
ID=R1
R=1 Ohm
Fig. 11. Modelo de carga de la red de Fig. 12. Modelo de carga de la red de adaptación de salida
adaptación de entrada
Un buen diseño de las redes de adaptación de impedancias que asegure una adaptación
casi perfecta entre fuente y carga, proporcionará una respuesta del amplificador final que
será prácticamente igual que la del modelo de imagen negativa, y por tanto, se cumplirán
los mismos goals que en dicho modelo.
2.5. Implementación de las redes de adaptación empleando

elementos concentrados (Banda estrecha).
Dado que queremos garantizar un ancho de banda superior a 300 MHz, se van utilizar
redes de adaptación LC de 2 elementos tanto para la entrada como para la salida. Para
realizar el cálculo de las redes de adaptación puedes utilizar la carta de Smith, las
ecuaciones presentadas durante las clases teóricas o una sencilla aplicación que puedes
encontrar en:
http://home.sandiego.edu/~ekim/e194rfs01/jwmatcher/matcher2.html
Otro método de cálculo consiste en utilizar el optimizador incluyendo como goal la
condición │S11│<-90, no obstante para tener una idea del orden de los valores sobre los
que arrancar el optimizador es recomendable obtener una estimación con la aplicación
del enlace o con la propia carta de Smith.
Tarea 9
Diseña las redes de adaptación a la entrada y salida del amplificador. Obtén los
elementos de la red de adaptación y construye un esquemático con la red elegida. (Ver
Figuras 13 y 14 en las que se muestra una red LC paso-bajo).
Comprueba que efectivamente la red de adaptación funciona, para ello representa en la
Carta de Smith la impedancia vista desde el puerto de 50(utiliza Linear → ZIN
seleccionando el puerto correspondiente)A la frecuencia central, la impedancia
debería situarse en el centro de la Carta de Smith.
13
PORT IND
ID=L1 PORT IND
P=1
L=1 nH P=1 ID=L1
Z=50 Ohm L=1 nH
Z=50 Ohm
PORT
PORT
P=2
P=2
Z=50 Ohm Z=50 Ohm
CAP
CAP ID=C1
ID=C1 C=1 pF
C=1 pF
Fig. 13. Red en “L” de adaptación de la Fig. 14. Red en “L” de adaptación de la salida.
entrada.
2.5.1. Análisis de resultados
Por último, una vez diseñadas e introducidas las redes de adaptación, debe evaluarse el
rendimiento del diseño. Si el diseño es correcto deben cumplirse las especificaciones de
ganancia y ruido.
Para realizar dicha evaluación se utilizará un banco de pruebas como el que se muestra
en la Figura 15. En las Figuras 16 y 17 se compara el comportamiento del amplificador
utilizando las redes de adaptación diseñadas (Figura 15) con el amplificador que utiliza
el modelo de la imagen negativa (Figura 10). En la Figura 16 se muestra la comparación
en términos de ganancia, y en la Figura 17 en términos de Figura de Ruido.
SUBCKT SUBCKT SUBCKT

ID=S2 ID=S1 ID=S3
NET="Input_Match_Net" NET="Bias_Ideal" NET="Output_Match_Net"
1 2 1 2 1 2
PORT
PORT P=2
P=1 Z=50 Ohm
Z=50 Ohm
Fig. 15. Banco de pruebas del amplificador completo.
Final_Gain_vs_Image Gain
20
15
2.3 GHz
16.58 dB 2.6 GHz
16.13 dB
10
DB(GT())
-5 Final
DB(GT())
Negative_Image
-10
1.5 2 2.5 3 3.5
Frequency (GHz)
Fig. 16. Comparativa de la ganancia obtenida con el diseño final y con el modelo de imagen negativa.
14
Final_Noise_vs_Image_Noise
10
DB(NF())
8 Final
DB(NF())
6 Negative_Image
2.4 GHz
2 0.7886 dB 2.5 GHz
0.803 dB
0
1.5 2 2.5 3 3.5
Frequency (GHz)
Fig. 17. Comparativa de la Figura de Ruido obtenida con el diseño final y con el modelo de imagen
negativa.
Tarea 10
Realiza la comparación entre el diseño final y el modelo de imagen negativa. Comprueba
la estabilidad, la ganancia y el ruido. Puedes representar también las pérdidas por retorno
que hay en los puertos de entrada y salida del diseño completo y del modelo de imagen
negativa (│S11│ y (│S22│).
2.6. Incorporación de una antena

Cualquier estructura resonante a 2.45GHz, con un ancho de banda superior a 100MHz y
una eficiencia superior al 50% puede ser empleada como antena válida para nuestra
aplicación.
La adaptación de la antena es uno de los factores que más afecta a la calidad de un enlace
de RF. Para evaluar la adaptación de una antena se utilizan básicamente dos parámetros:
las pérdidas por retorno (│S11│-return loss) o la relación de tensiones de la onda
estacionaria (Voltage Standing Wave Ratio-VSWR):
1 + |𝑆11 |
𝑉𝑆𝑊𝑅 =
1 − |𝑆11 |
Cuando se adapta una antena, un valor del VSWR de 1.5 (│S11│=-14dB) es un indicativo
de que la adaptación está bien hecha. Valores del VSWR superiores a 2 (│S 11│=-9.5dB)
implican una revisión del sistema de adaptación. Para evitar pérdidas innecesarias debidas
a la desadaptación se recomienda añadir una red de adaptación con topología Π (C-L-C
o L-C-L) (Ver Figura 22)8.
8
Las especificaciones de una antena pueden verse afectadas cuando se coloca sobre la PCF final por
interferencia con otros elementos situados en la PCB cerca de ella. La incorporación de la red en Π permite
“corregir” las desadaptaciones provocadas por otros elementos externos.
15
En esta práctica se utilizará una antena PIFA (Printed Inverted F Antenna). Se trata de un
monopolo sobre PCB con un punto de masa y un punto de alimentación a lo largo de la
estructura resonante principal (Ver Figura 18)9. Las antenas sobre PCB son de bajo coste,
pequeño tamaño, y tienen, en general, buenas prestaciones para frecuencias por encima
de 0.8GHz.
Fig. 18 Printed Inverted F Antenna. Extraído de la nota de aplicación AN1811 de Texas Instruments.
Una antena puede modelarse como un elemento de un puerto representado por sus
parámetros S. Dichos parámetros pueden generarse mediante una herramienta de Matlab
que proporciona directamente un archivo s2p. El archivo PIFA_2p4G.s2p que aparece
adjunto a la tarea de PoliformaT se ha obtenido utilizando dicha herramienta de Matlab.
El archivo s2p generado puede ser incorporado al proyecto de MWO importándolo como
Data File. En las figuras 19 y 20 se muestra la impedancia y las pérdidas por retorno
proporcionadas por la herramienta de Matlab, respectivamente.
Fig. 19. Impedancia de la antena. Fig. 20. Pérdidas por retorno de la antena.
Con el subcircuito de la antena disponible en MWO, ya es posible diseñar una red de

adaptación en Π cuyos parámetros deben ser ajustados para reducir al máximo posible las
pérdidas por retorno en el margen de frecuencias de diseño (parámetro │S11│ en Figura
21).
Tarea 11
9
Se recomienda la lectura de los documentos AN1811_TI y Antenna_Selection_Guide_TI añadidos como
adjuntos a la tarea en PoliformaT para más información sobre la antena.
16
Realiza el diseño de la red de adaptación de la antena. Obtén primero una estimación

utilizando la carta de Smith o la aplicación indicada en el epígrafe 2.5, a continuación
utiliza el optimizador con el goal adecuado que permita ajustar los valores de los
elementos de la red Π. Prueba cuál de las dos configuraciones de la topología en Π (C-
L-C o L-C-L) es la más adecuada (ver Figura 22).
Realiza un gráfica en la que se comparen las pérdidas por retorno de la antena
(subcircuito PIFA_2p4G) con las de la antena unida a la red de adaptación en Π.
Representa en una carta de Smith el parámetro S11 de la antena y del conjunto antena+red
de adaptación en Π. Interpreta los resultados obtenidos en la carta.
PORT IND
P=1 ID=L1
Z=50 Ohm L=1 nH
SUBCKT
ID=S2
NET="Red_matching_Antena"
PORT
P=2
1 1 2 CAP CAP
Z=50 Ohm
ID=C1 ID=C2
C=1 pF C=1 pF
PORT
SUBCKT P=1
ID=S1 Z=50 Ohm
NET="PIFA_2p4G"
Fig. 21. Montaje para el diseño de la red de Fig. 22. Diseño de la red de adaptación en Π
adaptación de la antena.
Una vez diseñada la red de adaptación de la antena ya se puede incluir en el amplificador

diseñado en los epígrafes anteriores (Ver Figura 23)
SUBCKT
SUBCKT SUBCKT SUBCKT SUBCKT
ID=S1
ID=S2 ID=S3 ID=S5 ID=S4
NET="PIFA_2p4G"
NET="Red_matching_Antena_CLC" NET="Input_Match_Net" NET="Bias_Ideal" NET="Output_Match_Net"
1 1 2 1 2 1 2 1 2
PORT
P=1
Z=50 Ohm
Fig. 23 Diseño completo del amplificador incluyendo la antena y su red de adaptación.
En este punto del diseño resulta muy interesante evaluar el valor de ΓS diseñado, es decir,
el coeficiente de reflexión “visto” desde la entrada del amplificador en dirección a la
antena (Ver Figura 6), y comprobar en qué zona de la carta ha quedado ubicado.
Tarea 12
Representa en una carta de Smith el lugar que ocupa el coeficiente de reflexión “visto”
desde la entrada del amplificador en dirección a la antena (ΓS). Utiliza el circuito
representado en la Figura 24. Dibuja sobre la carta los círculos de ganancia y ruido y
comprueba si está localizada en una zona en la que se cumplen las especificaciones del
diseño.
17
SUBCKT
SUBCKT SUBCKT
ID=S1
ID=S2 ID=S3
NET="PIFA_2p4G"
NET="Red_matching_Antena_LCL" NET="Input_Match_Net"
1 1 2 1 2
PORT
P=1
Z=50 Ohm
Fig. 24 Esquemático para la medida de ΓS
2.6.1 Análisis de resultados con la antena incorporada
El siguiente paso es evaluar el rendimiento del diseño final incluyendo también la antena.
Si el diseño es correcto deben cumplirse las especificaciones de ganancia y ruido. El
banco de pruebas que se utilizará en este caso es el que se muestra en la Figura 25, se ha
sustituido el circuito de un puerto de la antena por otro de dos puertos para hacer posible
la validación del diseño. Para tener disponible desde MWO el subcircuito que incluye la
descripción de la antena como cuadripolo importa en el proyecto el archivo
PIFA_cuadripolo.s2p adjunto en la tarea de PoliformaT.
SUBCKT SUBCKT SUBCKT SUBCKT SUBCKT PORT

PORT ID=S1 ID=S2 ID=S3 ID=S4 ID=S5 P=2
P=1 NET="PIFA_cuadripolo" NET="Red_matching_Antena_LCL" NET="Input_Match_Net" NET="Bias_Ideal" NET="Output_Match_Net" Z=50 Ohm
Z=50 Ohm
1 2 1 2 1 2 1 2 1 2
Fig. 25 Banco de pruebas para evaluar el rendimiento del diseño final.
Tarea 13
Utilizando el banco de pruebas representado en la Figura 25 comprueba si se cumplen
las especificaciones de ganancia y ruido.
2.7. Polarización del transistor

El circuito de polarización es una parte fundamental de cualquier amplificador. El punto
de operación tiene un efecto muy importante sobre los parámetros S del dispositivo, y por
tanto sobre sus características de funcionamiento. Por tanto, garantizar un punto de
polarización estable frente a variaciones en las condiciones de operación (e.g.
temperatura) es de gran importancia.
Tarea 14
Diseña la red de polarización con realimentación base-colector que se muestra en la
Fig. 26 para un punto de polarización que coincida con el fijado en la red de
polarización ideal. Las capacidades de acoplo en AC deben ser escogidas de manera
que presenten una reactancia < 1a la frecuencia de trabajo.
18
Una vez realizado el diseño de la red de polarización se debe comprobar el efecto que
tiene dicha red en el diseño final. Para ello, se sugiere que hagas las siguientes
comparaciones para los dos casos de polarización (ideal y real):
1) Compara los valores obtenidos de VCE, VBE, VCC e IC.
2) Compara la estabilidad del amplificador. Comprueba si es necesario volver a
ajustar la resistencia de estabilización para asegurar la estabilidad incondicional
del amplificador con las mínimas pérdidas en ganancia posibles.
3) Compara la localización de los círculos de ganancia y figura de ruido del
amplificador.
4) Compara la localización de Γin, ΓS de MTP (Γin) y ΓS “vista” desde la entrada
el amplificador en dirección a la antena.
5) Compara las especificaciones de ganancia, ruido y pérdidas por retorno del
amplificador sin tener en cuenta la antena.
6) Compara las especificaciones de ganancia, ruido y pérdidas por retorno del
amplificador incluyendo la antena. Para ello utiliza un banco de pruebas como
el de la Figura 25.
RES DCVS
ID=R1 ID=V1
RES R=1 Ohm V=1 V
ID=R2
R=1 Ohm
SUBCKT 1
PORT ID=S1 C PORT
P=1 NET="BFP740" P=2
CAP
Z=50 Ohm Z=50 Ohm
ID=C1
2 C=1 pF
RES
B
ID=R3
R=1 Ohm
CAP E1 E2
ID=C2
3 4
C=1 pF
Fig. 26 Red de polarización real.
2.8. Trabajo a realizar

Como trabajo a realizar se propone partir del mismo diseño que en los epígrafes
anteriores, para conseguir los siguientes requerimientos del amplificador (obsérvese que
se mantiene la frecuencia de operación, ganancia de potencia y figura de ruido, pero se
aumenta el ancho de banda de diseño):
- Frecuencia de operación: 2.45 GHz
- Ganancia de potencia > 15 dB
19
- Figura de Ruido < 1 dB

El diseño debe realizarse en las siguientes condiciones:
1) Todas redes de adaptación de impedancias deben ser implementadas mediante
elementos distribuidos.
2) Los elementos concentrados de la red de polarización del transistor deben ser
reales.
20
Lab 4: Oscillators
HIGH FREQUENCY ELECTRONIC CIRCUITS

2017/2018
Goal 2/20
n Positive Feedback Oscillator
n Our main goal is to understand how CAD tools can be used for oscillator
design and analysis, and particularly the role of non-linear harmonic
balance simulations for obtaining information about output spectrum,
output waveform and phase noise
n In this first part we will experiment with a classical RF oscillator topology

using positive feedback: the BJT common-emitter Colpitts oscillator
n We will start designing the amplifier and the feedback network

individually. Then, we will build the positive feedback oscillator and
perform the linear and non-linear analysis of the circuit.
n Our goal is to design a 50 MHz Colpitts oscillator using a low-noise bipolar

transistor
High Frequency Electronic Circuits 2017/2018

Task #1 3/20
n Amplifier Design
n Create an schematic called Amplifier corresponding to a common-emmiter

RE = 150 R1 = 2.2E 3 C1 = 0.01 V c c =7
BJT amplifier based on the transistor NEC85634 (formerly Renesas)

RC=330 R2 = 4.36E 3 CE = 0.01
DCV S
ID=V 1
V =V c c V
n Design the transistor biasing network

by considering:
RE S RE S
ID=R3 ID=R1
R=R2 Ohm R=RC Ohm
CA P
ID=C3
Vcc = 7V
C=C1 uF
S UB CK T
ID=S 1
NE T ="q2S C3357_v13" P ORT
Icc = 10 mA
P =2
CA P
P ORT 8 C Z=50 Ohm
ID=C1
P =1
C=C1 uF
Z=50 Ohm
7
B
b ≈ 100
9 E
n Check the bias point by annotating the

voltage and current at element
RE S RE S CA P
ID=R4 ID=R2 ID=C2
R=R1 Ohm R=RE Ohm C=CE uF
terminals (Draw -> Add Annotation)

Task #1 4/20
n Amplifier Design
n Graph the amplifier power gain S21 and the real/imaginary parts of the input
and output impedances (note the important reactive components!)
Amplifier Gain Input and Output Impedance

23 200 400
50 MHz 50 MHz
22.5 164.9 Deg 100 200 176.9 Ohm
50 MHz 50 MHz
22.437 dB 94.51 Ohm
22 0 0 50 MHz
-146.1 Ohm
DB(|S(2,1)|) (L)
21.5 Amplifier -100 -200 Re(ZIN(1)) (Ohm) Re(ZIN(2)) (Ohm)
Amplifier Amplifier
50 MHz
Ang(S(2,1)) (R, Deg)
-160.1 Ohm
Im(ZIN(1)) (Ohm) Im(ZIN(2)) (Ohm)
Amplifier Amplifier Amplifier
21 -200 -400
10 30 50 70 90 100 10 30 50 70 90 100
Frequency (MHz) Frequency (MHz)

Task #2 5/20
n Feedback Network Design
n Create an schematic called Feedback corresponding to the p-circuit of a

Colpitts oscillator
n
L= 20.26
Obtain the values of the elements for f0 = 50 MHz and to ensure the start-up
condition
C 1 = 1E -3
C 2 = 1E -3
n Check that the transfer function of the feedback network corresponds to the
desired behaviour (tune the inductor if needed)
P ORT IND
Feedback Network
P=1 ID = L1 0 200
Z= 50 Ohm L= L nH
-10 100
P ORT DB(|S(2,1)|) (L)

Feedback
P=2 -20
0
CAP CAP Z= 50 Ohm
Feedback
ID = C 1 ID = C 2
C = C 1 uF C = C 2 uF
-30 -100
50 MHz
-176.2 Deg
-40 -200
10 30 50 70 90 100
Frequency (MHz)

Task #3 6/20
n Linear Oscillator Analysis
n Create an schematic called Linear Oscillator corresponding to the positive

feedback circuit (note the 1 kW port impedance set for reduce loading)
n Include an element OSCTEST in order to measure the open-loop gain and
phase
n Tune the feedback network elements in order to obtain a zero degree phase
shift along the whole loop
Open-Loop Analysis
30 200
SUBCKT
ID=S1
NET="Amplifier" 50 MHz
22.41 dB
1 2
20 100
2
PORT
3 P=1
PORT Z=1000 Ohm
10 0
OSCTEST
P=2
ID=O1
Z=50 Ohm
4
1 50 MHz
DB(|S(3,2)|) (L) 0.4038 Deg
PORT 0 -100
P=3 Linear Oscillator
Z=50 Ohm
SUBCKT
ID=S2 Linear Oscillator
NET="Feedback"
-10 -200
2 1
30 40 50 60 70
Frequency (MHz)

Task #4 7/20
n NonLinear Oscillator Analysis
n Duplicate the oscillator schematic and call it NonLinear Oscillator

n Replace the element OSCTEST by an OSCAPROBE for performing harmonic
balance simulation
n This will allow us to study: oscillation frequency, output spectrum, output
waveform, phase noise, etc… SUBCKT
ID=S1
NET="Amplifier"
1 2
OSCAPROBE
ID=X1
Fstart=30 MHz
Fend=70 MHz
Fsteps=200
Vsteps=40
A
PORT
P=1
Z=1000 Ohm
SUBCKT
ID=S2
NET="Feedback"
2 1

Task #4 8/20
n Create a graph showing the output spectrum of the oscillator using the
measurement Nonlinear -> Power -> Pharm and check the oscillation
frequency
O utput S pectrum
20
50.14 MHz
5.033 dBm D B(| Pharm(PO R T _1)| )[*] (dBm)
0 O scillator.AP_H B
-2 0 100.3 MHz
-35.37 dBm
-4 0
p1
-6 0
-8 0
-1 0 0
0 100 200 2 5 0 .7
F re q ue ncy (M H z)
p 1 : F R E Q = 1 0 0 0 MHz

Task #4 9/20
n Create a graph showing the output spectrum of the oscillator using the
measurement Nonlinear -> Power -> Pharm and check the oscillation
frequency
Output Waveform Vtime(PORT_1,1)[*] (V)
4 Oscillator.AP_HB
p1
-2
-4
0 10 20 30 39.89
Time (ns)
p1: FREQ = 1000 MHz

Goal 10/20
n Negative Resistance Oscillator
n In this second part we will deal with the design of a negative resistance
oscillator using both small- and large-signal approaches
n We will start designing the amplifier while adding different distributed

elements in order to get negative resistance (and zero reactance) at the
device input
n After the analysis of the oscillator designed using the linear approach, we
will perform a large-signal analysis in order to maximize the output power
level
n Our goal is to design a 2.5 GHz negative reistance oscillator using a low-
noise bipolar transistor

Task #5 11/20
n Basic Amplifier Design
n Create an schematic called Amplifier_Bias corresponding to a common-base

BJT amplifier based on the transistor 2SC5010 from NEC (formerly Renesas)
DCVS
Check if the transistor bias point is correctly

ID=V1
V=5 V
n
RES IND
set at:
ID=R1 ID=L2
VCE = 3V
R=1200 Ohm L=100 nH
CAP
ID=C2
C=1000 pF
SUBCKT
ID=S1
Ic = 7 mA
NET="q2SC5010_v111" PORT
P=2
CAP Z=50 Ohm
ID=C1 8 C
C=1000 pF
Graph the amplifier S11 and S21 parameters

7
B CAP
ID=C3 n
C=1000 pF
9 E
PORT
P=1
Z=50 Ohm
n Questions:
RES RES
1) Is the device potentially unstable at 2.5 GHz?

ID=R3 ID=R4
R=1800 Ohm R=300 Ohm
2) Could you find an stable Port 2 impedance?

Hint: Plot the stability circle at the output

Task #6 12/20
n Oscillator Active Device
n Duplicate the former schematic and call it Active_Device
n We are going to modify the amplifier circuit in order to guarantee:

- A highly negative resistance (Rin < -200 Ohm) from output port at 2.5 GHz
- Approximately zero reactance from output port at 2.5 GHz
- Negative resistance only around the frequency of oscillation
n Therefore, we are going to add the following distributed elements for tuning:
- Open-circuit stub (i.e. capacitor to ground) at the emitter (amplifier source network)
- Series resonator at the transistor base for frequency-selective internal feedback

Task #6 13/20
n Oscillator Active Device
n Optimize the stub values in order to obtain satisfactory impedance values according to
the former indications
DCVS
ID=V1
V=5 V Input Impedance
200
RES IND
ID=R1 ID=L2
R=1200 Ohm L=100 nH
CAP
100 2500 MHz
ID=C2
C=1000 pF
-3.055e-006 Ohm
SUBCKT
ID=S1
NET="q2SC5010_v111" PORT
P=1
0
8 C Z=50 Ohm
TLOC
B TLOC
ID=TL2 -100
ID=TL1 Z0=50 Ohm
Z0=Zstub_b Ohm 9 E EL=Lstub_e Deg
EL=Lstub_b Deg F0=2500 MHz
F0=2500 MHz
Re(ZIN(1)) (Ohm)
-200 Active_Device
Im(ZIN(1)) (Ohm)
RES RES 2500 MHz
ID=R3 ID=R4 Active_Device
R=1800 Ohm R=300 Ohm -239 Ohm
-300
1500 2000 2500 3000 3500
Frequency (MHz)

Zstub_b=89.1277580206928
Lstub_b=97.9441539290576
Lstub_e=46.5397929922257
Task #7 14/20
n Oscillator (Linear Approach)
n The former circuit should be already an oscillator for real port impedances below –Rin/3…
check it!
n Include a port connected to the base with a very high port impedance in order to not
disturb the circuit. We will use it for connecting the OSCAPROBE. It must be left open
when not used.
n Create an schematic called Linear_Oscillator and the Active_Device as a subcircuit with

the OSCAPROBE connected.
n Obtain the oscillation frequency and tune the base resonator until the oscillation
frequency is 2.5 GHz.

Task #7 15/20
n Oscillator (Linear Approach)
n Questions:
1) Why tuning was necessary to get the right oscillation frequency?
2) Any idea about how to reduce harmonic contents?
Graph 3 Graph 4
100 1
2499.7 MHz 4999.5 MHz
3.952 dBm -1.079 dBm
0
p1 0.5
p1
-100
0
-200
-0.5
-300 DB(|Pharm(PORT_1)|)[*] (dBm)
Linear_Oscillator.AP_HB Vtime(PORT_1,1)[*] (V)
Linear_Oscillator.AP_HB
-400 -1
0 5000 10000 12499 0 0.3 0.6 0.8
Frequency (MHz) Time (ns)
p1: FREQ = 1000 MHz p

Task #8 16/20
n Oscillator (Large Signal Measurement)
n Restore the initial values of the base and emitter stubs.
n We need to study how the circuit behaves in a large-signal regime. In order to do this we
are going to inject a small quantity of power (just to excite the oscillator) and then we will
measure the output power and the input impedance.
n Create a new schematic called LargeSignal_Meas including a Power Meter element.
SUBCKT
ID=S1 3 RES
NET="Active_Device" ID=R1
R=1000 Ohm
V
2 1
2 I 1
W PORT_PS1
P=1
P_METER3 Z=50 Ohm
ID=P1 PStart=10 dBm
PStop=35 dBm
PStep=1 dB

Task #8 17/20
n Graph the harmonic power content (Pcomp) at 2.5 GHz as a function of the input power.
n It enables us to know the maximum output power we can get from our circuit.
Graph 1
10 p1
32 dBm
9.911 dBm
DB(Re(Pcomp(P_METER3.P1,1)))[101,X] (dBm)
LargeSignal_Meas.AP_HB
-5
10 15 20 25 30 35
Power (dBm)
p1: Freq = 2500 MHz

Task #8 18/20
n Graph the large signal impedance (Zcomp) at 2.5 GHz as a function of the input power.
n Combined with the former power analysis you can get the input impedance of the active
device at a particular output power (i.e. large signal characterization)
Graph 1 1
0 p1
32 dBm
-32.18 Ohm
-50
p2
-100
32 dBm
-72.05 Ohm
-150
Re(Zcomp(P_METER3.P1,1))[101,X] (Ohm)
-200 LargeSignal_Meas.AP_HB
Im(Zcomp(P_METER3.P1,1))[101,X] (Ohm)
LargeSignal_Meas.AP_HB
-250
10 15 20 25 30 35
Power (dBm) p2: Freq = 2500 MHz
p1: Freq = 2500 MHz

Task #8 19/20
n Create a new schematic called OutputMatching.

n Design an output matching network to guarantee the steady-state oscillation conditions
at the maximum output power.
Hint: Different networksLline

can be used but a single-stub matching network is a
= 35.061978
Lstub = -61.611
straightforward approach.
TLIN
ID = TL1
P ORT Z0= 50 Ohm
P=1 E L= Lline D eg
Z= 50 Ohm F0= 2500 M Hz
P ORT
P=2
Z= 50 Ohm
TLOC
ID = TL2
Z0= 50 Ohm
E L= Lstub D eg
F0= 2500 M Hz

Task #9 20/20
n Oscillator (Non-Linear Analysis)
n Graph the power spectrum and the time-domain oscillator output (waveform)
n Obtain the output power and the harmonic distortion
Hint: Probably you need to increase the number of frequency and voltage points, and modify
the frequency range of the OSCAPROBE in order to reach convergence
G raph 3 G raph 5
20 2
4935.6 MHz
2467.8 MHz
-3.19 dBm
9.96 dBm
0
1
-2 0
p1
0
-4 0
p1
DB(| Pharm(PORT _1)| )[*] (dBm) -1

-6 0
LoadLine_Oscillator.AP_HB V tim e (P O R T _ 1 ,1 )[*] (V )
L o ad L ine _ O s c illato r.A P _ HB
-8 0 -2
0 5000 10000 12339 0 0 .3 0 .6 0 .8 1
F re q ue ncy (M H z) Tim e (ns)
p 1 : F R E Q = 1 0 0 0 MHz p

Task #9 21/20
n Oscillator (Non-Linear Analysis)
n Include an OSCNOISE element in order to analyze oscillator phase noise

n Graph the oscillator phase noise
n Question: Compare the oscillator phase noise with other results from commercial
oscillators or literature
G raph 6
-6 0
O SC AP R O BE
ID = X1 SU BC K T SU BC K T
Fstart= 2400 M H z ID = S1 ID = S2
Fend= 2600 M H z N E T = "Active_D evice" N E T = "O utput M atching" -8 0
Fsteps= 1000
Vsteps= 1000 2 1 1 2
-1 0 0
PO R T
A O SC N O ISE P= 1
ID = N S 1 Z= 50 O hm -1 2 0
O Fstart= 0.001 M H z
O Fend= 10 M H z
O Fsteps= 10 D B (P H_ NO IS E (P O R T_ 1,1,1))[1,X ]
Sw pT ype= LO G -1 4 0 p1
H arm= {1,2} Loa dLine_O scillator.A P _ HB
-1 6 0
.0 0 1 .0 1 .1 1 10
F re q ue ncy (M H z)
p1

Práctica 4
“High-Frequency Power Amplifiers”
1. Introducción
Los amplificadores de potencia (Power Amplifier – PA) de alta frecuencia se utilizan en
las últimas etapas de los transmisores para incrementar el nivel de potencia de la señal
radiada. Valores típicos de la potencia proporcionada por estos amplificadores son de
100mW a 500mW para los sistemas móviles de comunicaciones de voz o datos, y de 1W
a 100W para los sistemas de radar y de comunicaciones de radio de estaciones fijas. En
la banda de UHF pueden alcanzarse potencias de 10-100W con un solo transistor. Sin
embargo, para conseguir potencias por encima de los 10W en la banda de microondas es
necesario utilizar configuraciones de múltiples transistores.
La denominación de estos amplificadores como “de potencia” no implica que sus
ganancias sean siempre más elevadas que las proporcionadas por un amplificador lineal.
Para valores bajos de la señal de entrada (región de funcionamiento lineal) la ganancia de
un PA es inferior a la ganancia de un amplificador lineal, ya que este último ha sido
diseñado para extraer en pequeña señal la máxima ganancia del transistor (ver Fig. 1). Sin
embargo, los PA tienen un punto de saturación más elevado que un amplificador lineal,
esto les permite trabajar con señales de entrada de gran amplitud sin distorsionar. En
general, los PA trabajan con señales de entrada situadas cerca del punto de compresión
de 1dB (1dB-PC) o del punto de intercepción de tercer orden (IP3). En esta región de
funcionamiento la potencia de salida generada por un PA es mayor que la generada por
amplificador lineal, ya que, mientras que el primero está entrando en la región de
saturación, el último está completamente saturado (ver Fig. 1). En ese punto de
funcionamiento el PA puede llegar a generar ganancias de 2 a 4dBs más altas que las
generadas por un amplificador lineal (ver Fig. 1). Por otro lado, el trabajar en una región
cercana a la compresión del transistor provoca que los transistores no se comporten de
forma lineal. En estas condiciones las impedancias de entrada y salida del transistor
dependen del nivel de la potencia de entrada, lo que complica enormemente el diseño de
estos amplificadores.
Fig. 1 Regiones de trabajo de un amplificador lineal y un PA
Las características más importantes que se consideran en el diseño de los amplificadores

de potencia son su ganancia, eficiencia, la máxima potencia que son capaces de
1
proporcionar a su salida, la distorsión por intermodulación y los efectos térmicos. La

definición de eficiencia más empleada en los PA de alta frecuencia es la PAE (Power
Added Efficiency), su expresión se muestra en la Ec. (1), donde POUT es la potencia de
RF generada a la salida del amplificador, PIN es la potencia de RF en la entrada y PDC la
potencia de corriente continua consumida1.
POUT  PIN
 PAE  100 (1)
PDC
La PAE mide la potencia de RF incremental añadida por el amplificador, comparando la

potencia de salida con el nivel de la potencia de entrada necesaria para generar dicha
potencia de salida. La PAE siempre tiene la misma forma cuando se representa en función
de la potencia de la señal de entrada: cóncava hacia abajo con su máximo situado cerca
del 1dB-PC. Habitualmente, los PA se diseñan para proporcionar la mejor eficiencia
posible, incluso aunque la ganancia resultante sea menor que la máxima disponible. En
general, la eficiencia mejora a medida que aumenta la potencia de la señal de entrada, lo
que también provoca un aumento de la distorsión. Una solución de compromiso suele ser
trabajar en la región cercana al 1dB-PC o al IP3 donde el rendimiento es alto y la
distorsión debida al régimen de trabajo no lineal del dispositivo no es excesiva.
El punto de polarización en el que está trabajando un amplificador viene dado por las
curvas características del transistor empleado para el diseño, junto con la recta de carga
que fija el circuito en el que se ha insertado el transistor (ver Fig. 2). El circuito “impone”
las condiciones de contorno adecuadas para que el conjunto realice la función para el que
está pensado. Cuando el punto de trabajo del dispositivo está centrado en la recta de carga
del circuito, la longitud de la misma indica el nivel de excursión de la señal de salida,
mientras que su pendiente corresponde a la impedancia de carga cuando ésta es resistiva
(-1/RL). La recta de carga atraviesa las diferentes regiones de funcionamiento del
dispositivo (región de saturación, región óhmica o región de corte), el cual, impone otras
restricciones como son la mínima tensión de trabajo del dispositivo (VSAT), la máxima
tensión de operación sin que se produzca su ruptura (V BRK), la tensión mínima de
drenador y la máxima corriente que soporta (IMAX).
A partir de las gráficas representadas en la Fig. 2, puede deducirse la carga óptima que
permite la máxima excursión simétrica de la señal de salida, manteniendo en fase tanto la
tensión como la corriente2:
2VDD  VSAT 
Ropt  (2)
I MAX
La ecuación anterior indica que cuando el dispositivo se emplea para proporcionar
potencias elevadas a su salida, y por tanto corrientes elevadas, la resistencia óptima
necesaria puede llegar a ser extremadamente pequeña. Por ello, con el fin de mantener
valores razonables de dicha resistencia, se trabaja con las tensiones de polarización más
altas que puede soportar el dispositivo. Es importante destacar en este punto que, el valor
de resistencia proporcionado por la Ec. (2) no corresponde al valor de resistencia que
proporciona la máxima transferencia de potencia hacia la salida.
1 Los amplificadores de potencia son habitualmente los principales consumidores de potencia DC en la

mayoría de los dispositivos wireless portátiles, por ello la eficiencia del amplificador es una consideración
tan importante.
2 Esta condición obliga a la impedancia de salida sea resistiva.
2
A partir de la recta de carga, y para una situación como la representada en la Fig. 2, podría
estimarse la potencia de salida del dispositivo (cuando se trabaja con carga resistiva)
mediante la siguiente ecuación:
I PEAKVPEAK I MAX VDD  VSAT 

PRF   (3)
2 4
En la Fig. 2 se han representado otras dos rectas con una pendiente más elevada (RL<Ropt)
y más reducida (RL>Ropt). En el primer caso, el dispositivo puede proporcionar la máxima
excursión de corriente, pero no la máxima tensión. Se dice que el circuito está limitado
por corriente. En el segundo caso, el dispositivo puede proporcionar la máxima excursión
de tensión, pero no la máxima corriente. Se dice que el circuito está limitado por tensión.
Cuando la impedancia de carga no es resistiva pura, la recta de carga adquiere un aspecto
elíptico fruto del desfase entre la tensión y la corriente. La relación entre las magnitudes
de los ejes de la elipse corresponde a la reactancia de dicha impedancia.
La posición de la recta de carga sobre las curvas características del dispositivo
proporciona información sobre cuándo aparece la distorsión en un dispositivo. Cuando la
señal de radiofrecuencia que se inyecta en el amplificador “mueve” las señales del
dispositivo hacia las regiones de corte o saturación, las señales de tensión o corriente
comienzan a “aplanarse” en los picos de las sinusoides, dando lugar a la distorsión.
Cuando la distorsión está presente en el dispositivo y, en consecuencia, empiezan a
generarse armónicos en las formas onda, la recta de carga cambia de aspecto. Dichos
armónicos pueden modificar la dirección de la trayectoria, abrirla, curvarla…
Fig. 2 Recta de carga de salida de un transistor. La recta se ha representado para diferentes valores de la
carga resistiva.
Los amplificadores de potencia se clasifican en diferentes clases según la región en la que

están polarizados, su polarización define aspectos como su eficiencia y la distorsión
introducida en la señal de salida. Los amplificadores de clase A son, inherentemente,
circuitos lineales, por lo que son los que menos distorsión introducen, su principal
desventaja reside en que su rendimiento (o eficiencia) está limitado por debajo del 50%3.
3Parte de la potencia proporcionada por la fuente de alimentación se invierte en aumentar el nivel de la

señal de entrada a la salida (ganancia), el resto se disipa en el dispositivo. Cuando éste está polarizado en
3
Dicha limitación en su eficiencia es debida a que consumen potencia DC aunque no se

esté generando potencia de RF a la salida del amplificador. Ésta suele ser la clase escogida
cuando se necesita amplificar señales cuya información está contenida en su amplitud
(QAM, MSK…). Los amplificadores clase B mejoran la eficiencia (siendo su cota
superior el 75%) a costa de aumentar la distorsión. En este tipo de amplificadores, el
consumo de potencia DC es inferior al consumo de un clase A, ya que, el transistor está
cortado la mitad del tiempo. Los amplificadores clase AB son una solución de
compromiso entre las clases A y B, ya que, reducen el consumo DC respecto a los de
clase A, y presentan menos distorsión que un clase B. Las clases superiores (clases C, D,
E…) consiguen eficiencias cercanas al 100% a costa de introducir una distorsión elevada,
por ello, a diferencia de los amplificadores de clase A, solo pueden ser empleados con
señales en las que la información no esté contenida en su amplitud (PM, FM, GMSK…).
Para señales de UHF y frecuencias superiores suelen utilizarse las clases A, B, y AB. Las
clases B y AB son más difíciles de estabilizar en alta frecuencia, debido a la dependencia
de la impedancia de entrada del amplificador con el nivel de la señal de entrada. Por ello,
para frecuencias superiores a 10GHz suele ser bastante común emplear amplificadores
clase A que permitan asegurar la estabilidad del transistor.
En la presente Práctica se va a diseñar un amplificador de potencia utilizando el paquete
de diseño Microwave Office (MWO). Las especificaciones del amplificador son las
siguientes:
- Frecuencia de operación: 1 GHz
- Pout: 3-4W@ (f=1GHz, entorno a 1dB-PC)
- PAE=25% (Clase A)
- G=10dB
2. Desarrollo de la Práctica
El procedimiento que se va a seguir en esta Práctica es el siguiente:
1. Se determinará el punto de polarización del transistor GP041 de Polyfet cuya hoja
de especificaciones se adjunta en PoliformaT. Para ello se utilizarán los datos
proporcionados por el fabricante y las especificaciones del diseño.
2. Se realizará un análisis térmico del dispositivo.
3. Se evaluará su ruido, ganancia y estabilidad.
4. Se diseñarán las redes de adaptación de impedancias a la entrada y a la salida para
garantizar la máxima transferencia de potencia a la entrada y la máxima potencia
a la salida. Para el diseño de la red de adaptación de salida se utilizarán contornos
de Load Pull.
5. Una vez diseñado el amplificador se realizarán sobre él las siguientes medidas:
a) PAE y Pout en función de la frecuencia y de la potencia de la señal de
entrada.
b) Se determinará el 1dB-PC y se medirá la potencia de salida y PAE en este
punto.
c) Se determinarán los puntos de intercepción de tercer y quinto orden OIP3-
OIP5
Clase A, como máximo, el 50% de la potencia entregada por la fuente de alimentación se invierte en
aumentar el nivel de la señal de salida, el 50% restante se disipa en el dispositivo. Cuando se retira la señal
de entrada de RF toda la señal se disipa en el dispositivo, en este caso su eficiencia es cero.
4
d) Se analizará la distorsión por intermodulación del amplificador diseñado.

e) Se analizará el espectro de la señal de salida.
f) Se analizará la evolución temporal de la señal tanto en el puerto de salida
(señales extrínsecas), como en la salida del transistor (señales intrínsecas).
g) Se representará la recta de carga del transistor sobre sus curvas
características para determinar la región de funcionamiento.
2.1. Elección del componente activo. Polarización y

análisis térmico y estabilización.
El diseño de cualquier amplificador comienza con la elección de un elemento activo que
permita cumplir con las especificaciones deseadas.
En esta práctica se va a diseñar un amplificador de potencia basado en el transistor GP041
de Polyfet. Se trata de un transistor de potencia HEMT realizado en tecnología GaN (on
SiC). La tecnología Galium Nitride ofrece densidades de potencias elevadas en términos
de vatios por milímetro, lo que implica una demanda elevada de disipación de potencia.
Afortunadamente, la elevada conductividad térmica de los sustratos de Silicio-Carbono
facilita la disipación térmica, evitando su auto-calentamiento. La frecuencia óptima de
funcionamiento de este transistor está alrededor de 1 GHz, para la cual pueden
conseguirse potencias de salida de hasta 35 W. En esta práctica el diseño se realizará para
la frecuencia óptima de funcionamiento. No obstante, se trabajará con potencias de salida
de unos 3-4 W, potencia suficiente para aplicaciones de sistemas móviles de
comunicaciones de voz o datos.
2.1.1. Polarización del transistor

La elección del punto de polarización del transistor requiere evaluar varios aspectos. Por
un lado, es necesario establecer las excursiones de las señales de corriente y tensión de
salida y, por otro, situarlas sobre las curvas características del dispositivo con el fin de
localizar el mejor punto para su polarización en clase A, evitando las regiones de
funcionamiento no seguro del transistor. La representación de las curvas características
del transistor mediante el elemento IVCurve nos proporciona más información sobre el
transistor para decidir su punto de polarización. El elemento IVCurve realiza un barrido
de tensión para representar la curva característica I-V del transistor. En este caso se
representará la curva IDS vs VDS para diferentes valores (steps) de la tensión VGS.
Tarea 1
Cree un esquemático que incluya el transistor y el elemento IVCurve tal y como se
muestra la Fig. 3. Puede encontrar el transistor dentro de las librerías de Microwave
Office en Parts by vendor→GaN 28V_48V Spice→GP041 (de los dos modelos
disponibles, Spice y s2p, seleccione el modelo Spice). Represente las curvas
características del transistor para un margen de valores de la tensión VDS comprendidos
entre 0V y 100V, y para escalones de VGS comprendidos entre -2V y -3V (puede probar
otros valores de tensión de barrido y de tensión de paso y comparar el resultado con los
datos que proporciona el fabricante en el catálogo). En la Fig. 4 tiene un ejemplo del
resultado obtenido.
5
Fig. 3 Esquemático para obtener la curva de característica IDS vs VDS para diferentes valores de la tensión
VGS
Fig. 4 Característica IDS vs VDS para diferentes valores de la tensión VGS
Un cálculo rápido permite determinar los niveles de señal necesarios para cumplir las
especificaciones de potencia requeridas. Partiendo de un valor de 4W para la potencia RF
de salida, y asumiendo una carga resistiva pura, se puede establecer la siguiente relación:
𝑃𝑒𝑎𝑘 𝑃𝑒𝑎𝑘
𝑉𝑅𝐹 𝐼𝑅𝐹 (4)
𝑃𝑅𝐹 = = 4𝑊
2
Eligiendo el valor de la tensión de polarización comendada por el fabricante
(VDS = 50 V), y considerando una tensión de codo 4 de unos 5 V (valor que puede
extraerse directamente de la Fig. 4), la máxima excursión de la señal quedaría limitada a
𝑝𝑒𝑎𝑘
𝑉𝑅𝐹 = 45𝑉. A partir de este valor y de la Eq. (4) se deduce que la máxima excursión
de la corriente será:
2 PRF 8
Peak
I RF  Peak
  170 mA (5)
VRF 47
4
Límite entre la zona óhmica y la zona de saturación
6
Para conseguir una excursión de corriente de 170mA se debe polarizar la puerta a una
tensión cercana a VGS=-2.5V. En base a las estimaciones anteriores, y dejando un margen
de seguridad, se propone como punto de polarización del transistor:
VDS 50 (V)
IDS 200 (mA)
VGS -2.5 (V)
2.1.2. Análisis Térmico

El fabricante en la hoja de especificaciones indica que:
- La máxima disipación de potencia no debe exceder los 30W a temperatura ambiente.
- La máxima temperatura que soporta la unión, sin que se produzca la destrucción del
dispositivo, es 200ºC.
Por tanto, considerando una temperatura del ambiente de 25ºC, la máxima temperatura a
la que puede estar sometida la unión es 175ºC. Puesto que la resistencia térmica del
dispositivo son 5.20ºC/W, la potencia máxima que puede soportar el dispositivo sin que
se dañe es 33,64W. Este valor es superior a los 30W indicados en el catálogo. Los
fabricantes dejan siempre un margen de seguridad para prever cualquier incremento que
pueda producirse en la resistencia térmica, motivado por una pobre disipación térmica.
2.1.3. Estabilización del dispositivo

La estabilización del transistor es extremadamente importante en los PA, ya que las
oscilaciones de alta frecuencia generadas por transistores inestables pueden dañar
fácilmente al propio amplificador y a la circuitería añadida al mismo. Puesto que las
inestabilidades ya se manifiestan con señales de bajo nivel, el estudio de la inestabilidad
del transistor puede realizarse a partir de sus parámetros S de pequeña señal 5. Para la
estabilización se han utilizado dos técnicas:
1) Se ha añadido una carga resistiva en paralelo con la puerta, la cual modifica el circuito
parásito de puerta y, por tanto, actúa sobre la realimentación interna del transistor.
2) Se ha añadido una inductancia de pequeño valor en el drenador (la inductancia del
bonding sería suficiente), la cual estabiliza por reducción de la ganancia en alta
frecuencia.
En esta primera etapa de la práctica, la polarización se hará de forma ideal utilizando

elementos BiasT. El circuito resultante es el que se muestra en las Figs. 5 y 6, donde se
han añadido condensadores de boqueo de continua y una resistencia de drenador que
permite fijar una ganancia más controlada independientemente de la frecuencia.
5Los parámetros S que modelan un amplificador sólo son válidos cuando se trabaja en pequeña señal. En
este régimen de trabajo el dispositivo trabaja en su zona lineal. Cuando se trabaja en gran señal, las
impedancias de entrada y salida del amplificador dependen del nivel de la potencia de entrada, en
consecuencia, los parámetros S también dependen de dicho nivel.
7
Tarea 2
Cree un esquemático que incluya el transistor polarizado y estabilizado que se muestra
en las figuras Fig. 5 y Fig. 6. Con el fin de garantizar la estabilidad del transistor se han
ajustado los valores de Rstab, Lstab y Rgain que se muestran en la Fig. 6, así como los
valores del punto de polarización (ID≈200mA, VGS=-2.5V y VDS=50V).
Sobre el circuito implementado realice las siguientes medidas:
1) Valores de tensiones y corrientes de polarización en los nodos más importantes
del circuito. Estime la potencia DC consumida.
2) Compruebe la estabilidad del transistor dentro y fuera de la banda de trabajo
(ver Fig. 7). Mediante la herramienta Tune, puede comprobar cómo afectan a
la estabilidad los valores de Rstab y Lstab.
3) Mida la ganancia y el ruido del dispositivo estabilizado dentro de la banda de
trabajo (ver Fig. 8). Mediante la herramienta Tune, puede comprobar cómo
afectan a la ganancia y al ruido los valores de Rgain y Rstab. Compruebe si el
dispositivo activo tiene capacidad para entregar la ganancia requerida según las
especificaciones
Fig. 5. Dispositivo activo estabilizado y polarizado mediante elementos BIASTEE.
8
Fig. 6. Dispositivo activo estabilizado.
Fig. 7. Representación de los factores de estabilidad: Rollet, µ1 y µ2
9
Fig. 8. Representación de la ganancia de transducción, máxima ganancia disponible y de la figura de ruido
2.2. Diseño de las redes de adaptación de impedancias

En este apartado se diseñarán las redes de adaptación a la entrada y salida del transistor
siguiendo los siguientes criterios:
1) Se diseñará la red de adaptación de entrada para obtener la Máxima Transferencia

de Potencia (MTP) a la entrada. Para ello, se obtendrá el valor del coeficiente de
reflexión de fuente (ΓSP) que cumpla dicha condición.
2) Se diseñará la red de adaptación de salida para obtener la máxima potencia a la
salida del amplificador. Para ello, se representarán en la carta de Smith los
contornos de potencia de salida constante en función de los coeficientes de
reflexión de carga ΓLP (Load Pull contours).
Como paso previo a la implementación de las redes de adaptación de impedancias con
elementos concentrados se utilizará el elemento HBTUNER26 (ver Fig. 9). Este elemento,
que no depende de la frecuencia ni introduce pérdidas en el sistema, transforma la
impedancia “vista” desde el puerto 2 (50 Ω del PORT P1 en el ejemplo de la Fig. 9) en
la impedancia que debe “verse” desde el puerto 1. Dicha impedancia es definida por el
usuario, en las propiedades del elemento, a partir de la magnitud y ángulo del coeficiente
de reflexión (Γ1=0.8∟-177.1º en el ejemplo de la Fig. 9) y de la impedancia de referencia
del sistema (Z0=50 ohm en ejemplo de la Fig. 9). Este elemento permite definir el
coeficiente de reflexión tanto en el primer armónico Fo (Mag1 y Ang1), como en el
segundo y en el tercer armónico. El elemento también permite aplicar una tensión de
polarización a través del puerto 3 para polarizar un dispositivo activo conectado al puerto
1.
6
Para más información de este elemento consultar la ayuda de MWO
10
HBTUNER2
ID=TU1
Mag1=0.8
Ang1=-177.1 Deg
Mag2=0
Ang2=0 Deg
Mag3=0
Ang3=0 Deg
Fo=2.45 GHz
Zo=50 Ohm
Puerto 1 Puerto 2
1 2 PORT
Γ1 P=1
Z=50 Ohm
3:Bias
Fig. 9. Elemento HBTUNER2
Así pues, en un primer paso se incluirán en el esquemático dos elementos HBTUNER2,

uno a la entrada y otro a la salida del amplificador.
Tarea 3
Para obtener los valores de las propiedades Mag1 y Ang1 del elemento HBTUNER2
situado a la entrada del PA se calculará el valor del coeficiente de reflexión (Γ SP) que
proporciona la condición de MTP a la entrada. Para ello, se representará en una carta
de Smith la impedancia de entrada del amplificador junto con su valor conjugado (ver
Fig. 10). Utilice para ello el esquemático de la Fig. 5. Extraiga de dicha figura el valor
del coeficiente necesario para MTP7.
Fig. 10. Cálculo del valor del coeficiente de reflexión a la entrada para MTP.
El valor del coeficiente de reflexión obtenido en la Tarea 3 es una estimación del valor
real, puesto que se está calculando la impedancia de entrada sin la red de adaptación de
7
En las opciones de la gráfica en formato Carta de Smith puede elegir mostrar el valor del cursor como
impedancia o como coeficiente de reflexión. Para ambas medidas puede elegir un formato parte real e
imaginaria, o módulo y ángulo.
11
salida. No obstante, el resultado será muy aproximado. Es posible que sea necesario
realizar sobre el diseño final (con la salida ya adaptada) pequeños retoques del valor
hallado en la Tarea 3 con el fin de mejorar la eficiencia final del amplificador.
Para obtener los valores de las propiedades Mag1 y Ang1 el elemento HBTUNER2 situado
a la salida del amplificador se calculará el valor del coeficiente de reflexión que
proporciona la máxima potencia a la salida estando la entrada adaptada para MTP, ΓLP.
El valor de dicho coeficiente de reflexión se extraerá a partir de los contornos “Load Pull”
como los que se han representado en la Fig.18. Se trata de una serie contornos, no
necesariamente circulares, correspondientes a los coeficientes de reflexión que
proporcionan diferentes potencias de salida 8 . De este modo, todos los coeficientes de
reflexión que proporcionan la misma potencia de salida están situados sobre el mismo
contorno, pasando el cursor sobre él se van mostrando los valores de dichos coeficientes
de reflexión. El punto alrededor del cual aparecen representados los contornos,
corresponde a la impedancia que debe “verse” desde la salida del dispositivo para que
éste proporcione la máxima potencia de salida. En dicho punto, tanto la tensión como la
corriente son máximas, fuera de ese punto la tensión o la corriente pueden ser máximas,
pero no simultáneamente.
Tarea 4
Para obtener los contornos de “Load Pull” se ejecutará el script del mismo nombre
accesible desde Scripts → Load Pull → Create Load Pull Template. Esta acción
genera automáticamente un nuevo esquemático denominado “Load_Pull_Template”
(ver Fig. 11). Dicho template debe ser adaptado a nuestro diseño. El template contiene
instrucciones (cuadros amarillos) que indican los pasos que se deben seguir para
realizar dicha adaptación. Sobre el template se realizarán las siguientes
modificaciones:
1) Se sustituirá el DUT por el sub-circuito correspondiente al esquemático de la
Fig. 6. Este esquemático no contiene la polarización, la cual se aplicará a través
del puerto 3 de los dos elementos HBTUNER2. Para los valores de tensión de
los elementos DCVS se utilizarán los valores hallados en la Tarea 2. El
elemento SWPVAR se dejará desactivado, ya que sirve para ajustar las
tensiones de polarización del DUT, y dicho ajuste ya se realizó en la Tarea 2.
2) Se cambiará el tipo de puerto de entrada PORT_PS1 que aparece en el template
original (puerto activo que genera una señal de potencia variable), por un puerto
activo del tipo PORT1, el cual genera una señal de potencia fija que se ajustará
a 15dBm. El uso de puertos activos es necesario para el cálculo de los contornos
de Load Pull.
3) Al elemento HBTUNER2 de la entrada se le asignará el valor del coeficiente de
reflexión hallado en la Tarea 3 (sólo se fijará el valor de dicho coeficiente en el
armónico fundamental).
4) Para no alargar excesivamente el tiempo de ejecución del script, éste se
ejecutará sólo para las frecuencias de 0.95 GHz, 1 GHz y 1.05 GHz9.
8 En ocasiones los contornos de Load Pull no se muestran cerrados. Esto puede ser debido a que para esos
valores de impedancia: 1) el amplificador es inestable, 2) el punto de operación del dispositivo está fuera
de la zona de operación segura del transistor, o 3) el simulador no es capaz de sintetizar impedancias de
valor muy bajo.
9
Puede configurar las frecuencias a las que se realizarán las simulaciones aplicadas sobre un esquemático
en las opciones del esquemático.
12
Una vez configurado el template se ejecuta el script a través de Scripts → Load

Pull → Load Pull. Los pasos a seguir son los siguientes.
1) Selección de los armónicos del Tuner de entrada y salida sobre los que se
ejecutará el script. En nuestro caso, los valores del Tuner de entrada ya están
fijados para MTP, por lo que no se ajustarán. Respecto a los valores del Tuner
de salida, sólo se ajustará el armónico fundamental (ver Fig. 12).
2) Configuración de la distribución de los puntos de impedancia de la carta de
Smith sobre los que se va a evaluar la potencia de salida para trazar los
contornos Load Pull. En la Fig. 13 se muestra una posible configuración, puede
probar otras y comparar resultados.
3) En la siguiente pantalla se configuran los Tuners y medidores del template, si
ha utilizado el que genera MWO por defecto no es necesario que modifique
nada de ellos. Seleccione sólo un armónico (ver Fig. 14). En esta pantalla
también se incluye información sobre el número de puntos del barrido y el
número de frecuencias sobre el que se va a ejecutar el script.
Una vez finalizada la configuración presione el botón Simulate, el resultado de la
simulación es un archivo que aparecerá ubicado en la carpeta “Data Files” del proyecto.
Sobre este archivo se aplicarán las medidas necesarias para representar los contornos
Load Pull.
Sobre una gráfica del tipo Smith Chart se representarán tres medidas: G_LPGPM,
G_LPCMMAX y G_LPCM. Para visualizarlas seleccione en “Measurement type”
Load Pull y en “Load Pull Data Name” el archivo generado por el script.
1) G_LPGPM representa en la carta de Smith los puntos en los que se ha realizado
la evaluación de los contornos Load Pull (ver Fig. 15).
2) G_LPCMMAX representa la localización en la carta de Smith de los valores
de impedancias de salida que proporcionan la máxima potencia de salida del
amplificador. En nuestro caso se darán tres valores correspondientes a las tres
frecuencias a las que se ha ejecutado el scritp: 0.95 GHz, 1 GHz y 1.05 GHz
(ver Fig. 16).
3) G_LPCM representa los contornos Load Pull para diferentes valores de
potencia de salida en dBm. Para cada valor de potencia representa tres
contornos correspondientes a las tres frecuencias a las que se ejecuta el script
(0.95 GHz, 1 GHz y 1.05 GHz). En nuestro caso representaremos 5 potencias
diferentes empezando desde la más alta en decrementos de 1dB (ver Fig. 17).
13
Fig. 11. Template modificado sobre el que genera el script automáticamente
Fig. 12. Selección de los armónicos de ajuste
Fig. 13. Ventana de configuración de la Fig. 14. Ventana de configuración de los medidores
distribución de puntos de evaluación. elementos HBTUBNER2
14
Fig. 15. Medida G_LPGPM Fig. 16. Medida G_LPCMMAX
Fig. 17 Medida G_LPCM Fig. 18. Contornos Load Pull
En este punto ya se conocen los valores que hay que introducir a los parámetros de las
redes LTuner para tener el dispositivo adaptado a las condiciones del diseño: MTP a la
entrada del transistor y Potencia máxima de señal a la salida. Implemente un esquemático
como el que se muestra en la Fig. 19 con los valores que haya obtenido en las tareas
anteriores. Es una buena práctica comprobar en este punto que el dispositivo sigue siendo
estable, así como evaluar los cambios que las redes de adaptación han provocado en su
ganancia y figura de ruido.
Tarea 5
Represente, en el margen de frecuencias de trabajo, la potencia RF de salida, la potencia
DC y la PAE del amplificador con las redes de adaptación basadas en elementos
HBTUNER2 para los valores de coeficientes de reflexión hallados en las Tareas 3 y 4
y para una potencia de entrada de 15dBm. Podrá encontrar dichas medidas en
Nonlinear→Power. Utilice la medida PT, o Pcomp en el armónico 1, para obtener la
medida de la potencia RF de salida. Para medir la potencia DC que está consumiendo
15
el transistor utilice la medida Pcomp10 en el armónico 0, medida en el componente que

representa la fuente de polarización del drenador del transistor (DCVS.V2 en el
esquemático de la Fig. 19). Debe obtener unos resultados similares a los mostrados en
la Fig. 20. Las medidas obtenidas indican que, en el margen de frecuencias de trabajo
y para una potencia de entrada de unos 31mW, el amplificador está entregando a su
salida una potencia cercana a los 3.6W y está consumiendo una potencia DC cercana a
los 14W. Estos valores resultan en una PAE cercana al 26%. Respecto a la ganancia,
su valor es superior a las especificaciones del diseño en todo el margen de frecuencias
de trabajo.
Fig. 19. Esquemático correspondiente al amplificador de potencia estabilizado y adaptado mediante

elementos HBTUNER2 para tener MTP en la entrada y máxima potencia de señal a la salida.
Fig. 20. Potencia consumida, potencia de salida y ganancia de RF en función de la frecuencia y para un
nivel de entrada de 15dBm. Se han utilizado como elementos de adaptación redes LTUNER2.
10
La medida Pcomp en el armónico 0 tiene en cuenta la variación del punto de polarización del transistor
con el nivel de la señal de entrada.
16
Tarea 6
Utilizando el esquemático que se muestra en la Fig. 21, mida la PAE, la potencia
consumida, la ganancia y la potencia de salida del amplificador diseñado para
diferentes valores de la potencia de entrada (de 0 dBm a 20 dBm con un step de 0.5 dB).
Realice dichas medidas únicamente en la frecuencia de operación y en las frecuencias
que limitan la banda de trabajo (0.95 GHz, 1 GHz y 1.095 GHz). El esquemático que
se muestra en la Fig. 21 contiene el componente PORT_PS1 que genera un tono cuya
potencia puede ser variada entre dos valores definidos en sus parámetros.
Analizando con detalle la Fig. 22 se extraen las siguientes conclusiones:
1) A medida que se aumenta la potencia de entrada aumenta la potencia de la señal
RF de salida, la potencia consumida y la PAE.
2) En la figura también se ha representado la ganancia del dispositivo en pequeña
señal (GT) junto con la ganancia de RF (Pgain). Para niveles bajos de la señal de
entrada ambas potencias tienen el mismo valor. Sin embargo, a partir de un
momento la ganancia de RF comienza a bajar (fenómeno de compresión).
Alrededor de Pin=12dBm, la diferencia entre ambas ganancias es cercana a 1dB,
éste es el 1dB-PC. En este punto, la potencia entregada por el PA es cercana a
2 W y su PAE=19%. Trabajando un poco por encima del 1dB-PC, para un nivel
de la potencia de entrada de 15dBm (ganancia comprimida 2dBs en este caso),
se alcanza una PAE=26% y la potencia entregada por el amplificador se eleva a
3.6W.
Fig. 21. Esquemático para la medida de la potencia de salida y PAE en función de la potencia de entrada.
17
Fig. 22. PAE y potencia de salida en función de la potencia de entrada.
Los estudios realizados en las Tareas 5 y 6 han permitido realizar una evaluación de
ciertos parámetros de interés del amplificador. Antes de proseguir con la evaluación
completa del diseño, se sustituirán las redes HBTUNER 2 por redes de parámetros
concentrados ideales.
Tarea 7
A partir de los valores de ΓSP y ΓLP obtenidos en las Tareas 3 y 4, diseñe las redes de
adaptación de impedancias mediante la herramienta disponible en el siguiente enlace:
http://home.sandiego.edu/~ekim/e194rfs01/jwmatcher/matcher2.html
Utilice redes en L como las mostradas en las Fig. 23 y 24. Una vez diseñadas las redes,
diseñará un nuevo esquemático de trabajo como el que se muestra en la Fig. 25. Puesto
que se han eliminado las redes LTUNER2 a través de las que se polarizaba el transistor,
en el nuevo esquemático el sub-circuito “3_PA_BiasT” incluye dos elementos BIASTEE
para realizar la polarización (ver Fig. 26). El sub-circuito “2_FET_estabilizado”
corresponde al esquemático de la Fig. 6. Es una buena práctica, comprobar en este punto
que el diseño sigue manteniendo la estabilidad, y medir las posibles modificaciones en la
ganancia y en el ruido del dispositivo.
Mida sobre el nuevo circuito la PAE, la potencia consumida, la ganancia de RF y la
potencia de salida del circuito resultante. Haga las medidas para un nivel de la señal de
entrada de Pin=15dBm y en el margen de frecuencias de trabajo. Compare los valores con
los obtenidos con las redes HBTUNER 2 (ver Fig. 27). Observe que las diferencias más
importantes entre la adaptación con elementos concentrados y con elementos
HBTUNER2 aparecen en la parte baja de la banda de frecuencias. Respecto a la PAE
(valores no mostrados) su valor sigue siendo muy parecido a la frecuencia de 1GHz
(26%). Sin embargo, en la banda de frecuencias más baja su valor disminuye al 24%
cuando se trabaja con los elementos concentrados.
A partir de este momento trabajará con el amplificador adaptado con las redes de
elementos concentrados.
18
Fig. 23. Red de adaptación de entrada Fig. 24. Red de adaptación de salida
Fig. 25. Esquemático del amplificador estabilizado y adaptado con redes de parámetros concentrados
ideales.
Fig. 26. Detalle del sub-circuito “3_PA_BiasT”
Fig. 27. Potencia consumida, Potencia de salida y ganancia de RF en función de la frecuencia y para un
nivel de entrada de 15dBm. Comparativa entre el uso redes de adpatación LTUNER2 y de elementos
concentrados ideales.
19
2.3. Evaluación del amplificador diseñado

Una vez diseñado el amplificador se propone la realización de una serie de medidas que
permitan evaluar ciertas especificaciones del subsistema diseñado. Las medidas se
distribuyen en diferentes tareas, aunque en cada una de ellas se comentan las nociones
básicas de los componentes y elementos empleados en la medida, es aconsejable que
visite la ayuda proporcionada por MWO para cada uno de ellos. IMPORTANTE: Utilice
el simulador APLAC @ Harmonic Balance en las medidas propuestas en este
apartado.
Tarea 8
Utilizando el esquemático que se muestra en la Fig. 28, mida la PAE, la potencia
consumida, la ganancia y la potencia de salida del amplificador diseñado. Realice dichas
medidas únicamente en la frecuencia de operación y en las frecuencias que limitan la
banda de trabajo (0.95 GHz, 1 GHz y 1.095 GHz). Considere un margen de valores para
la potencia de entrada comprendidos entre 0 dBm y 20 dBm con un step de 0.5 dB
Al igual que ocurría con las redes de adaptación HBTUNER2, alrededor de Pin=12dBm
se encuentra el 1dB-PC. Trabajando un poco por encima del 1dB-PC, para un nivel de la
potencia de entrada de 15dBm (ganancia comprimida 2dBs en este caso), se alcanza una
PAE del 26% a la frecuencia de trabajo. Sin embargo, en la parte de bajas frecuencias de
la banda, el rendimiento se reduce al 24%. Puede comparar los resultados obtenidos con
los que proporciona el fabricante en la hoja de especificaciones del transistor.
Fig. 28. Esquemático para la medida de la PAE y la potencia de salida en función de la potencia de
entrada.
Fig. 29. PAE, potencia consumida y potencia de salida en función de la potencia de entrada.
20
El estudio anterior ha permitido estimar el 1dB-PC. Sin embargo, el software permite

realizar una medida más precisa de las características del amplificador en ese punto.
Tarea 9
A partir del esquemático mostrado en la Fig. 30, mida la PAE, la potencia de entrada y
la potencia de salida en el 1dB-PC en el margen de frecuencias de trabajo del
amplificador. El esquemático mostrado en la Fig. 30 incluye:
o Un sub-circuito correspondiente al amplificador diseñado en las tareas
anteriores. Polarizado con elementos BIASTEE y con redes de adaptación de
impedancias basadas en elementos concentrados.
o Elemento PWRSMP que proporciona, en el puerto 3, una medida de la potencia
de la señal incidente en el circuito.
o El elemento XDB que permite medir el punto de compresión del amplificador
a X dB, donde X es un parámetro a especificar por el usuario y, que en nuestro
caso, se fijará en 1.
Para cada frecuencia especificada en el proyecto, el simulador realiza un barrido de la
señal del generador (por encima y por debajo del valor indicado en el puerto PORT1)
y halla, para la potencia de entrada correspondiente al 1dB-PC, el valor de la PAE y de
la potencia de salida. En función de la opción escogida en el parámetro GAIN_TYPE el
1dB-PC lo mide XdB por debajo de la ganancia lineal o XdB por debajo de la máxima
ganancia. Realice la medida seleccionando en el parámetro GAIN_TYPE la opción
Linear. Los resultados obtenidos deben ser similares a los que se muestran en la Fig. 31.
Repita la medida para el 2dB-PC (ver Fig. 32). Observe que los resultados obtenidos
en ambos casos son coherentes con los valores obtenidos en la Fig. 29.
Fig. 30. Esquemático para la medida del 1dB-PC
21
Fig. 31. PAE, potencia de entrada y potencia de salida para el punto 1dB-PC
Fig. 32. PAE, potencia de entrada y potencia de salida para el punto 2dB-PC
Tarea 10
Mida la PAE y la potencia de entrada para un valor de potencia a la salida constante de
30dBm (se ha escogido un valor inferior al correspondiente al 1dB-PC). Para ello
utilice el esquemático que se muestra en la Fig. 33, el cual incluye:
o Un sub-circuito que contiene el amplificador diseñado en las tareas anteriores.
o El elemento CONSTPOUT que modifica el valor de la potencia de entrada para
conseguir a la salida una potencia de valor especificado como constante.
En la Fig. 34 se observan los resultados obtenidos. Para 1 GHz, se repiten los valores
obtenidos en la gráfica en la Fig. 29. Sin embargo, a medida que aumenta la frecuencia,
la potencia de entrada necesaria para conseguir una potencia de salida de 30 dBm
aumenta. Esto se debe a la ganancia del dispositivo se reduce a medida que aumenta la
22
ganancia. Puesto que la potencia de salida es fija, la potencia de entrada toma la forma
invertida de la ganancia de RF.
Fig. 33. Esquemático para la medida de la potencia de entrada y PAE para un valor de potencia de
salida constante de 30dBm.
Fig. 34. PAE y potencia de entrada para un valor de potencia de salida fijo de 30dBm.
La distorsión es un fenómeno que repercute directamente sobre el rango dinámico de un

sistema, ya que, determina los niveles máximos de señal que puede manejar. La distorsión
por intermodulación (IMD) es una medida de la diferencia de amplitud existente entre el
armónico fundamental y los productos de intermodulación (IP), los cuales se generan
debido al comportamiento no lineal del dispositivo. El IMD se expresa en dBc, es decir,
diferencia en dB respecto del tono fundamental. En la Fig. 35 se ha representado
gráficamente la potencia de salida del armónico fundamental y del IP de orden 3, en
función de la potencia de la señal de entrada. Aunque las respuestas de ambas señales
nunca llegan a cruzarse, es posible linealizar las respuestas y obtener un punto ficticio en
el que se cortarían si no se produjera la compresión en el transistor. Dicho punto es
conocido como punto de intercepción, el cual puede medirse tanto a la entrada como a la
salida. Medido en la salida recibe el nombre OIP3 o OIP5, dependiendo de si el cruce del
23
fundamental se produce con el producto de intermodulación de orden 3 ó 5,

respectivamente. Puesto que el IP nunca llega a cruzarse con el fundamental, el IMD
nunca llega a valer 0dBc.
Fig. 35. Representación del punto de intercepción de orden 3 (gráfica superior) y de la distorsión por
intermodulación (gráfica inferior).
La distorsión por intermodulación de un sistema se mide excitándolo con dos tonos del
mismo nivel y de frecuencias f1 y f2 cercanas. Al tratarse de frecuencias cercanas, ambos
tonos aparecerán amplificados de forma muy similar a la salida. Debido a la no linealidad
del sistema a evaluar, a la salida también se obtendrán IP. Comparando las potencias de
salida del fundamental y de los IP se obtienen las medidas de IMD y OIP.
Tarea 9
Mida los puntos de intercepción de tercer y quinto orden a la salida OIP3 y OIP5,
respectivamente. Para ello utilice el esquemático que se muestra en la Fig. 36, el cual
contiene:
o Un sub-circuito correspondiente al amplificador diseñado
o El componente PORT_PS2 que genera un doble tono de frecuencias f1 y
f2=f1+Fdelt y, cuya potencia puede ser variada entre los valores PStart y PStop
definidos en sus parámetros.
Obtenga los valores de OIP3 y OPI5 utilizando la medida OIPN
(Nonlinear→Intermod→OIPN), la cual, calcula el punto de intercepción de orden N
de un circuito cuando se le aplica una excitación multi-tono. La medida OIPN calcula
el punto de intercepción a partir de las pendientes medidas en la región de operación
de pequeña señal, por ello, para que la medida sea fiable es conveniente situarse en la
zona lineal de operación alejada de la zona de 1dB-PC. En nuestro diseño, para 1 GHz,
la potencia de entrada correspondiente al 1dB-PC es aproximadamente 12 dBm, por
24
tanto, para asegurar la validez del cálculo de este parámetro es conveniente aplicar una
potencia a la entrada comprendida entre -15 dBm y -5 dBm.
Respecto a los valores de frecuencia de los tonos de excitación, considere f1=1 GHz y
f2=1.02 GHz. El objetivo de esta tarea es calcular el valor de potencia de salida en la
que la amplitud de los productos de intermodulación de orden 3 y 5 se iguala a la
amplitud de la señal deseada (tono de frecuencia 1 GHz).
En la Fig. 37 se muestran los valores asignados a los parámetros de la medida OIPN
para calcular el OIP3 con el producto de intermodulación de orden 3 situado en
0.98 GHz (2f1-f2). En la Fig. 38 se muestran los valores asignados a los parámetros de
la medida OIPN para calcular el producto de intermodulación de orden 5 situado en
0.96 GHz (3f1-2f2).
Represente los puntos de intercepción definidos anteriormente, debe obtener un
resultado similar al que se muestra en la Fig. 39. Los resultados obtenidos indican que
el punto de intercepción de orden 3 se produce en torno a 46 dBm de potencia de salida,
mientras que el de orden 5 se produce alrededor de los 42 dBm. A partir de la ganancia
de transducción, que corresponde a la ganancia del dispositivo en régimen de trabajo
lineal, es posible estimar el valor de la potencia de entrada en el punto de intercepción.
Asumiendo una ganancia de transducción aproximada de 22 dB, los valores de la
potencia de entrada en el punto de intercepción de tercer y quinto orden son los
siguientes:
IP3=OIP3-22dB=46-22=24dBm
IIP5=OIP5-22dB=42-22=20dBm
Fig. 36. Esquemático para la medida del OIP3 y OIP5.
25
Fig. 37. Parámetros de la medida de OIP3 Fig. 38. Parámetros de la medida de OIP5
Fig. 39. Representación del IOP3 y IOP5.
Tarea 10
Mida la distorsión por intermodulación a la frecuencia de operación utilizando el
esquemático de la Fig. 36, pero variando el rango de potencias de entrada entre -5dBm
y 40dBm con un paso de 2 dB. Utilice para ello la medida IMDN
(Nonlinear→Intermod→IMDN). Represente, para los diferentes valores de la señal de
entrada, la distorsión por intermodulación del fundamental respecto del armónico de
tercer orden situado en 0.98 GHz y del quinto armónico situado en 0.96 GHz.
Debe obtener un resultado similar al que se muestra en la Fig. 40. Las simulaciones
indican que el punto más próximo entre el fundamental y el IP está alrededor de
24 dBm para el IP de orden 3, y alrededor de 20 dBm para el IP de orden 5. En ambos
casos, ligeramente por encima del IIP3 e IIP5 estimados en la tarea anterior. Se obtiene,
por tanto, un resultado similar a la que se ha representado en la Fig. 35.
26
Fig. 40 Representación de la distorsión por intermodulación.
Se representará ahora la evolución temporal de la señal de salida en la frecuencia de

trabajo de 1GHz y para 4 potencias diferentes de la señal de entrada: 0dBm (pequeña
señal), 12dBm (PC 1dB), 14dBm (cerca del PC 2dB) y 20dBm (Zona del OIP). Para
realizar este estudio se utilizará el esquemático que se muestra en la Fig. 41
Se hará un análisis temporal de la evolución de las tensiones y corrientes extrínsecas
(puerto de salida P2) e intrínsecas (en el drenador del transistor). Para acceder a las
señales intrínsecas, se debe elegir el punto de medida desde el desplegable “Measurement
component” que se muestra en la Fig. 42. Presionando el botón , se accede a una
pantalla como la que se muestra en la Fig. 43. Descendiendo en jerarquía por el
esquemático se puede acceder hasta el drenador del transistor (CURTICE2.GFET2@ds).
Fig. 41 Esquemático para la medida de los espectros y la evolución temporal de la señal de salida.
27
Fig. 42 Medida de las señales intrínsecas
Fig. 43 Nivel más bajo de la jerarquía.
Tarea 11
Represente las medidas de los espectros de potencia de la señal de salida, y la evolución
temporal de la tensión y corriente extrínsecas, para los siguientes valores de la potencia
de la señal de entrada: 0dBm, 12dBm, 14dBm y 20dBm. Las medidas podrá
encontrarlas en (Nonlinear→ Power → Pharm), (Nonlinear → Voltage → Itime) y
(Nonlinear → Voltage → Vtime). Utilice para ello el esquemático representado en la
Fig. 41.
Debe obtener resultados similares a los mostrados en las Fig. 44 a 46. Los valores
registrados en el espectro indican que la distorsión de la señal no debe ser muy elevada,
ya que la atenuación de los armónicos respecto del fundamental es grande, incluso en
la zona de distorsión fuerte (20 dBm) cercana al OIP. La representación temporal de
las señales de tensión y corriente corrobora esta afirmación.
28
Fig. 44. Espectro de la señal de salida para diferentes valores de la potencia de la señal de entrada.
Fig. 45. Evolución la tensión extrínseca medida en el puerto 2.
Fig. 46. Evolución de la corriente extrínseca medida en el puerto 2.
29
Tarea 12
Represente la evolución temporal de la tensión y corriente intrínsecas, para los
siguientes valores de la potencia de la señal de entrada: 0dBm, 12dBm, 14dBm y
20dBm. Utilice para ello el esquemático representado en la Fig. 41.
Debe obtener resultados similares a los mostrados en las Figs. 47 y 48.
Fig. 47. Evolución de la corriente intrínseca en el drenador del transistor.
Fig. 48. Evolución de la tensión intrínseca en el drenador del transistor.
30
En las imágenes mostradas en las Fig. 47 y 48 se observa que las señales tienen un nivel
DC correspondiente al punto de polarización (50 V para la tensión y 200 mA para la
corriente). Para niveles bajos de la potencia de entrada (por debajo del 1dB-PC) la señal
de salida tiene forma sinusoidal y su frecuencia es 1 GHz. En el caso particular de
Pin=10dBm (ligeramente por debajo del 1dB-PC), la amplitud de la señal de tensión es de
unos 20 V de pico, y de 200 mA en el caso de la corriente. Sin embargo, para la potencia
de entrada correspondiente al 1dB-PC y superiores (12dBm, 14dBm y 20dBm), ambas
señales aparecen distorsionadas debido a la superposición de armónicos. Se observa
claramente el recorte que produce el dispositivo activo en la señal de salida cuando se
exceden los límites de funcionamiento del mismo. En las tensiones y corrientes
extrínsecas (Fig. 45 y 46) el offset DC ha sido eliminado por los condensadores de la red
BIASTEE situados entre la salida del drenador y el puerto P2. La red de adaptación de
salida actúa como filtro, eliminando los armónicos superiores que aparecen en las señales
registradas en el drenador, y atenuando su amplitud junto con la del fundamental.
Para acabar con el análisis del amplificador se hará una representación de la recta de carga
dinámica, a partir de las señales de tensión y corriente registradas en el drenador del
transistor (señales intrínsecas). Para representar la recta de carga se utiliza la medida
IVDLL que está disponible en Non Linear→Current→IVCurve.
Tarea 13
Represente la recta de carga correspondiente a las señales de la tensión y corriente
intrínsecas, para los siguientes valores de la potencia de la señal de entrada: 0dBm,
8dBm, 10 dBm, 12dBm y 14dBm. Utilice para ello el esquemático representado en la
Fig. 41.
Debe obtener resultados similares a los mostrados en las Fig. 49 y 50.
Fig. 49. Representación de la recta de carga correspondiente a las señales intrínsecas medidas en el
drenador del transistor. Valores de la potencia de entrada por debajo del 1dB-PC.
31
Fig. 50. Representación de la recta de carga correspondiente a las señales intrínsecas medidas en el
drenador del transistor. Valores de la potencia de entrada por encima del 1dB-PC.
La impedancia de carga ”vista” desde los terminales del transistor no es resistiva pura,
por ello la recta de carga adquiere un aspecto elíptico, fruto del desfase entre la tensión y
la corriente. En la Fig. 50 se han representado situaciones con potencia de entrada inferior
al 1dB-PC, en este caso no se da una distorsión significativa en las señales. A medida que
aumenta la potencia de entrada por encima de la correspondiente al 1dB-PC, las señales
en el drenador de transistor se “mueven” hacia las regiones de corte o saturación,
apareciendo la distorsión. Esto se traduce en diversos efectos sobre la recta de carga
dinámica, como por ejemplo, movimientos en la dirección de la trayectoria, se abre, se
curva…
32

UPV - Intranet - Valencia

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

UPV - Intranet - Valencia

Diunggah oleh

Hak Cipta:

Format Tersedia

Circuitos Electrónicos de Alta Frecuencia Curso 2017/2018

“Diseño de amplificadores de bajo ruido (Low

2.1. Elección del componente activo y evaluación de los

Una vez comprobado que el modelo GP es coherente con el de parámetros S en el margen

Comparativa Modelos S11 S22

Fig. 3. Comparación de los modelos GP y Parámetros S

2.2. Análisis de estabilidad

El factor de estabilidad de Rollett se obtiene mediante la expresión:

1 + |𝐷|2 − |𝑆11 |2 − |𝑆22 |2

Si K > 1, entonces el amplificador es incondicionalmente estable para cualquier

Fig. 4. Representación de los círculos de estabilidad de fuente y carga.

Aunque es posible trabajar con amplificadores potencialmente inestables si las

Fig. 5. Estabilización del transistor por degeneración de ganancia.

transducción GT y la máxima ganancia disponible Gmax6 las podrás encontrar en el tipo

Una vez estabilizado el transistor se plantearán las especificaciones de ruido y ganancia

2.3. Planteamiento de las especificaciones de diseño.

+ Match  s11 s12 

Fig. 6. Diagrama de bloques del amplificador.

Fig. 7. Planteamiento de las especificaciones de diseño sobre la carta de Smith.

De esta representación se deduce una conclusión muy importante relacionada con el

tampoco se estará diseñando para conseguir la Máxima Transferencia de Potencia (MTP)

Una buena práctica de diseño en cualquier subsistema de comunicaciones es evaluar sus

Per Div 0.1 GHz

Fig. 8. Representación de los valores de S12 y S21 en un diagrama polar.

ubicada en un tramo de un círculo de conductancia constante en el margen de frecuencias

La tercera consideración importante es que el movimiento que trazan en la carta las ΓS

2.4. Diseño de las redes de adaptación de entrada y salida:

2.3 GHz -10.0

Fig. 9. Representación de los valores de S11 y S22 en una carta de Smith.

Fig. 10. Modelo de imagen negativa.

2.5. Implementación de las redes de adaptación empleando

2.5.1. Análisis de resultados

SUBCKT SUBCKT SUBCKT

Fig. 15. Banco de pruebas del amplificador completo.

2.6. Incorporación de una antena

Con el subcircuito de la antena disponible en MWO, ya es posible diseñar una red de

Realiza el diseño de la red de adaptación de la antena. Obtén primero una estimación

Una vez diseñada la red de adaptación de la antena ya se puede incluir en el amplificador

Fig. 23 Diseño completo del amplificador incluyendo la antena y su red de adaptación.

Fig. 24 Esquemático para la medida de ΓS

2.6.1 Análisis de resultados con la antena incorporada

SUBCKT SUBCKT SUBCKT SUBCKT SUBCKT PORT

Fig. 25 Banco de pruebas para evaluar el rendimiento del diseño final.

2.7. Polarización del transistor

Fig. 26 Red de polarización real.

2.8. Trabajo a realizar

- Figura de Ruido < 1 dB

HIGH FREQUENCY ELECTRONIC CIRCUITS

n Positive Feedback Oscillator

n In this first part we will experiment with a classical RF oscillator topology

n We will start designing the amplifier and the feedback network

n Our goal is to design a 50 MHz Colpitts oscillator using a low-noise bipolar

High Frequency Electronic Circuits 2017/2018

n Create an schematic called Amplifier corresponding to a common-emmiter

BJT amplifier based on the transistor NEC85634 (formerly Renesas)

n Design the transistor biasing network

n Check the bias point by annotating the

terminals (Draw -> Add Annotation)

High Frequency Electronic Circuits 2017/2018

Amplifier Gain Input and Output Impedance

High Frequency Electronic Circuits 2017/2018

n Feedback Network Design

n Create an schematic called Feedback corresponding to the p-circuit of a