UNIVERSIDAD TECNOLOGICA DE PANAMA

CAMPUS CENTRAL VICTOR LEVI SASSO

FACULTAD DE INGENIERIA ELECTRICA

LIC. EN INGENIERIA ELECTROMECANICA

CIRCUITOS LOGICOS ELECTRONICOS

LABORATORIO N°4
COMPUERTAS CMOS Y SEÑALES LOGICAS

GRUPO
1IE143

ESTUDIANTES

DÍAZ, MANUEL 6-720-938

MORALES, JORGE 7-710-2144

PROFESOR
WALDO MORAN

I SEMESTRE

“14 DE MAYO DE 2018”

Objetivos

1. Observa la realización de los bloques lógicos básicos a partir de transistores nMOS y pMOS
presentando así el nivel básico para la familia CMOS.

2. Observa el comportamiento simulado de los bloques lógicos básicos CMOS usando señales tanto
estáticas como dinámicas.

3. Realiza bloques lógicos compuestos a partir de los bloques básicos y los simula usando Multisim.

4. Continúa la familiarización con la terminología usada en la descripción de los sistemas digitales.

Teoría
Existen varias tecnologías para la realización de los sistemas digitales electrónicos las más populares son
TTL, CMOS y ECL. Cada una exhibe diferencias en cuanto a su velocidad, consumo de energía,
inmunidad al ruido y capacidad de integración (temas que serán estudiados en el futuro).

La TTL (Lógica a Transistores) es muy popular y ella en sí contiene una gama de subgrupos o familias que
incorporan elementos auxiliares (Diodos y Resistores) que proporcionan diferentes características a cada
uno, esta tecnología está basada en el transistor de unión bipolar mejor conocido como BJT NPN y BJT
PNP. Su principal ventaja es su velocidad.

La ECL (Lógica aCoplada por Emisor) también está integrada a partir de transistores BJT pero conectados
por el emisor en un arreglo similar a la compuerta de transmisión. Su principal característica es su alta
inmunidad al ruido.

La CMOS (MOS complementaria) conjuga transistores de tipo nMOS con pMOS conectados de manera
complementaria que hace que su realización sea muy sencilla. Su principal ventaja es el poco espacio que
ocupa en comparación con las otras tecnologías y su poco consumo, sin embargo no es tan rápida.

Esta práctica de laboratorio pone a prueba bloques lógicos implementados con transistores CMOS ya que
son de fácil realización. Por ahora solo analizaremos su respuesta a señales de entrada digitales estáticas y
dinámicas

1
Procedimiento
Consulte con la práctica No 1 para interactuar con Multisim.

I parte “NOT”

Realización y prueba del inversor lógico también conocido como NOT. Este es uno de los bloques lógicos
básicos que solo posee una entrada y cuya salida corresponde al estado lógico contrario al de la entrada. Su
símbolo lógico estándar se presenta en la figura 1 sin embargo su función lógica se conceptualiza en la
parte circular del símbolo conocida como “Inversion Bubble”

Si A = 1 entonces y = 0
Si A = 0 entonces y = 1

Figura 1

1. Utilice la aplicación Multisim de NI disponible en el laboratorio para realizar el circuito que se

presenta en la figura 2. Use los mismos transistores pMOS y nMOS usados en la práctica anterior.
2. Pruebe el funcionamiento del inversor CMOS en cuestión, utilice señal estática (constantes lógicas) y
señal dinámica (generador de funciones) Presente sus resultados al instructor y obtenga su firma. En el
informe presente la tabla donde se verifica el comportamiento según la figura 1 (con los niveles de
voltaje obtenidos) y los esquemas gráficos que arrojan la simulación dinámica.

VCC

NOT CMOS

Q2 XMM1

U1
0

Q1

Figura 2

2
Simulación estática y dinámica

U1= 1

U1= 0

U1 VOLTAJE

0 5V
1 74.505 pV

3
II Parte (NAND CMOS)
La compuerta NAND es otro de los bloque básicos usados en los sistemas digitales su símbolo lógico y su
expresión lógica se presenta en la figura 3 a continuación. El bloque lógico NAND toma como mínimo dos
entradas lógicas (1 bit c/u) y produce una salida que es función del estado las entradas.

y = 0 si y solo si, A = 1 y a la vez B = 1

Figura 3
3. Realice la compuerta NAND CMOS que se presenta en la Figura 4 usando Multisim y los mismos
transistores MOS de la práctica anterior se sugiere incorporar un nuevo diseño para trabajar con más
libertad.

Figura 4

4. Pruebe el funcionamiento del circuito usando las señales estáticas para las entradas A y B
proporcionadas por los interruptores SPDT indicados. Realice una tabla de funcionamiento donde
ubique todas las combinaciones posibles de los estados lógicos de las entradas y el estado lógico de la
salida que cada combinación de entrada genera.
A B Voltaje
0 0 5
1 0 3.896
1 1 3.896
0 1 5

5
 Presente y demuestre esta parte al instructor: .
5. Para la simulación dinámica use el set–up de la figura 5

Figura 5
6. Analice las señales obtenidas en el osciloscopio de cuatro canales, pero antes sepárelas verticalmente
para facilitar esta tarea. Presente la salida dinámica al instructor:
Funcionamiento dinámico: .

III Parte (NOR CMOS)

La compuerta NOR es otro de los bloque básicos usados en los sistemas digitales su símbolo lógico y su
expresión lógica se presenta en la figura 6 a continuación. El bloque lógico NOR al igual que el NAND
toma como mínimo dos entradas lógicas (1 bit c/u) y produce una salida que es función del estado las
entradas.

y = 0 si y solo si, A = 1 o B = 1 o ambas son = 1

Figura 6

7. Repita el procedimiento de la parte II pero ahora aplicado a la compuerta NOR que se ilustra en la
figura 7

6
 Figura 7

8. Demuestre la dinámica de este circuito al instructor. .

U1 U2 VOLTAJE (V)
0 0 10
0 1 9.726
1 0 9.72
1 1 9.244

7
Asignaciones y Preguntas
Las compuertas que por definición se presentan como las básicas son la NOT la AND y la OR estas dos
últimas pueden obtenerse de la combinación de la NAND la NOR y la NOT revisadas en esta práctica
virtual. Una compuerta AND se logra al colocar un bloque NOT en cascada, o sea, a la salida de una
compuerta NAND.
1. Construya un bloque básico AND a partir de la conexión de un NAND y un NOT.
a. Presente el circuito CMOS de este nuevo bloque lógico.
b. Realice una simulación dinámica aplicando a su nuevo circuito las señales que producen
los generadores de función XFG1 y XFG2 de la figura 5. Presente el resultado de esta
simulación en el informe.
c. Presente la tabla de funcionamiento de la compuerta AND.
2. Repita 1 pero construya ahora el bloque básico OR a partir de la conexión de un NOR y un NOT

Tabla de funcionamiento de la compuerta AND

INPUT OUTPUT
A B A AND B
0 0 0
0 1 0
1 0 0
1 1 1

b. Realice una simulación dinámica aplicando a su nuevo circuito las señales que producen
los generadores de función XFG1 y XFG2 de la figura 5. Presente el resultado de esta
simulación en el informe.

8
9
Tabla de funcionamiento de la compuerta OR

INPUT OUTPUT
A B A OR B
0 0 0
0 1 1
1 0 1
1 1 1

10