Final 3 Labo de Digitales

INFORME FINAL 3
“Simplificación de Circuitos Lógicos”
1. Objetivos:
 Diseñar, minimizar e implementar circuitos lógicos aplicando los teoremas del
Algebra de Boole y el método de simplificación de los Mapas de Karnaugh.
 Simular y comprobar la equivalencia de algunos circuitos lógicos con el apoyo del
simulador PROTEUS ISIS.
2. Información Teórica:
El alumno deberá revisar la información a:
 Los postulados y teoremas del álgebra de Boole.
 Funciones y circuitos lógicos.
 Formas canónicas de las funciones lógicas.
 Método del mapa de Karnaugh para simplificación de funciones lógicas.
3. Desarrollo de la práctica:
3.1 Minimización de circuito lógico “FA”

 Implementar el circuito lógico de la siguiente manera.
 Para la simulación, manipular los controles de estado lógico correspondientes a las
variables binarias (X,Y,Z) y anotar en la tabla, el estado lógico de las funciones lógicas
S y C, representados por los probadores lógicos
Cuando X=0 Y=0 Z=0
Cuando X=0 Y=0 Z=1

Cuando X=0 Y=1 Z=0
Cuando X=0 Y=1 Z=1

Cuando X=1 Y=0 Z=0
Cuando X=1 Y=0 Z=1

Cuando X=1 Y=1 Z=0
Cuando X=1 Y=1 Z=1

 Valores experimentales
Cuando X=0V Y=0V Z=0V
S=0V y C=0V
S=4.307V y C=0V
S=4.302V y C=0V
S=0V y C=4.314V
S=4.302V y C=0V
S=0V y C=4.288V
S=0V y C=4.273V
S=4.279V C=4.283V
Variables de entrada Salidas
X Y Z C S
0 0 0 0 0
0 0 5 0 4.307
0 5 0 0 4.302
0 5 5 4.314 0
5 0 0 0 4.302
5 0 5 4.288 0
5 5 0 4.273 0
5 5 5 4.283 4.279
 Completar la tabla, con los términos algebraicos que corresponde, tal que permita
representa las funciones S y C mediante las siguientes formas canónicas: Suma de
productos y Producto de sumas.
Términos para suma Término para

de productos producto de suma
X Y Z C S C S C S
0 0 0 0 0 X+Y+Z X+Y+Z
0 0 1 0 1 X’Y’Z X+Y+Z’
0 1 0 0 1 X’YZ’ X+Y’+Z
0 1 1 1 0 X’YZ X+Y’+Z
1 0 0 0 1 XY’Z’ X’+Y+Z
1 0 1 1 0 XY’Z X’+Y+Z’
1 1 0 1 0 XYZ’ X’+Y’+Z
1 1 1 1 1 XYZ XYZ
 Representar algebraicamente las funciones S y C tal como se requiere:
C(x,y,z)=∑(3,5,6,7)
C(x,y,z)=∏(0,1,2,4)
S(x,y,z)=∑(1,2,4,7)
S(x,y,z)=∏(0,3,5,6)
 Partiendo de la forma canónica “Suma de productos” minimizar cada una de las
expresiones haciendo uso de los teoremas de Algebra de Boole
.
Expresión de S(x,y,z): X’Y’Z+ X’YZ’+ XY’Z’+ XYZ
Expresión final de S(x,y,z): X’Y’Z+ X’YZ’+ XY’Z’+ XYZ
Expresión de C(x,y,z): X’YZ+ XY’Z+ XYZ’+ XYZ
X’YZ+ XY’Z+XY(Z’+Z)
X’YZ+ XY’Z+XY
X’YZ+X(ZY`+Y)
X’YZ+X(Y+Z)
X’YZ+XY+XZ
Y(ZX’+X)+XZ
Y(X+Z)+XZ
XY+YZ+XZ
Expresión final de C(x,y,z): XY+YZ+XZ
 Con los datos de la tabla desarrollada, represente las funciones S y C en el mapa de

karnaugh
Para la función S Para la función C
xy xy
00 01 11 10 00 01 11 10
z z
0 0 1 0 1 0 0 0 1 0
1 1 0 1 0 1 0 1 1 1
 Partiendo del mapa de karnaugh, determine las expresiones algebraicas minimizadas.
S= X’Y’Z+ X’YZ’+ XY’Z’+ XYZ
C= XY+YZ+XZ
 En el recuadro siguiente, dibuje el circuito lógico que representa la solución a las
funciones lógicas S y C mejor optimizadas.
Solución de S
Solución de C
3.2 Minimización de circuito lógico “FS”
Implementar en Proteus Isis el circuito lógico de la siguiente figura
Para la simulación manipular los controles de estado lógico correspondientes a las

variables binarias (X, Y, Z) y anotar en la tabla el estado lógico de las funciones lógicas
R y D representados por los probadores lógicos.
Cuando X=0 Y=0 Z=0

Cuando X=0 Y=0 Z=1
Cuando X=0 Y=1 Z=0

Cuando X=0 Y=1 Z=1
Cuando X=1 Y=0 Z=0

Cuando X=1 Y=0 Z=1
Cuando X=1 Y=1 Z=0

Cuando X=1 Y=1 Z=1
 Valores experimentales
R=0V y D=0V
R=4.125V y D=4.089V
R=4.250V y D=4.233V
R=0V y D=4.251V
R=4.228V y D=0V
R=0V y D=0V
R=0V y D=0V
R=4.303V D=4.282V
X Y Z R D
0 0 0 0 0
0 0 5 4.125 4.089
0 5 0 4.250 4.233
0 5 5 0 4.251
5 0 0 4.228 0
5 0 5 0 0
5 5 0 0 0
5 5 5 4.303 4.282
Complete la tabla con los términos algebraicos que corresponde tal que permita
representar las funciones R y D mediante las siguientes formas canónicas: Suma de
productos y Producto de sumas.
Variables de Salidas Término para suma de Término para producto de

entrada productos sumas
X Y Z R D R D R D
0 0 0 0 0 𝑥+𝑦+𝑧 𝑥+𝑦+𝑧
0 0 1 1 1 𝑥̅ 𝑦̅𝑧 𝑥̅ 𝑦̅𝑧
0 1 0 1 1 𝑥̅ 𝑦𝑧̅ 𝑥̅ 𝑦𝑧̅
0 1 1 0 1 𝑥̅ 𝑦𝑧 𝑥 + 𝑦̅ + 𝑧̅
1 0 0 1 0 𝑥𝑦̅𝑧̅ 𝑥̅ + 𝑦 + 𝑧
1 0 1 0 0 𝑥̅ + 𝑦 + 𝑧̅ 𝑥̅ + 𝑦 + 𝑧̅
1 1 0 0 0 𝑥̅ + 𝑦̅ + 𝑧 𝑥̅ + 𝑦̅ + 𝑧
1 1 1 1 1 𝑥𝑦𝑧 𝑥𝑦𝑧
Represente algebraicamente las funciones R y D tal como se requiere:
𝑅(𝑥, 𝑦, 𝑧) = ∑(𝑥̅ 𝑦̅𝑧, 𝑥̅ 𝑦𝑧̅, 𝑥𝑦̅𝑧̅, 𝑥𝑦𝑧) = 𝑥̅ 𝑦̅𝑧 + 𝑥̅ 𝑦𝑧̅ + 𝑥𝑦̅𝑧̅ + 𝑥𝑦𝑧
𝑅(𝑥, 𝑦, 𝑧) = ∏(𝑥 + 𝑦 + 𝑧, 𝑥 + 𝑦̅ + 𝑧̅, 𝑥̅ + 𝑦 + 𝑧̅, 𝑥̅ + 𝑦̅ + 𝑧)
= (𝑥 + 𝑦 + 𝑧)( 𝑥 + 𝑦̅ + 𝑧̅)( 𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)
𝐷(𝑥, 𝑦, 𝑧) = ∑(𝑥̅ 𝑦̅𝑧, 𝑥̅ 𝑦𝑧̅, 𝑥̅ 𝑦𝑧 , 𝑥𝑦𝑧) = 𝑥̅ 𝑦̅𝑧 + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦𝑧 + 𝑥𝑦𝑧
𝐷(𝑥, 𝑦, 𝑧) = ∏(𝑥 + 𝑦 + 𝑧, 𝑥̅ + 𝑦 + 𝑧, 𝑥̅ + 𝑦 + 𝑧̅, 𝑥̅ + 𝑦̅ + 𝑧)
= (𝑥 + 𝑦 + 𝑧)(𝑥̅ + 𝑦 + 𝑧)( 𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)
Partiendo de la forma canónica “Producto de sumas”, minimizar cada una de las
expresiones haciendo uso de los teoremas del Algebra de Boole.
𝑅(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑦 + 𝑧)( 𝑥 + 𝑦̅ + 𝑧̅)( 𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)

𝑅(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑥𝑦̅ + 𝑥𝑧̅ + 𝑥𝑦 + 𝑦𝑧̅ + 𝑥𝑧 + 𝑦̅𝑧)( 𝑥̅ + 𝑥̅ 𝑦̅ + 𝑥̅ 𝑧 + 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥𝑧̅ +
𝑦̅𝑧̅)
𝑅(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑦𝑧̅ + 𝑦̅𝑧)( 𝑥̅ + 𝑦𝑧 + 𝑦̅𝑧̅)
𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧
𝐷(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑦 + 𝑧)(𝑥̅ + 𝑦 + 𝑧)( 𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)
𝐷(𝑥, 𝑦, 𝑧) = (𝑥𝑦 + 𝑥𝑧 + 𝑥̅ 𝑦 + 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧 + 𝑧)( 𝑥̅ + 𝑥̅ 𝑦̅ + 𝑥̅ 𝑧 + 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧̅ + 𝑦̅𝑧̅)
𝐷(𝑥, 𝑦, 𝑧) = (𝑦 + 𝑥𝑧 + 𝑥̅ 𝑧 + 𝑧)(𝑥̅ + 𝑦𝑧 + 𝑦̅𝑧̅)
𝐷(𝑥, 𝑦, 𝑧) = (𝑦 + 𝑧)(𝑥̅ + 𝑦𝑧 + 𝑦̅𝑧̅)
𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧
Expresión final de 𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧
Expresión final de 𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧

Con los datos de la tabla desarrollada, represente las funciones R y D en el mapa de
Karnaugh
Para la función R:
Y Z 10
00 01 11
X
0 0 0
1 0 0
Para la función D:
Y Z 10
00 01 11
X
0 0
1 0 0 0
Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas.

Para la función R:
No hay ceros para agrupar, entonces nos queda así:
𝑅(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑦 + 𝑧)(𝑥̅ + 𝑦 + 𝑧̅)(𝑥 + 𝑦̅ + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)
Esta expresión ya la resolvimos en el paso anterior, por lo tanto ya tenemos la
respuesta:
𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧
Para la función D:
𝐷(𝑥, 𝑦, 𝑧) = (𝑦 + 𝑧)(𝑥̅ + 𝑦)(𝑥̅ + 𝑧)
𝐷(𝑥, 𝑦, 𝑧) = (𝑦 + 𝑥̅ 𝑧)(𝑥̅ + 𝑧)
𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧
Expresión final de 𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧
Expresión final de 𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧

En el recuadro siguiente dibuje el circuito lógico que representa la solución a las
funciones lógicas R y D mejor optimizadas.
4. Conclusiones
Gracias al Algebra de Boole y el método de los Mapas de Karnaugh, podemos reducir

nuestros circuitos lógicos a circuitos lógicos más pequeños, facilitándonos el análisis de
estos circuitos.
5. Bibliografía
https://drive.google.com/file/d/0B_3oqTiczFOXODVhYzM1NmYtYWVhZS00ZTZlLWE0Y
WItOGYyZGMzNWNhMzI0/view?usp=drive_web&ddrp=1#
http://pdf1.alldatasheet.es/datasheet-pdf/view/51022/FAIRCHILD/74LS04.html
http://ocw.usal.es/ensenanzas-
tecnicas/electronica/contenido/electronica/Tema6_AlgebraBOOLE.pdf

Final 3 Labo de Digitales

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Final 3 Labo de Digitales

Diunggah oleh

Hak Cipta:

Format Tersedia

INFORME FINAL 3

“Simplificación de Circuitos Lógicos”

3.1 Minimización de circuito lógico “FA”

Cuando X=0 Y=0 Z=0

Cuando X=0 Y=0 Z=1

Cuando X=0 Y=1 Z=1

Cuando X=1 Y=0 Z=1

Cuando X=1 Y=1 Z=1

Cuando X=0V Y=0V Z=0V

Cuando X=0V Y=0V Z=5V

Cuando X=0V Y=5V Z=5V

Cuando X=5V Y=0V Z=5V

Cuando X=5V Y=5V Z=5V

Términos para suma Término para

 Representar algebraicamente las funciones S y C tal como se requiere:

Expresión de S(x,y,z): X’Y’Z+ X’YZ’+ XY’Z’+ XYZ

Expresión final de S(x,y,z): X’Y’Z+ X’YZ’+ XY’Z’+ XYZ

Expresión de C(x,y,z): X’YZ+ XY’Z+ XYZ’+ XYZ

Expresión final de C(x,y,z): XY+YZ+XZ

 Con los datos de la tabla desarrollada, represente las funciones S y C en el mapa de

Para la función S Para la función C

 Partiendo del mapa de karnaugh, determine las expresiones algebraicas minimizadas.

S= X’Y’Z+ X’YZ’+ XY’Z’+ XYZ

Implementar en Proteus Isis el circuito lógico de la siguiente figura

Para la simulación manipular los controles de estado lógico correspondientes a las

Cuando X=0 Y=0 Z=0

Cuando X=0 Y=1 Z=0

Cuando X=1 Y=0 Z=0

Cuando X=1 Y=1 Z=0

Cuando X=0V Y=0V Z=0V

Cuando X=0V Y=5V Z=0V

Cuando X=5V Y=0V Z=0V

Cuando X=5V Y=5V Z=0V

Variables de entrada Salidas

Variables de Salidas Término para suma de Término para producto de

Represente algebraicamente las funciones R y D tal como se requiere:

𝑅(𝑥, 𝑦, 𝑧) = (𝑥 + 𝑦 + 𝑧)( 𝑥 + 𝑦̅ + 𝑧̅)( 𝑥̅ + 𝑦 + 𝑧̅)(𝑥̅ + 𝑦̅ + 𝑧)

Expresión final de 𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧

Expresión final de 𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧

Partiendo del mapa de Karnaugh, determine las expresiones algebraicas minimizadas.

Expresión final de 𝑅(𝑥, 𝑦, 𝑧) = 𝑥𝑦𝑧 + 𝑥𝑦̅𝑧̅ + 𝑥̅ 𝑦𝑧̅ + 𝑥̅ 𝑦̅𝑧

Expresión final de 𝐷(𝑥, 𝑦, 𝑧) = 𝑥̅ 𝑦 + 𝑦𝑧 + 𝑥̅ 𝑧

Gracias al Algebra de Boole y el método de los Mapas de Karnaugh, podemos reducir

Anda mungkin juga menyukai