DE SAN MARCOS
FACULTAD DE INGENIERÍA
ELECTRÓNICA Y ELÉCTRICA
EXPERIENCIA Nº8:
SÍNTESIS DE CIRCUITOS SECUENCIALES
SÍNCRONOS – RECONOCEDORES DE
SECUENCIAS
CURSO:
LABORATORIO DE SISTEMAS DIGITALES
G2 – LUNES 14:00 a 16:00 hrs.
PROFESOR:
ING. TEJADA MUÑOZ GUILLERMO
ALUMNOS:
AVILA REVILLA CARLOS ALONSO, 15190101.
CARBAJAL RIVERA ANDRÉS, 13190146.
QUEVEDO PULIDO JONTHAN HAROLD, 11190108.
FECHA DE REALIZACIÓN:
02/07/2018
FECHA DE ENTREGA:
09/07/2018
I. OBJETIVOS
Diseñar y comprobar el funcionamiento de un circuito
secuencial síncrono que detecta una secuencia lógica.
II. MATERIALES
2 FF JK 74LS112.
2 NAND 74LS00.
2 AND 74LS08.
2 Circuitos antirrebote (2 NAND 74LS00 + 2 resistores
1kΩ).
3 Drivers para LED (1 BJT 2N2222 + 1 diodo LED + 2
resistores 2 kΩ y 100 Ω).
2 Protoboard.
III. PROCEDIMIENTO
1. Diseño de circuito síncrono con FF JK, en donde por cada
paquete de tres bits de unos lógicos se genera en la salida un
uno lógico. En la tabla 1 se muestra la secuencia.
3er "1"
v v v
Secuencia de
0 1 1 1 0 1 1 1 1 1 1
entrada X
Secuencia de salida
0 0 0 1 0 0 0 1 0 0 1
Z
Tabla 1. Secuencia del circuito secuencial.
Tabla de transición:
Se asigna: A=00; B=01; C=10; D=11.
y1 yo\X 0 1 Z
00 00 01 0
01 00 10 0
10 00 11 0
11 00 01 1
Tabla 3. Tabla de transición.
V. CONCLUSIONES Y OBSERVACIONES
Según los resultados mostrados, se cumplió con el objetivo.
Los datos experimentales concuerdan con el correcto
funcionamiento del circuito secuencial síncrono diseñado
previamente.
Nuevamente se hace necesario utilizar circuitos antirrebote
para evitar errores en las salidas debido a falsos estados de
entrada (estados transitorios).