Eletrônica Digital
SUMÁRIO
1.3 DeMorgan.................................................................................................................................................... 5
6 Referências Bibliográficas:...................................................................................................................... 47
Apesar da porta OR da Figura 1 estar sendo representada apenas por duas entradas,
uma porta OR pode ter um número indefinido de entradas. O mesmo é válido para a
porta AND, apresentada na Figura 2.
A porta NOT, ou porta inversora, apresentada na Figura 3, possui uma entrada e uma
saída. Como pode ser deduzido pelo nome desta porta, a saída será sempre o inverso
da entrada.
1.3 DeMorgan
(17) x y x y (18) x y x y
Quando as operações das portas OR e AND aparecem negadas (com uma barra em
cima, ou seja, barradas), estas novas configurações são chamadas, respectivamente,
de portas NOR e NAND. Conforme apresentado na Figura 4 para a porta NOR e
apresentado na Figura 5 para a porta NAND.
Figura 4. (a) Símbolo da porta NOR. (b) Circuito equivalente. (c) Tabela-verdade
correspondente [1].
Figura 5. (a) Símbolo da porta NAND. (b) Circuito equivalente. (c) Tabela -
verdade correspondente [1].
Sabe-se que todas as expressões Booleanas podem ser escritas por meio das
operações OR, AND e NOT (inversor). Entretanto, é possível implementar qualquer
expressão usando apenas portas NAND e nenhum outro tipo de porta. Isto porque as
portas NAND, em combinações apropriadas, podem ser usadas para implementar
cada uma das operações Booleanas OR, AND e NOT (inversor). É o que está
exemplificado na Figura 6.
O que, de forma análoga, também é válido para as portas NOR. É o que está
exemplificado na Figura 7. Este conceito é conhecido como princípio da
universalidade das portas NOR e NAND.
a) z ABC AB ( AC )
1) Agrupe os 1’s isolados que não sejam adjacentes a quaisquer outros 1’s.
2) Agrupe os 1’s que são adjacentes a somente outro 1.
3) Agrupe qualquer octeto.
4) Agrupe qualquer quarteto que contenha no mínimo um número 1 não
agrupado.
5) Agrupe quaisquer pares com o fim de agrupar 1’s ainda não agrupados.
Lembrando que, na ocorrência de condições don’t care, será necessário decidir o valor
para x, seja zero, seja um, de forma que os agrupamentos no mapa K gerem
expressões mais simples.
A B C D X A B C D X
0 0 0 0 0 1 0 0 0 0
0 0 0 1 0 1 0 0 1 0
0 0 1 0 1 1 0 1 0 0
0 0 1 1 0 1 0 1 1 1
0 1 0 0 0 1 1 0 0 0
0 1 0 1 1 1 1 0 1 1
0 1 1 0 0 1 1 1 0 0
0 1 1 1 1 1 1 1 1 1
Continua ...
CD CD CD CD
AB 0 0 0 1
AB 0 1 1 0
AB 0 1 1 0
AB 0 0 1 0
X ABCD ACD BD
A B C D X A B C D X
0 0 0 0 0 1 0 0 0 0
0 0 0 1 1 1 0 0 1 0
0 0 1 0 0 1 0 1 0 0
0 0 1 1 0 1 0 1 1 0
0 1 0 0 0 1 1 0 0 0
0 1 0 1 1 1 1 0 1 1
0 1 1 0 0 1 1 1 0 0
0 1 1 1 0 1 1 1 1 1
Continua ...
Dois circuitos lógicos especiais que aparecem muitas vezes em sistemas digitais são
os circuitos exclusive-OR e exclusive-NOR.
Exclusive-OR: Esse circuito produz uma saída em nível alto sempre que as duas
entradas estiverem em níveis opostos.
x AB AB
Exclusive-NOR: Esse circuito gera uma saída em nível alto se as duas entradas
estiverem no mesmo nível lógico.
x AB AB
Figura 8. Circuito integrado (CI) conhecido como DIP (Dual in Line Package) [1].
Os CIs também podem ser divididos em CIs bipolares, que são aqueles feitos de
dispositivos TBJ (Transistor Bipolar de Junção) ou CIs unipolares, que são aqueles
feitos de FETs (Field Effect Transistor).
79. O defeito do circuito reside no fato de que o segundo bit menos significativo da
saída do somador binário está sempre preso ao nível lógico 0.
Considere que, ao projetar um circuito lógico com quatro entradas e uma saída, um
engenheiro tenha obtido o mapa de Karnaugh ilustrado abaixo. Acerca desse mapa,
julgue o item seguinte.
80. A expressão mínima, na forma de soma de produtos, para a função lógica de saída
do circuito representada pela tabela mostrada é ABC BCD ACD .
Deseja-se obter a expressão booleana mínima da tabela verdade. Existem duas formas
de se resolver esta questão. A primeira delas é a de escrever a expressão booleana
correspondente à tabela verdade em questão e utilizar teoremas da álgebra booleana
para, por meio de simplificações, reduzir a expressão a uma expressão mínima. A
segunda opção é utilizar o Mapa de Karnaugh (Mapa K) para obter a expressão
Booleana mínima.
Problemas com 4 variáveis são quase sempre resolvidas de forma eficiente, metódica
e célere utilizando o Mapa K.
CD CD CD CD
AB 1 0 0 1
AB 0 1 1 0
AB 0 1 0 0
AB 1 0 0 1
S BD BCD ABD
Lembrando que, neste Mapa K, foi possível delimitar um quarteto nas extremidades
do Mapa.
CD CD CD CD
AB 1 0 0 1
AB 0 1 1 0
AB 0 1 0 0
AB 1 0 0 1
Observa-se, pela figura acima, que a partir do Mapa K são obtidos dois quartetos e,
por fim, um dueto. O que resulta na seguinte expressão para S .
S BD BD ACD
S ( B D)( B D)( A C D)
Resposta: A resolução desta assertiva pode ser obtida de duas formas. Obtém-se a
expressão booleana na forma de soma de produtos ao somarmos as expressões das
linhas da tabela verdade que possuem valores de S iguais a 1. Alternativamente, é
possível somarmos cada um dos valores unitários encontrados no Mapa K ,
desprezando os agrupamentos, por meio de álgebra booleana. A expressão final
encontrada para S é uma expressão booleana que representa a tabela -verdade sem
simplificações, ou seja, uma expressão não mínima.
5. O circuito não pode ser implementado com utilização apenas de portas NÃO-E
(NAND).
Resposta: Sabe-se que todas as expressões booleanas podem ser escritas por meio
das operações OR, AND e NOT (inversor). Entretanto, é possível implementar
qualquer expressão usando apenas portas NAND e nenhum outro tipo de porta. Isto
porque as portas NAND, em combinações apropriadas, podem ser usadas para
implementar cada uma das operações Booleanas OR, AND e NOT (inversor).
O conhecimento teórico desta propriedade das portas NAND é mais que suficiente
para dizer que a assertiva está errada.
2 Circuitos Sequenciais
Uma porta lógica, por si só, não tem capacidade de armazenamento. No entanto, as
portas lógicas podem ser conectadas entre si de tal forma que permita o
armazenamento de informação, o arranjo destas portas com este fim produz o que é
conhecido como dispositivo Flip-Flop (FF), considerado um circuito sequencial. O
circuito de um FF mais simples pode ser construído a partir de duas portas NAND ou
duas portas NOR. A Figura 9 representa um latch de portas NAND e a Figura 10
representa um latch de portas NOR.
Nota-se, por meio da Figura 9, que as entradas SET e CLEAR são ativas em nível baixo,
visto que, um pulso de nível baixo na entrada SET sempre leva o latch para o estado
em que Q=1 (operação de setar o latch) e um pulso em nível baixo na entrada CLEAR
sempre levará o latch para o estado em que Q=0 (operação de resetar o latch). A
última linha da tabela é inválida por ser imprevisível setar e resetar o latch ao mesmo
tempo.
Na Figura 10, vemos que as entradas SET e CLEAR são ativas em nível alto, não
obstante, portam comportamento análogo ao latch de porta NAND.
Nos FFs, as entradas de controle determinam o que ocorrerá com as saídas. A entrada
CLK determina quando as saídas serão alteradas em função das entradas de controle.
Os Flip-Flops são disparados por borda (transição), ao contrário dos latches, que são
disparados por nível.
O Flip-Flop S-C possui tabela-verdade igual ao latch de portas NOR, o que pode ser
observado por meio da Figura 11.
Os FFs podem ser construídos para serem disparados na borda positiva ou negativa,
sem nenhum reflexo para os resultados obtidos na tabela verdade.
O FF J-K, exibido na Figura 12, diferencia-se do FF S-C por seu estado de interesse ser
o estado em que os sinais de entrada estão em nível alto, configuração esta que
resulta em comutação do estado anterior das saídas do FF. O Flip-Flop D é um caso
especial do FF J-K, conforme Figura 13.
É oportuno, também, falar a respeito do latch D, que por não ser um FF, não é
disparado por borda, pois não há clock, mas é também frequentemente encontrado
em circuitos digitais, conforme Figura 14.
Falamos até aqui a respeito das entradas síncronas, ou seja, aquelas que seguem o
sinal de clock. Existem também as entradas assíncronas que são entradas de
superposição, isto quer dizer que quando ativas determinarão a saída Q,
independente da entrada de controle síncrona, conforme pode ser observado na
Figura 15.
Note que estas entradas assíncronas são ativas em nível baixo. Quando as entradas
assíncronas estão em nível alto, o valor de Q é definido pela tabela verdade do FF J-K
com clock, ou seja, é definido pelo funcionamento normal do FF J-K, como se as
entradas assíncronas não existissem. É importante lembrar, que, neste caso,
independente dos valores de J e K, Q será sempre igual à Q 0 até o momento de
transição do clock.
Os conceitos de Flip-Flops vistos até aqui podem ser utilizados para três aplicações
específicas, quais sejam: transferência paralela, transferência serial e divisão de
frequência e contagem.
livres de oscilações. Perceba, na figura abaixo, o comparativo entre o inve rsor comum
e o inversor Schmitt-Trigger.
Existe um método geral utilizado para determinar quais entradas devem ser ligadas à
porta NAND para que seja possível obter o contador do módulo desejado, sendo ele:
Esse contador funciona como um contador de módulo 4, uma vez que ele tem quatro
estados distintos antes que a sequencia se repita. Apesar de esse circuito não
progredir segundo a sequência de contagem binária normal, ele ainda é um contador,
porque cada contagem corresponde a um único conjunto de estados dos Flip-Flops.
Observe que a saída de cada FF tem um a frequência igual a um quarto da frequência
do clock, uma vez que ele é um contador em anel de módulo 4. Contadores em anel
podem ser construídos para qualquer módulo desejado. Um contador em anel de
modulo N utiliza N Flip-Flops conectados segundo a configuração desejada. De modo
geral um contador em anel necessitará de mais Flip-Flops do que um contador binário
de mesmo módulo. Por exemplo, um contador em anel de módulo 8 necessita de 8
FFs, enquanto um contador binário de módulo 8 requer apenas 3.
Figura 23. (a) Contador em anel de 4 bits. (b) Formas de onda. (c) Tabela de
Sequência. (d) Diagrama de estados [1].
O módulo de um contador Johnson será sempre igual a duas vezes o número de FFs.
Por exemplo, se conectarmos cinco FFs conforme a configuração da Figura 24,
teremos um contador Johnson de módulo 10, no qual a saída de cada FF é uma onda
quadrada com um décimo de frequência do clock. Assim, é possível construir um
contador de módulo N (em que N é um número par) conectando N/2 Flip-Flops na
configuração do contador Johnson.
O circuito sequencial acima gera uma sequência com quatro estados possíveis.
Quanto a esse circuito, julgue os itens a seguir.
83. As transições do circuito ocorrerão todas as vezes que ocorrer uma borda de
descida do sinal de clock.
Acerca do circuito lógico representado pelo diagrama acima, julgue os próximos itens.
(static hazard), ou seja, se a saída Z estiver em 1 (valor lógico verdadeiro), ela poderá
passar temporariamente pelo valor 0 (valor lógico falso) após uma mudança nas
110. Suponha que a porta NAND de número 3 seja substituída por uma NAND de 3
entradas, sendo que duas entradas receberão os mesmos sinais indicados no
diagrama acima e a terceira entrada receberá uma nova variável lógica, E. Nesse caso,
a nova função lógica implementada pelo circuito será Z BD ACD E .
3 Aritmética Digital
10 11
+1 11 0
11 00 1
3.1 Complemento de 1
O complemento de 1 de um número binário é obtido substituindo cada 0 por 1 e cada
1 por um 0, ou seja, substitui-se o bit por seu complemento.
Logo, o complemento de 1 de ‘0011010’ é ‘1100101’.
3.2 Complemento de 2
O complemento de 2 de um número binário é obtido tomando-se o complemento de 1
do número e somando-se 1 na posição do bit menos significativo (LSD).
10 11 01
01 00 10
+0 00 001
01 00 11
58 F 3AF
+ 24 +F +2 3 C
7C 1E 5EB
1º Método:
2º Método:
592
- 3 A5
1º Método:
3A5
C5B
2º Método:
FFF
-3A5
C5A
C5B
592
+ C5 B
1ED
Lembrando que o carry propagado além do MSD é descartado. Este é o motivo pelo
qual o resultado final não é 11ED.
11110011
3BC
242
F8 F13 5AB
+ 34 +F 7 D -21 A
Grandezas digitais possuem apenas dois valores possíveis. Estes valores podem ser
caracterizados como alto e baixo, positivo e negativo, presença e ausência de tensão
ou ainda verdadeiro e falso. As grandezas analógicas podem assumir diversos valores
significativos. Os diversos registros de temperatura ambiente feitos ao longo de um
mês constituem um exemplo de grandeza analógica, onde os diversos valores
assumidos pela grandeza são significativos.
Quando se utiliza recursos computacionais para controlar variáveis físicas como, por
exemplo, as leituras de temperatura citadas anteriormente, um dispositivo chamado
transdutor deve ser utilizado. O transdutor é responsável por realizar a interface
entre o mundo analógico e as grandezas elétricas que, posteriormente, serão
transformadas em sinais digitais.
Figura 25. Conversor D/A de quatro bits com saída de tensão [1].
O fundo de escala corresponde ao maior valor lido na saída do conversor D/A. Ele
poder ser ou não igual ao valor de referência. O valor de referência é o maior valor
possível que pode ser assumido pelo fundo de escala.
Afs
K
2n 1
produzir velocidades no motor de 0 a 1000 rpm. Quantos bits deveriam ser usados se
o computador tivesse que ser capaz de produzir uma velocidade no motor que
estivesse, no máximo, a 2 rpm da velocidade desejada?
Sabemos que o motor assume velocidades de 0 a 1000 rpm. Com passo de no máximo
2rpm, deduzimos que o motor poderá assumir 501 valores de velocidades diferentes,
pois (1000/500) +1=501. O que corresponde ao mínimo de 500 degraus.
Afs
K
2n 1
Figura 27. Circuito conversor D/A com base em Amp.op. somador [1].
Figura 28. Tabela dos valores digitais convertidos para valores analógicos [1].
1 1 1
Vout (VD VC VB VA )
2 4 8
Uma alternativa à construção de conversores com amp. Op. Somador é a rede R -2R.
Esta rede também utiliza amplificador operacional, mas os resistores envolvidos
possuem uma razão entre eles de 1 para 2. A Figura 29 apresenta uma rede R-2R.
Vref
Vout xB
8
Este conversor A/D é conhecido como conversor tipo rampa digital, visto que o valor
de VAX aproxima-se de V A passo a passo por um degrau pré-definido. Quando o valor
_______
de VAX é maior que o valor de V A o sinal EOC torna-se alto e consequentemente EOC
torna-se baixo, forçando a saída da porta AND para baixo, independente dos valo res
das demais entradas da porta AND (clock e pulso de start).
O contador funciona como um registrador que armazena o valor digital que interessa
ao projetista. O valor do registrador é atualizado, passo a passo, até que o valor de V AX
Resolução:
210 1 1023
K=10,23/1023=0,01V=10mV.
É importante dizer que sempre haverá um erro entre o valor digital encontrado e o
valor analógico. O erro crescer em uma relação direta de proporcionalidade ao
tamanho do degrau. Este erro é conhecido como erro de quantização. A principal
forma de reduzir o erro de quantização é diminuir o degrau, o que implica em
aumentar o número de bits envolvidos no processo de conversão. O preço dos
equipamentos de microeletrônica e os custos de processamento dos computadores
cresce a medida que o número de bits envolvidos no processo também cresce.
As máquinas sequenciais mais conhecidas são as máquinas síncronas que podem ser
modeladas por dois modelos principais, sendo eles: Modelo de Moore e Modelo de
Mealy.
D1 C Q1
Q1 (t 1) C Q1 (t )
A partir destas equações é possível construir uma tabela com as transições do estado
atual para o estado próximo (ou estado no tempo t+1).
O valor de Y é obtido ao realizarmos a operação AND entre as saídas dos FFs (Q 1 e Q2).
A parte destacada da tabela mostra as 4 estados possíveis para Q 1 e Q2. A partir desta
tabela é possível desenhar o diagrama de transição de estados.
0 0 0 0 0
0 0 1 0 1
0 1 0 1 0
0 1 1 1 1
1 0 0 0 1
1 0 1 1 0
1 1 0 1 1
1 1 1 0 0
C=0 C=0
C=1
Q2Q1=00 Q2Q1=01
C=1 C=1
C=0
C=0
Q2Q1=11 Q2Q1=10
C=1
Observe que a Figura 33 apresenta o mesmo circuito da Figura 31, salvo uma entrada
externa adicional que conecta a entrada C à porta AND de saída. Trata-se de um
circuito Mealy. O cálculo do estado próximo (futuro) não é alterado, mas a equação de
saída para Y é modificada.
6 Referências Bibliográficas:
[1] Tocci, R.; Widmer, N.; Moss, G. Sistemas Digitais: princípios e aplicações. 8ª ed.
Pearson, 2005.