EJERCICIOS CON CODIGO VHDL

D.León, B.Quinga, V.Salgado, A.Vizuete

Diseño VLSI, Universidad de las Fuerzas Armadas - ESPE,
Sangolquí, Ecuador
danilo_07_11@hotmail.com
bryangqc@hotmail.com
daniel_toa110@hotmail.com
kathy_sm14@hotmail.com

Abstract— Se realizara un análisis de un ejercicio circuitos complejos. Actualmente se le utiliza

de circuitos digitales básicos. Se los analizará y
programará en el programa llamado Xillinx que
permitirá representar de manera física y gráfica
los sistemas propuestos. Estos sistemas serán
representados mediante tablas de verdad e
implementados en la FPGA SPARTAN 3E.
Finalmente se verifica la tabla de verdad
mediante el uso de leds y swichs
Palabras clave— Xilinx, software, VHDL, código,
diseño unificado.
para la síntesis de circuitos digitales utilizando
dispositivos lógicos programables. Es así como
los dispositivos lógicos programables y VHDL,
constituyen los elementos fundamentales para
estas nuevas metodologías de diseño.
Los programas de sistemas embebidos se enfrentan
normalmente a tareas de procesamiento en tiempo
real.

II. DESARROLLO
I. INTRODUCCIÓN VHDL

VHDL es un lenguaje con una sintaxis amplia y VHDL es un lenguaje de descripción y

flexible que permite el modelado estructural, en
flujo de datos y de comportamiento hardware.
VHDL permite el modelado preciso, en distintos
estilos, del comportamiento de un sistema
digital conocido y el desarrollo de modelos de
simulación. Uno de los objetivos del lenguaje
VHDL es el modelado. Modelado es el
desarrollo de un modelo para simulación de un
circuito o sistema previamente implementado
cuyo comportamiento, por tanto, se conoce
modelado diseñado para describir la
funcionalidad y la organización de sistemas
hardware digitales, placas de circuitos, y
componentes. Fue desarrollado como un
lenguaje para el modelado y simulación lógica
dirigida por eventos de sistemas digitales, y
actualmente se lo utiliza en para la síntesis
automática de circuitos.
Uno de los objetivos del lenguaje VHDL es

- El modelado; es el desarrollo de un modelo

Se han creado varios métodos y herramientas
para la implementación y creación de código
VHDL a partir de cualquier otro lenguaje de
programación ya que es un lenguaje que se creó
para el diseño, modelado y documentación de
para simulación de un circuito o sistema
previamente implementado.
- El objetivo del modelado es la simulación.
Otro de los usos de este lenguaje es la síntesis
automática de circuitos. En el proceso de
síntesis, se parte de una especificación de
entrada con un determinado nivel de
abstracción, y se llega a una implementación
más detallada, menos abstracta.

Fig. 1. Características de VHDL Figura N° 3. Características de SPARTAN 3E

FPGA Codigo VHDL

Cada función que deseamos, es a nivel superior

Es un dispositivo semiconductor que contiene
definida por una “entidad” donde se especifica
bloques de lógica cuya interconexión y
las entradas y salidas del bloque.:
funcionalidad puede ser configurada 'in
situ' mediante un lenguaje de descripción
especializado.

Los bits del lenguaje se definen dentro de la

entidad y se denomina “arquitectura”,

Figura N° 2. SPARTAN 3E
 Figura N° 3. Matlab.

ARQUITECTURAS

La arquitectura define el comportamiento de la

entidad una entidad puede tener varias
arquitecturas asociadas, que describen el
comportamiento de la entidad de diferentes Figura N° 5. MATLAB.
formas.
Clases de objetos en VHDL
Dentro de una arquitectura se pueden instanciar
Pueden cambiar de valor, el cambio de valor se
otras entidades, dando lugar a la jerarquía del
produce inmediatamente tras la asignación. Sólo
diseño
se pueden declarar en ámbitos secuenciales, es
decir, dentro de procesos o subprogramas

Sólo son visibles dentro del proceso o

subprograma en el que están declaradas. No
existen variables globales.

Figura N° 4. Características de Simulink

Sentencias concurrentes

Figura N° 6. Simulink HDL coder.

Se ejecutan a la vez y se pueden poner en
cualquier orden, el simulador detecta los
cambios en los valores de los objetos y
Procedimiento para generar codigo VHDL desde
determina cuando tiene que actualizarlos todas
Xilinx
las sentencias dentro de una arquitectura son
concurrentes Ejercicio

-Elabore un programa en VHDL que

describa el funcionamiento del circuito
mostrado en la figura siguiente, utilizando la
esctructura “por map” .
 Figura N° 7. Simulink HDL coder.

1) Usamos el programa de Xillinx para

implementar cada uno de los circuitos

2) Se escoge crear nuevo proyecto

3) Se configuraran todas las entradas y

salidas en el caso del ejercicio escogido
para realizar port map se genero primero
códigos para los bloque de AND OR Y
NOT que se usan en el ejercicio
4) Se procede a programar desde “begin”
7) Se configuran las entradas y salidas que
se usaran en la FPGA

8) Finalmente se grabará en la FPGA

5) Se procede a compilar y ver si esta
correcta la sintaxis

IV. CONCLUSIONES

 Se obtuvo la tabla de verdad de cada uno de

los ejercicios propuestos, logrando de esta
manera determinar el funcionamiento de los
problemas antes mencionados.
 En base a las estructuras de programación
conocidas, se determinó que ciertas
sentencias no se las puede utilizar
simultáneamente, como al usar IF y CASE.
 Al no tener la posibilidad de combinar
ciertas sentencias, se determinó que utilizar
PORT MAP es lo más óptimo para la
6) Se puede visualizar el esquema RTL realización del menú, que permite
seleccionar una aplicación a la vez.
 Se comprobó el funcionamiento del
programa realizado, mediante la
implementación del mismo en la FPGA y su
correspondiente tabla de verdad.
 Una manera más sencilla de realizar
aplicaciones para FPGA es mediante
programación el LABVIEW, ya que tiene un
entorno de programación gráfico que lo hace
más amigable para el programador en
comparación al lenguaje VHDL de Xilinx.
V. RECOMENDACIONES
 Tener en cuenta que tipo de sentencias
se van a utilizar para cada programa, ya
que se pueden presentar errores al
realizar aplicaciones con mayor grado de
complejidad.
 Es conveniente reutilizar los puertos de
entrada/salida mediante la conmutación
de aplicaciones para la optimización de
hardware.
 Cada vez que se implemente una
aplicación es apropiado realizar pruebas
de funcionamiento constantes, ya que
cada vez que se va aumentando el
programa se pueden producir errores.
VI. BIBLIOGRAFÍA
 Alulema, Darwin. (2013) “Diseño con
FPGA”. VLSI cap 4. Disponible en:
https://sites.google.com/site/mscingdarw
inalulema/DOWNLOAD
o Codigo VHDL
Disponible en:
http://eciencia.urjc.es/bitstream/10115/4
045/3/diseno_de_circuitos_digitales_con_
vhdl_v1.01.pdf
Revisado: [22 – 06 – 2014]
o Labview
Disponible en:
http://www.labview.com/products/filter
hdl/
Revisado: [123 – 06 – 2014]
VII. BIOGRAFÍAS
Kathy Valery Salgado Mantilla
nació en Quito, Ecuador, el 28 de
Diciembre de 1992. Su pasatiempo
favorito es dibujar. Realizo sus
estudios primarios en Giordano
Bruno y obtuvo su título de
bachiller en Físico Matemático en
la Unidad Educativa San Luis
Gonzaga. Al momento está en cuarto semestre en
Ingeniería Electrónica en Telecomunicaciones, en la
Universidad de las Fuerzas Armadas ESPE.
Bryan Geovanny Quinga Chungandro
nació en Quito, Ecuador, el 08 de
Octubre de 1992. Entre los deportes que
le gusta realizar están el futbol y
ecuavoley. Realizo sus estudios primarios
en la Unidad Educativa Madre de la
Divina Gracias y posteriormente adquirió
su título de bachiller técnico en
Electrónica en el Instituto Tecnológico Superior” Centra
Técnico”. En la actualidad está cruzando por cuarto
semestre en Ingeniería Electrónica en Automatización y
Control, en la Universidad de las Fuerzas Armadas ESPE.
Oswaldo Alexis Vizuete Rengifo
nació en Quito, Ecuador, el 19 de
Enero de 1992. Sus estudios los
realizó en la Unidad Educativa
Experimental “Manuela Cañizares”
donde culminó la educación general
básica y el bachillerato, obteniendo el
título de bachiller en la especialización
de Físico Matemático, promoción 2009.
 León Guerrero Cooper Danilo,
nació en Quito, Ecuador, el 7 de
noviembre de 1992. Se graduó en
el Colegio Nacional “El Ángel”
en la ciudad de El Ángel-Carchi,
en la especialidad de Físico
Matemático en el 2009, y se encuentra actualmente se
realizando sus estudios superiores en la Escuela
Politécnica del Ejército la carrera de ingeniería
Electrónica en Automatización y Control cursando el
sexto nivel de dicha carrera