FLIP-FLOP

5.1. Tujuan
Setelah percobaan, praktikan diharapkan dapat :
1. Membuat rangkaian Flip-flop RS, Flip-flop RS “Clock” dan Flip-flop
JK
2. Menyelidiki cara kerja ketiga flip-flop tersebut
3. Menyusun tabel kebenarannya
4. Menggambarkan bentuk gelombang output-input

5.2. Teori dasar

Flip-Flop adalah rangkaian arus listrik yang bekerja berdasarkan arus listrik
dari berbagai macam gerbang sederhana dari arus listrik yang berhubungan saling
menyilang. flip-flop biasa digunakan sebagai pengolahan data digital yang di
terapkan ke perangkat elektronik.Half adder

Flip-flopadalah suatu rangkaian elektronika yang memiliki dua kondisi stabil

dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan
pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan
Multibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator
tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan
keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output (Keluaran)
yang salah satu outputnya merupakan komplemen Output yang lain

Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika
Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari
penyimpan data memory pada komputer maupun Smartphone. Flip-flop juga dapat
digunakan sebagai penghitung detak dan sebagai penyinkronsasian input sinyal
waktu variabel untuk beberapa sinyal waktu referensi.
5.2.1. Flip-flop S-R

S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya,
S-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-
flop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q’. Rangkaian S-
R Flip-flop ini umumnya terbuat dari 2 gerbang logika NOR ataupun 2 gerbang
logika NAND. Ada juga S-R Flip-flop yang terbuat dari gabungan 2 gerbang
Logika NOR dan NAND.

Berikut ini adalah diagram logika NOR Gate S-R Flip-flop, NAND
Gate S-R Flip-Flop dan Clocked S-R Flip-flop (gabungan gerbang logika NOR
dan NAND).

Gambar 5.1 Flip-flop S-R

Tabel 5. 1 Tabel kebenaran Flip-flop S-R

S R Q Q’ Keterangan
0 0 1 1 Terlarang
0 1 1 0 Set (memasang)
1 1 1 0 Tidak berubah 1

1 0 0 1 Reset (melepas)

1 1 0 1 Tidak berubah 2

0 0 1 1 Terlarang
Kondisi memori
1 1 Qn Qn
(mengingat)
5.2.2. Flip-flop CRS
Adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa
clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa
clock berlogik 0, maka perubahan logik pada input R dan S tidak akan
mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa
clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan
perubahan pada output Q dan Q not. Berikut adalah gambar dari Simbol dan
Tabel kebenaran dari RS Flip - flop.

Gambar 5.1 Flip-flop CSR

Tabel 5. 2 Tabel kebenaran Flip-flop CSR

CK S R Qn+1
0 x x Qn
1 0 0 Qn
1 0 1 0
1 1 0 1
1 1 1 terlarang
5.2.3. Flip-flop JK
J-K Flip-flop juga merupakan pengembangan dari S-R Flip-flop dan
paling banyak digunakan. J-K Flip-flop memiliki 3 terminal Input J, K dan CL
(Clock). Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau
yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi
perubahan pada keluarannya / outputnya. berikut adalah simbol dan tabel
kebenaran dari JK Flip-Flop.

Gambar 5.3 Flip-flop J-K

Tabel 5. 3 Tabel kebenaran Flip-flop J-K

CK J K Qn+1 Keterangan
0 x x Qn Mengingat
1 0 0 Qn Mengingat
1 0 1 0 Reset
1 1 0 1 Set
1 1 1 Qn (strep) Togle
5.3. Alat dan bahan
- Papan percobaan dasar dasar logika
- Modul terminal IC
- Power Supply DC : 15 V
- Kabel penghubung secukupnya

5.4. Langkah percobaan

1. Buat rangkaian seperti gambar di bawah ini, gunakan LED sebagai
penunjukan keluarannya.
2. Amati cara kerjanya dan lengkapi tabel data percobaan untuk masing-
masing flip-flop.

R Q1

Q2
S

Gambar 5.4 Flip-flop RS

R
Q1

Cp

Q2
S

Gambar 5.5 Flip-flop RS “Clock”

 J Q1

Cp

Q2
K

Gambar 5.6 Flip-flop RS J-K

5.5. Hasil percobaan

5.5.1. Percobaan 1

Gambar 5.7 Keadaan input S=0, R=0 Gambar 5.8 Keadaan input S=0, R=1

Gambar 5.9 Keadaan input S=1, R=1

 Tabel 5. 4 Tabel kebenaran percobaan 1

Input Output
S R Q Q’
0 0 1 1
0 1 0 1
1 0 1 0
1 1 Q Q’

5.5.2. Percobaan 2

Gambar 5.10 Keadaan input S=0, R=0 dan C=1 Gambar 5.11 Keadaan input S=1, R=0 dan C=1

Gambar 5.12 Keadaan input S=0, R=1 dan C=0 Gambar 5.13 Keadaan input S=0, R=1 dan C=1

Gambar 5.14 Keadaan input S=0, R=1 dan C=0

 Tabel 5. 5 Tabel kebenaran percobaan 2
Input Output
Ket
S R C Q Q’
0 0 1 NA
0 0
1 1 1 NA
0 0 1 NA
0 1
1 0 1 Reset
0 1 0 NA
1 0
1 1 0 Set
0 1 1 Na
1 1
1 1 1 NC

5.5.3. Percobaan 3

Gambar 5.15 Keadaan input J=1, K=1 dan C=1 Gambar 5.16 Keadaan input J=1, K=0 dan C=1

Gambar 5.17 Keadaan input J=0, K=0 dan C=1 Gambar 5.16 Keadaan input J=0, K=1 dan C=1
 Tabel 5. 6 Tabel kebenaran percobaan 3
Input Output
J K C Q Q’
0 1 0
0 0
1 1 0
0 1 0
0 1
1 1 0
0 0 1
1 0
1 0 1
0 0 1
1 1
1 0 1

5.6. Analisis
5.6.1. Percobaan 1
Pada percobaan 1 berdasarkan tabel kebenaran yang didapatkan, ada beberapa
kondisi yang terjadi pada output flip-flop RS, yang pertama SET = 0, RESET = 1
selalu menghasilkan Q = 1, tanpa mempedulikan keadaan output Flip-flop
sebelumnya. Ini disebut mengeset atau setting Flip-flop pada keadaan 1 atau
keadaan tinggi. Yang kedua, SET = 1, RESET = 0 selalu menghasilkan Q = 0, tanpa
mempedulikan keadaan output Flip-flop sebelumnya. Ini disebut mereset Flip-flop
pada keadaan 0 atau keadaan rendah. Yang ketiga, SET = 0, RESET = 0 tidak
mempengaruhi keadaan Flip-flop. Flip-flop tetap berada pada keadaan sebelumnya.
Dan yang keempat, SET = 1 , RESET = 1 adalah keadaan tak menentu dan tidak
seharusnya digunakan.

5.6.2. Percobaan 2
Pada percobaan 2 berdasarkan tabel kebenaran yang didapatkan, bahwa Pulsa
clock disini digunakan pada Flip-Flop untuk mengubah keadaan-keadaan pada
salah satu sisi naik atau sisi turun dari pulsa clock. Dengan kata lain pulsa clock
Flip-flop akan mengubah keadaan-keadaan pada transisi clock yang sesuai dan akan
diam/istirahat (rest) antara pulsa-pulsa clock yang berurutan. Input-input S dan R
pada hakekatnya adalah input-input pengontrol yang mengontrol ke keadaan mana
output Flip-flop apabila terjadi pulsa clock. Clock input adalah trigger input yang
sesungguhnya menyebabkan berubahnya keadaan Flip-flop sesuai dengan level dari
input-input S dan R. Dan berdasarkan tabel kebenaran terlihat bahwa untuk sinyal
clock tinggi (1), flip-flop ini bekerja seperti flip-flop SR dari gerbang NOR,
sedangkan untuk sinyal clock rendah (0), keluaran Q tidak bergantung pada input S
dan R, tetapi mempertahankan keadaan terakhir sampai data sinyal clock
berikutnya.

5.6.3. Percobaan 3
Pada percobaan 3 berdasarkan tabel kebenaran yang didapatkan yang pertama, jika
input JK semua bernilai 0 maka output nya akan bernilai 0 atau dalam keadaan
memori karena J=K=0. Kedua, jika input JK memiliki nilai berbeda maka output
Q = J dan Q ’ = K atau dapat di tulis J tidak sama dengan K. Dan yang ketiga Jika
JK semua bernilai 1 maka outputnya akan bernilai 1 atau dalam keadaan toggle.

5.7. Kesimpulan
Setelah melakukan praktikum “Flip-flop”, kami dapat menyimpulkan
beberapa hal, diantaranya:

1. Rangkaian Flip-Flop RS dan Flip-Flop RS “Clock” dirangkai dengan

menggunakan gerbang NAND ( IC 7400).
2. Rangkaian Flip-Flop RS kondisi rangkaian akan R ( Reset ) apabila pada
R= 1 dan S= 0 sehingga kondisi pada LED adalah 0 (FlipFlop) dan
kondisi rangkaian akan S ( Set ) apabila pada R=0 dan S= 1 sehingga
kondisi pada LED adalah 1 (Flip-Flop) . No Change(NC) akan terjadi
bila nilai Q dan Q’ sama dengan kondisi sebelumnya dan Not Allow
(NA) akan terjadi bila nilai Q dan Q’ berubah ubah kondisinya.
3. Rangkaian Flip-Flop RS “Clock” kondisi rangkain akan R(Reset)
apabila pada R=0 , S=1 dan Clock=1 sehingga kondisi pada LED adalah
0 ( Flip-Flop) dn kondisi rangkaian akan S(Set) apabila pada R=1, S=0
dan Clock = 1 sehingga kondisi LED adalah 1 (Flip-Flop).
 Not Allow (NA) akan terjadi bila kondisi Q dan Q’ berubah ubah dan
No Change (NC) terjadi bila semua input adalah 1.

4. Rangkaian Flip-Flop JK, Jika input JK semua bernilai 0 maka output nya akan
bernilai 0 atau dalam keadaan memori karena J=K=0. Kedua, jika input JK
memiliki nilai berbeda maka output Q = J dan Q ’ = K atau dapat di tulis J tidak
sama dengan K. Dan yang ketiga Jika JK semua bernilai 1 maka outputnya
akan bernilai 1 atau dalam keadaan toggle.

5.8. Daftar isi

https://elektronikaa-industri.blogspot.com/2014/04/pengertian-dan-jenis-jenis-
flip-flop.html#.W8DpO8-YTIU
https://www.coursehero.com/file/p5brcj9/JK-Flip-flop-Tabel-kebenaran-Analisis-
data-Jika-input-JK-semua-bernilai-0-maka/
https://www.hajarfisika.com/2018/01/laporan-praktikum-flip-flop.html