LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

Disusun Untuk Memenuhi Tugas Mata Kuliah Praktik Digital

DOSEN PENGAMPU:

Benny Nixon, ST, MT.

Nama Praktikum: Flip-Flop

Di Susun Oleh :

1. Fina Dwirani Balqist 1317030087

2. Muhammad Farhan 1317030059
3. Velsya Millena Fathiya 1317030098

Kelas/Kelompok : TT-3A/Kelompok 2

Tanggal Pelaksanaan Praktikum :15 Oktober 2018

Tanggal Penyerahan Laporan : 18 Oktober2018

JURUSAN ELEKTRO

POLITEKNIK NEGERI JAKARTA

JAKARTA

2018
 DAFTAR ISI

Halaman Judul ............................................................................................... 1

Daftar Isi ........................................................................................................ 2

A. Tujuan Pecobaan ................................................................................ 3

B. Dasar Teori......................................................................................... 3
C. Alat-Alat yang Digunakan ................................................................. 5
D. Langkah-Langkah Percobaan............................................................. 6
E. Data Hasil Percobaan ......................................................................... 9
F. Analisa dan Pembahasan.................................................................... 12
G. Pertanyaan dan Tugas ........................................................................ 13
H. Kesimpulan ....................................................................................... 14

Lampiran ........................................................................................................ 15

Daftar Pustaka ................................................................................................ 18

 PERCOBAAN 13
FLIP – FLOP

A. TUJUAN :
Dengan melaksanakan praktikum ini diharapkan mahasiswa dapat melakukan :
 Merangkai dan mengamati kerja rangkaian dasar flip – flop.
 Merangkai dan mengoperasikan IC D FF, 7474 dan IC JK FF, 7476.
 Membuktikan table kebenaran masing – masing flip-flop.

B. DASAR TEORI
Sistem digital umumnya dibangun dengan menggunakan rangkaian – rangkaian
kombinatorial dan elemen – elemen memory. Elemen memory yang paling banyak
digunakan adalah flip – flop (FF). FF merupakan suatu rangkaian logika dengan 2 output,
yang satu merupakan kebalikan dari yang lainnya (biasanya adalah Q dan Q). output Q
disebut output FF normal, sedangkan Q adalah output FF inverse.
Berbagai macam flip – flop yang sering digunakan adalah SR flip flop yand
biasanya terdiri dari rangkaian dasar NOR atau NAND gate, sedangkan JK flip – flop
dibangun dari 2 buah clock RS FF yang disambungkan menjadi satu. Jenis lainnya yaitu :
T FF, D FF, yang juga merupakan modifikasi dari SR FF.
Gambar berikut ini merupakan symbol dari berbagai macam flip – flop beserta table
kebenarannya.
1.1. SR dengan NOR Gate

Tabel 2.1 Tabel Kebenaran SR Flip-Flop

S Q

FF
INPUT OUTPUT
C Q S R Q Q
0 0 MEMORI
1 0 1 0
0 1 0 1
1 1 TERLARANG
1.2. SR FF dengan NAND Gate

Tabel 2.2 Tabel Kebenaran SR Flip-Flop

S Q

FF
INPUT OUTPUT
C Q S R Q Q
0 0 TERLARANG
1 0 0 1
0 1 1 0
1 1 MEMORI

1.3.JK FLIP-FLOP

Tabel 2.3 Tabel Kebenaran JK Flip-Flop

J Q

FF
INPUT OUTPUT
K Q S R Q Q
0 0 MEMORI
1 0 0 1
0 1 1 0
1 1 TOGGLE
 1.4.D FLIP-FLOP

Tabel 2.4 Tabel Kebenaran D Flip-Flop

J Q

FF INPUT OUTPUT
D Q Q
K Q
1 0 1
0 1 0

C. ALAT-ALAT YANG DIGUNAKAN

D. No. Alat-alat dan komponen Jumlah
1 IC 7400 (Quad 2 Input NAND Gate) 1
IC 7402 (Quat 2 Input NOR Gate) 1
IC 7474 (D FF) 1
IC 7476 (Dual JK FF) 1
2 Power Supply DC 1
3 Multimeter 1
4 Logic Probe 1
5 Resistor 220 Ω 7
6 LED 7
7 Protoboard 1
8 Kabel-kabel Penghubung Secukupnya
D. LANGKAH PERCOBAAN

Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :

1. Memperhatikan kaki IC 7400 pada gambar 4.1, di mana notasi A dan B menunjukan
input sedangkan Y adalah output, lengkapi Tabel 6.1.

2. Buatlah rangkaian seperti gambar 4.2.

3. Atur Power supply pada 5 V.

4. Berikan masukan S dan R sesuai tabel 6.2. Catat hasil pada tabel 6.2!.
5. Perhatikan kaki IC 7402 pada gambar 4.3, dimana notasi A dan B menunjukkan
input sedangkan Y adalah output, Lengkapi tabel 6.3.
6. Buatlah rangkaian seperti gambar 4.4.

7. Berikan masukan S dan R sesuai tabel 6.4. Catat hasil pada tabel 6.4!.
8. Perhatikan kaki IC 7474 pada gambar 4.5, Lengkapi tabel 6.5.

9. Buatlah rangkaian seperti gambar 4.6.

10. Berikan masukan sesuai tabel 6.6. Catat hasil pada tabel 6.6!.
11. Perhatikan kaki IC 7476 pada gambar 4.7, Lengkapi tabel 6.7.
12. Buatlah rangkaian seperti gambar 4.8 berikut.

13. Berikan masukan sesuai tabel 6.8. Catat hasil pada tabel 6.8!.
E. DATA HASIL PERCOBAAN
Tabel 6.1. Identifikasi Kaki IC 7400
No Gerbang Input 1 Input 2 Output
Ke-
1 1 1 2 3

2 2 4 5 6

3 3 10 9 8

4 4 13 12 11

Tabel 6.2. RS-FF Input Aktif Rendah (NAND GATE)

INPUT OUTPUT

S R Q Q

0 0 1 1
Terlarang
0 1 1 0

1 1 1 0 Memory

1 0 0 1

1 1 0 1 Memory
Tabel 6.3. Identifikasi Kaki IC 7402
No Gerbang Input 1 Input 2 Output
Ke-
1 1 2 3 1

2 2 5 6 4

3 3 8 9 10

4 4 11 12 13

Tabel 6.4. RS-FF Input Aktif Tinggi (NOR GATE)

INPUT OUTPUT

S R Q Q

1 1 0 0 Terlarang

1 0 1 0

0 0 1 0 Memory

0 1 0 1

0 0 0 1 Memory

Tabel 6.5. Identifikasi Kaki IC 7474 D-FF

INPUT OUTPUT
No
PRE CLR CLOCK D Q Q

1 4 1 3 2 5 6

2 10 13 11 12 9 8
Tabel 6.6. Tabel Kebenaran IC 7474 D-FF
INPUT OUTPUT

PRE CLR CLOCK D Q Q

0 0 X X 1 1

0 1 X X 1 0

1 0 X X 0 1

1 1 0 0 1

1 1 1 1 0

Tabel 6.7 Identifikasi Kaki IC 7476 JK-FF

INPUT OUTPUT
No
PRE CLR CLOCK J K Q Q

1 2 3 1 4 16 15 14

2 7 8 6 9 12 11 10
 Tabel 6.8. Tabel Kebenaran IC 7476 JK-FF

INPUT OUTPUT

PRE CLR CLOCK J K Q Q

0 0 X X X 1 1

0 1 X X X 1 0

1 0 X X X 0 1

1 1 0 0 0 1

1 1 0 1 0 1

1 1 0 0 0 1

1 1 1 1 1 0

1 1 1 0 1 0

1 1 0 0 1 0

1 1 1 1 0 1

F. ANALISA DAN PEMBAHASAN

 Tabel 6.2 :

RS-FF Input Aktif Rendah (NAND Gate) dapat diketahui bahwa Input R = 1 dan S =
0 maka output Q menyala. Input R = 0 dan S = 0 maka output Q menghasilkan output
terlarang. Input R = 1 dan S = 1 maka output Q menghasilkan memory. Input R = 0 dan S
= 1 maka output Q akan mati. RS-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian
yang akan aktif jika inputnya diberikan logic 0.

 Tabel 6.4 :

RS-FF Input Aktif Tinggi (NOR Gate) dapat diketahui bahwa input R = 1 dan S = 0
maka output Q menyala. Input R = 1 dan S = 1 maka output Q menghasilkan terlarang.
Input R = 0 dan S = 0 maka output Q menghasilkan output memory Input R = 0 dan S = 1
maka output Q akan mati. RS-FF Input Aktif Tinggi (NOR Gate) yaitu rangkaian yang
akan aktif jika inputnya diberikan logic 1.
  Tabel 6.6 :

input preset = 0 dan clear = 0 maka output Q menyala. Input preset = 0 dan clear = 1
maka output Q menyala. Input preset = 1 dan clear = 1 dan D = 0 maka output Q mati.
Input preset = 1 dan clear = 1 dan D= 1 maka output Q akan menyala.

 Tabel 6.8 :

Preset , Clear, dan J = 1, dan input K = 0 maka Q aktif. Preset = 1 dan input Clear
berlogic = 0 maka Q mati ( tidak aktif ). Preset dan Clear = 1, input J = 0 dan K =1 maka Q
mati ( tidak aktif )

G. PERTANYAAN DAN TUGAS

1. Pada rangkaian FF mempergunakan gerbang NAND, kondisi input bagaimana output
aktif (menyala)?
2. Peda rangkaian FF mempergunakan gerbang NOR, kondisi input bagaimana output
aktif (menyala)?
3. Apa yang dimaksud dengan input aktif rendah dan input aktif tinggi?
4. Pada rangakain D-FF, kondisi input bagaimana output aktif (menyala)?
5. Pada rangkaia JK-FF, kondisi input bagaimana output aktif (menyala)?
6. Apa fungsi input Preset dan Clear pada IC 7474 dan 7476 ?
7. Apa perbedaan input sinkron dengan input asinkron pada FF?
8. Buatlah kesimpulan dari percobaan ini

JAWABAN :
1. Output aktif menyala pada saat R = 1 dan S = 0.
2. Output aktif menyala pada saat R = 1 dan S = 0.
3. Input aktif rendah merupakan rangkaian yang outputnya akan aktif jika inputnya „0‟.
Input aktif tinggi merupakan rangkaian yang outputnya akan aktif jika inputnya „1‟.
4. Pada saat input preset berlogik 0 dan input clear berlogik 1, dan pada saat input
preset, clear dan D berlogik 1.
5. Output menyala pada kondisi input :
Preset berlogik “0” dan input Clear berlogic “1”.
Preset , Clear, dan J berlogik “1”, dan input K berlogik “0”.
6. Preset : merubah/mengaktifkan output jika input logic merupakan “1”.
Clear : merubah / mengaktifkan output yang inputnya bernilai “0”.
7. Input sinkron merupakan input yang clocknya bekerja secara bersamaan. sedangkan
pada input asinkron input clocknya bekerja secara bertahap
8. Pada poin H
 H. KESIMPULAN
Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa :

- Pada JK-FF jika input pada J berlogik “0” maka output Q pasti akan berlogik “0”
sedangkan ketika J berlogik “1” maka output Q pasti akan berlogik “1”

- IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK 7476 merupakan IC

yang aktif rendah.
LAMPIRAN
 DAFTAR PUSTAKA
Benny Nixon, Amd. ST. 2008. Laboratorium Digital (Sequensial). Depok. Politeknik Negeri Jakarta