4 del libro de
Muñoz):
𝐹(𝐴, 𝐵, 𝐶, 𝐷) = ∑(5,7,9,10,11,13,15)
No. A B C D F
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 0
15 1 1 1 1 1
Mapa de Karnaught
0 0 0 0
0 1 1 0
0 1 1 0
0 1 1 1
a. Suma de productos
𝐵𝐷 + 𝐴𝐷 + 𝐴𝐵𝐶
No. A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 0
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
Mapa de Karnaught
0 1 1 0
0 1 1 0
0 1 1 1
0 1 1 1
𝐹 = 𝐶𝐷 + 𝐴𝐷
b) Utilizando mapas de Karnaught encuentre la mínima expresión
Producto de Sumas.
𝐹 = (𝐶 + 𝐷) ∗ (𝐴 + 𝐷)
c) Implemente en VHDL ambas expresiones usando el software
Vivado. En el informe debe incluir un pantallazo de la descripción
en VHDL y la simulación.
3. En una central solar se dispone de 4 grupos de paneles y se desea
monitorizar su funcionamiento. Para ello cada grupo dispone de un
sensor que se activa (1) si el grupo está funcionando correctamente y
se desactiva (0) en caso de que se detecte un fallo en el grupo.
Diseñe un circuito que a partir de la información proporcionada por
estos sensores active una señal cuando falle sólo uno de los grupos,
otra cuando fallen dos o más grupos.
a) Encuentre una tabla de verdad que modele el funcionamiento del
circuito. Esta tabla tendrá cuatro entradas (una por cada sensor)
y dos salidas (una cuando que indica cuando falla un grupo y otra
para indicar cuando está fallando más de un grupo).
Tabla de verdad
No. A B C D F1 F2
0 0 0 0 0 0 1
1 0 0 0 1 0 1
2 0 0 1 0 0 1
3 0 0 1 1 0 1
4 0 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 0 0 1
7 0 1 1 1 1 0
8 1 0 0 0 0 1
9 1 0 0 1 0 1
10 1 0 1 0 0 1
11 1 0 1 1 1 0
12 1 1 0 0 0 1
13 1 1 0 1 1 0
14 1 1 1 0 1 0
15 1 1 1 1 0 0
𝐹2 = 𝐴𝐵 + 𝐴𝐶 + 𝐴𝐷 + 𝐴𝐶𝐷 + 𝐶𝐵 + 𝐴𝐵𝐷
c) Simule su diseño en VIVADO para comprobar el correcto
funcionamiento de su circuito.
4. Sea la siguiente función Booleana, en donde los primeros términos
son los mintérminos (m) y los segundos (d) son condiciones libres
(Sección 2.4.3):
No. A B C D F
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 X
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 1
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 0
11 1 0 1 1 1
12 1 1 0 0 0
13 1 1 0 1 0
14 1 1 1 0 X
15 1 1 1 1 0
0 1 0 X
1 0 0 1
0 0 0 X
0 1 1 0
𝐹 = 𝐵+𝐷+𝐷+𝐴
b. Implemente en VHDL la expresión usando el software Vivado. En
el informe debe incluir un pantallazo de la descripción en VHDL y
la simulación
5. Realice las siguientes conversiones de base 10 a la base indicada
(Secciones 3.3 y 3.5 del libro de Muñoz):
a. 20323, 1562510 a Hexadecimal
20323 10161 5080 2540 1270 635 317 158 79 39 19 9 4 2
= = = = = = = = = = =2=2=2
2 2 2 2 2 2 2 2 2 2 2
1 1 0 0 0 1 1 0 1 1 1 1 0 0 1
0,1562510 ∗ 2 = 0,312502
0,312502 ∗ 2 = 0,625004
0,625004 ∗ 2 = 1,25008
0,25008 ∗ 2 = 0,50016
0,50016 ∗ 2 = 1,00032
0,00032 ∗ 2 = 0,00064
R/. 100111101100011,001010= 4F63,0A
b. 99,6250 a Binario
99 49 24 12 6 3
= = = =2=2
2 2 2 2
1 1 0 0 0 1 1
0,6250 ∗ 2 = 1,25
0,25 ∗ 2 = 0,5
0,5 ∗ 2 = 1,0
R/. 1100011,101
c. 99,6250 a Hexadecimal
99 49 24 12 6 3
= = = =2=2
2 2 2 2
1 1 0 0 0 1 1
0,6250 ∗ 2 = 1,25
0,25 ∗ 2 = 0,5
0,5 ∗ 2 = 1
R/. 1100011,101= 63,5
d. 123,375 a Binario
123 61 30 15 7 3
2
= 2
= 2
= 2
=2=2
1 1 0 1 1 1 1
0,375 ∗ 2 = 0,75
0,75 ∗ 2 = 1,5
0,5 ∗ 2 = 1,0
R/. 1111011,011
0 0 1 0 1
R/. 101100
b. 19 con 6 bits
19 9 4 2
=2=2=2
2
1 1 0 0 1
R/. 010011
0 0 1 1 1
R/. 100100
54 27 13 6 3
= = =2=2
2 2 2
0 1 1 0 1 1
R/. 1001010