Anda di halaman 1dari 8

Parámetros Híbridos

Configuración de Compuerta común para el JFET

o
CONTENIDO

Introducción .................................................................................................................................

El transistor JFET ..........................................................................................................................

Análisis de un circuito empleando parámetros {H} .........................................................................

CONFIGURACIÓN DEL JFET EN COMPUERTA COMÚN .....................................................................

Ejercicios aplicativos ....................................................................................................................

Bibliografía ...................................................................................................................................
Introducción

El siguiente componente que vamos a estudiar es el transistor unipolar o 𝐹𝐸𝑇 (𝑓𝑖𝑒𝑙𝑑 𝑒𝑓𝑓𝑒𝑐𝑡 𝑡𝑟𝑎𝑛𝑠𝑖𝑠𝑡𝑜𝑟). El
𝐹𝐸𝑇 de unión fue descrito por primera vez en 1952 por Shockley y se llamó 𝐹𝐸𝑇 𝑑𝑒 𝑢𝑛𝑖ó𝑛 𝑜 𝐽𝐹𝐸𝑇. Más
adelante se desarrolló el FET de puerta aislada (𝑖𝑛𝑠𝑢𝑙𝑎𝑡𝑒𝑑 𝑔𝑎𝑡𝑒 𝐹𝐸𝑇) 𝑜 𝑀𝑂𝑆𝐹𝐸𝑇 (metal-oxide-
semiconductor FET). Este ha sido el artífice de los circuitos digitales de alta velocidad y bajo consumo.
Probablemente no existirían microprocesadores con las prestaciones actuales si no se hubiera desarrollado la
tecnología MOS. Los avances se han sucedido y en la actualidad se dispone de transistores de metal
semiconductor (MESFET) y de arseniuro de Galio (GASFET) para aplicaciones de muy alta frecuencia. De igual
manera para aplicaciones de potencia nació el FET de estructura vertical o VMOS.
El transistor JFET
El transistor unipolar está formado por una sola capa de semiconductor de tipo n sobre un substrato de tipo
𝑝− . Se distingue el canal cuyo dopado es n− y las conexiones al exterior, drenador y surtidor, que son material
dopado de tipo 𝑛+. Encima del canal, que conecta drenador y surtidor, se ha difundido una capa adicional de
tipo p. Las zonas dopadas tipo p se conectan conjuntamente y se llaman puerta. El drenador del JFET es
equivalente al colector del BJT, el emisor al surtidor y la puerta a la base.

Su funcionamiento es algo diferente al del BJT. Como en cualquier unión p-n se forma una zona de agotamiento
entre la puerta y el canal. Si ahora conectamos la puerta con el surtidor y ambas a tierra y además el drenador
a una tensión positiva, obtendremos una tensión inversa aplicada entre drenador y puerta. La tensión aplicada
al drenador es igual a 𝑉𝐷𝑆 . Si variamos la tensión 𝑉𝐷𝑆 , entonces variaremos el tamaño de la zona de
agotamiento y con ello el grosor del canal. De esta manera se podrá controlar la conductividad del canal.

La operación del JFET se realiza mediante un circuito externo:


Se aplica una fuente de tensión
𝑉𝐷𝐷 , al drenaje y una fuente de
tensión a la compuerta, 𝑉𝐺𝐺 . La
fuente 𝑉𝐷𝐷 provoca una tensión
𝑉𝐷𝑆 , la cual hace circular una
corriente de drenaje 𝑖𝐷 hacia la
fuente, la que será idéntica a la
corriente de la fuente.
La tensión 𝑉𝐺𝑆 que es igual la 𝑉𝐺𝐺 ,
crea una región desértica en el
canal, que reduce el ancho de este
y por lo tanto aumenta la
resistencia entre el drenaje y fuente, como la juntura 𝑐𝑜𝑚𝑝𝑢𝑒𝑟𝑡𝑎 − 𝑓𝑢𝑒𝑛𝑡𝑒 esta polarizada inversa, entonces
la corriente por la compuerta es cero.

Considerando 𝑉𝐺𝐺 = 0 y un pequeño


potencial en el drenaje, los 𝑒 − fluirán
desde la fuente hasta el drenador, así
existiera una corriente 𝑖𝐷 . La corriente en
la compuerta será cero, pues la juntura p-
n esta polarizada inversa.

La intensidad de la corriente dependerá de 𝑉𝐷𝑆 . Mientras aumenta 𝑉𝐷𝑆 , la corriente 𝑖𝐷 alcanza la saturación.
Si 𝑉𝐷𝑆 sigue aumentando 𝑖𝐷 será constante. La corriente de saturación para 𝑉𝐺𝑆 = 0, se denomina 𝐼𝐷𝑆𝑆 .
Haciendo 𝑉𝐺𝑆 más negativo, se crea una región desértica (región donde no existen portadores) y se cierra para
un valor de 𝑖𝐷 menor al de saturación.
Si 𝑉𝐺𝑆 disminuye más, se alcanza un valor de 𝑉𝐺𝑆 después del cual 𝑖𝐷 se hace cero, sin importar el valor de
𝑉𝐷𝑆 . este valor se llama 𝑉𝐺𝑆 𝑜𝑓𝑓 , o tensión de estrangulamiento (𝑉𝑝). Para el 𝐽𝐹𝐸𝑇 el 𝑉𝑝 es negativo. La
ecuación de Schockley indicada describe la característica 𝑖𝐷 - 𝑉𝐺𝑆 del 𝐽𝐹𝐸𝑇

𝑉𝑝 < 0 para JFET canal 𝑛 y 𝑉𝑝 > 0 para JFET canal 𝑝

𝑉𝐺𝑆 2
𝑖𝐷 = 𝐼𝐷𝑆𝑆 ∗ (1 − )
𝑉𝑝

Análisis de un circuito empleando parámetros {H}

Un circuito lineal, por ejemplo, un transistor actuando como amplificador, puede ser analizado estudiando su
comportamiento cuando se excita con una fuente de señal externa VS con una impedancia interna RS y se
añade una carga ZL, tal como se indica en la figura
El circuito lineal puede ser sustituido por su modelo equivalente en parámetros {H}

Ganancia de corriente
Se define la ganancia de corriente de un circuito, AI, como la relación entre la I
intensidad de salida e intensidad de entrada, es decir,

Impedancia de entrada
Se define la impedancia de entrada del circuito, Zi , como la relación entre la tensión y corriente de
entrada. Resolviendo el circuito de entrada se demuestra que

Nótese que la impedancia de entrada depende de la carga ZL

Ganancia de tensión
Se define la ganancia en tensión, AV, como la relación entre la tensión de salida y la tensión de entrada.
Como se demuestra a continuación, la AV se puede expresar en función de la AI y la Zi , de forma que
Bibliografía

http://146.83.206.1/~jhuircan/PDF_ELECTRONICA/FetaH.pdf

http://www.electronics-tutorials.ws/transistor/tran_5.html

http://www.uv.es/=esanchis/cef/pdf/Temas/A_T3.pdf

http://unicrom.com/analisis-de-circuitos-con-parametros-h/

http://unicrom.com/analisis-de-circuitos-con-parametros-h-2/

Electrónica. Teoría de Circuitos y Dispositivos Electrónicos (10° edición) (Robert L.


Boylestad Louis Nashelsky)