UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, DECANA DE AMÉRICA)

LABORATORIO DE SISTEMAS DIGITALES

“Diseño de Circuitos Secuenciales: Modelo tipo

Moore y Modelo tipo Mealy”

INFORME FINAL
Turno: Jueves de 10-12 a.m

Profesor: Ing. Oscar Casimiro

APELLIDOS Y NOMBRES: CÓDIGO:

Guerrero Corne, Cesar Augusto 16190124

Pillhuaman Morales Paul Jeffrey 16190081

Ccoyori Mendoza Mario 16190114

Mendoza Morales, Walter 16190096

2018
 EXPERIENCIA N°6

DISEÑO DE CIRCUITOS SECUENCIALES: MODELO TIPO

MOORE Y MODELO TIPO MEALY

I. OBJETIVOS

 Verificar y/o diseñar circuitos secuenciales Mealy y Moore.

II. MATERIALES Y EQUIPO:

74LS74 74LS112

74LS109

74LS76

74LS164
 74LS161 74LS375

Resistencias

74LS374

III. PARTE EXPERIMENTAL

1. Implementar los circuitos del cuestionario previo. Presentar y deducir

las ecuaciones características, la tabla de estado, el diagrama de

estado, el diagrama de tiempos, etc.

2. Diseñar un circuito secuencial tipo Moore con una entrada X y una

salida Z que será 1 si en la entrada ocurrieron tres 0 consecutivos más

recientemente que tres 1 consecutivos.

IV. CUESTIONARIO FINAL:

1. Analice y explique el funcionamiento de los circuitos de la parte

experimental. Presentar el diagrama de tiempos de los circuitos del
experimento. Presentar las tablas de transición, diagramas de estados, etc.
Indique a qué tipo de circuito secuencial corresponde cada uno de los que
ha analizado.

Los circuitos implementados en esta experiencia fueron los siguientes:

Primero Regulamos el generador de onda a señal cuadrada de frecuencia de 1
Hertz.

Diseñar un circuito secuencial tipo Moore de entrada W y salida Z únicas,

que generan una salida de Z =1 si en la secuencia de entrada detecta

patrones W igual a 01, de lo contrario, Z = 0. Por ejemplo, si la secuencia

de entrada es W = 010100000111101, entonces la secuencia de salida será:

Z = 010100000100001

Implementando F-F JK el análisis es:

Realizando la secuencia según los datos de entrada:
Tabla de estados Moore:
 0 1 Z
Y1y2/w
A B A 0
B B C 0
C B A 1

Sea:A=00,B=01,C=10,REEMPLAZANDO:
Y1y2/w 0 1 SALID
A
0 0 0 0
0 1 0
0 0 1 0
1 1 0
1 0 0 1
0 1 0

Cuando utlizamos flip flop JK:

w Y1 𝒚𝒚 Y1 0 Y2
Y1y2 J1 1 K1 J2 K2
/w 0 1 0 d
0 0 0 0 1 d
0 0 1 d 1
0 0 1 1 d 0 dd d 0
0 1 0 1 d d 1 d
0
0 1 1 11d d d 1d d d
1 0 0 0 0 0 d 0 d
1 0 1 1 0 1 d d 1
1 1 0 0 0 d 1 0 d
1 1 1 d d d d d d

j1 = y2w

Y1y2/ 0 1
w
0 d d
0
0 1 1
1
1 d d
0
1 d d
1

k1 = 1
 0 1
Y1y2/w
0 1
0
0 1
1
1 d d
0
1 d d
1
Escriba aquí la ecuación.

J2 = w*

Y1y2/w 0 1
0 d d
0
0 d d
1
1 d d
0
1 1
1

k2 = w

El circuito sera :
En la práctica se desarrolló:
Tal y como se podrá apreciar en el video enviado junto con las simulaciones
D Q J K Q(t+
(t) 1)
0 0 0 d 0

0 1 d 1 0

1 0 1 d 1

1 1 d 0 1

respectivas notamos que cuando se cumple la secuencia dada el led del circuito
se prenderá lo cual nos indicará que estará en alto en ese momento.
Además, el desarrollo del circuito fue Tipo Moore debido a que la entrada X no
influye directamente en la salida.

Se puede utilizar un tipo de flip-flop para implementar otros tipos de flip-

flop. Dibujar las tablas de estado para las siguientes preguntas. Debe
mostrar la entrada (In), las salidas (Q, Q+) y cada entrada al flip-flop en su
tabla de estado:

Utilize flip-flop J-K para implementar un flip-flop tipo D

D/Q(t) 0 1
0 0 d
 1 1 d

J=D

D/Q(t) 0 1
0 d 1
1 d 0

K = D*
El circuito es:

En la práctica se observó que logramos que el F-F JK actuará como uno tipo D
en donde la información pasará cuando D=1

Al implementar el circuito quedaría:

2. Diseñar un circuito secuencial utilizando Flip Flops, que implemente el

siguiente diagrama de transición de estados
Obtenga la tabla de estados, las ecuaciones de entradas, salida y de estados. A

partir de la tabla, obtenga funciones simplificadas.

Tabla de estado:

X 0 1

A A/0 C/0

B C/0 C/0

C A/0 D/0

D C/0 D/1

Sean:

A=a

B=b

C=c

D=d

X 0 1

a a/0 b/0

b c/0 b/0

c a/0 d/1
 Sean:

a=00

b=01

c=10

d=11

Tabla de transición

Y0 y1 X Y0 Y1 z D0 D1

0 0 0 0 0 0 0 0

0 0 1 1 0 0 1 0

0 1 0 1 0 0 1 0

0 1 1 1 0 0 1 0

1 0 0 0 0 0 0 0

1 0 1 1 1 0 1 1

1 1 0 1 0 0 1 0

1 1 1 1 1 1 1 1

D0= Ʃm (1,23,5,6,7)

D1= Ʃm (5,7)
 Tabla Karnaught 1

y1\xy 00 01 11 10
0
0 1 1 1

1 1 1 1

D0= y1+x

Tabla Karnough 2

y1\xy0 00 01 11 10

1 1 1

D1=y0.x

Tabla Karnaught 3

y1\xy0 00 01 11 10

1 1

Z= yo.x.y1

Simulación
3. Dada una señal de reloj de 100 MHz, diseñe un circuito usando flip-flops
tipo D para generar señales de reloj de 50 y 25 MHz. Trace un diagrama de
tiempo para las tres señales de reloj, suponiendo retrasos razonables.

A 0 B 0 C 1

D 1

Tabla de estado

X 0 Z

A B 0

B C 0

C D 1

D A 1
 Sean:

A=a

B=b

C=c

D=d

X 0 1

A a/0 b/0

b c/0 b/0

c a/0 d/1

d a/0 b/0

Sean:

a=00

b=01

c=10

d=11

Tabla de transición

y0 y1 Y Y D D
0 1 0 1

0 0 0 1 0 1

0 1 1 0 1 0

1 0 1 1 1 1
1 1 0 0 0 0

Tabla Karnaught 1

y1\ 0 1
y0
0 1

1 1

D0= Ʃm (1,2)

D0=y0/.y1+y1/.y0

Tabla Karnaught 2

y1\ 0 1
y0
0 1

1 1

D1= Ʃm (0,2)

D1=Y0/

Tabla Karnough 3

y1\ 0 1
y0
0

1 1 1

Z=y1

Divisor de 2
 A 0 B 1

Tabla de estado

X 0 z

A B 0

B A 1

X 0 z

0 1 0

1 0 1

a=0

b=1

Tabla de transición

y Y D
0 0 0

0 1 1

1 0 0
 D0=y0/ Z=y0

4. Diseñar un sistema Mealy con una entrada X y una salida Z de tal forma
que Z = 1 si X es actualmente 1 y también ha sido 1 en los dos pulsos de
clock anteriores.

Entrada 0 1
Estado
A A/0 B/0
B A/0 C/0
C A/0 C/1

1/0
0/0
A B

0/0 1/0

0/0
C 1/1

Asignación de estados:
 q1q0\ 0 1
x
A 00 00 00/0 01]/0

B 01 01 00/0 10/0

C 10 10 00/0 10/1

11 --/- --/-

Utilizando un biestable D.

Para D1

q1q0\ 0 1
x
00 0 0
01 0 1
10 0 1
11 - -

Para D0

q1q0\ 0 1
x
00 0 1
01 0 0
10 0 0
11 - -

Para Z

q1q0\ 0 1
x
00 0 0
01 0 0
10 0 1

11 - -
clock

5. Diseñar el sistema secuencial, utilizando flip flop (a) tipo D y (b) tipo JK,
correspondiente al diagrama de estados mostrado, donde:
 Entrad 0 1
a
Estado
A A/0 B/0
B B/0 C/0
C C/0 D/0
D D/0 A/1

Asignación de estados:

ESTAD q1
O q0
A 0
0
B 0
1
C 1
0
D 1
1

q1q0\ 0 1
x
00 00/0 01/0
01 00/0 10/0
10 00/0 11/0
11 00/0 00/1
 a) Utilizando un biestable D.

Para D1:

q1q0\ 0 1
x
00 0 0 D1=xq1+xq0
01 0 1
11 1 0

10 1 0

Para D0:

q1q0\ 0 1
x
00 0 1 D0=xq1’q0’
01 1 0
11 1 0

10 0 1

Para Z

q1q0\ 0 1
x
00 0 0 Z=xq1
01 0 0
11 0 1

10 0 0
 Circuito:

clock

6. Analizar los circuitos del cuestionario final y verificar con un simulador

(Proteus u otro) el funcionamiento de estos circuitos. anexar sus archivos
de simulación.

Esto se podrá observar en los Archivos enviados junto con el presente Informe.
V. CONCLUSIONES

 Se pudo comprobar que se puede diseñar un circuito por Mealy y por

Moore.

 El circuito Mealy depende de las entradas del circuito, mientras que el

Moore no y solo depende de clock del flip flop.

 Un mismo problema se puede realizar con distintos circuitos, pero el

funcionamiento es el mismo.

VI. BIBLIOGRAFIA:

 https://es.wikipedia.org/wiki/M%C3%A1quina_de_Mealy

 https://es.wikipedia.org/wiki/M%C3%A1quina_de_Moore

 https://bloganalisis1.files.wordpress.com/2011/01/apuntesdsd10_mealy_

moore.pdf