Diseño de un amplificador multietapa con etapa de potencia

PRÁCTICA No.
1
AMPLIFICADOR MULTIETAPA CON ETAPA DE POTENCIA
1. OBJETIVOS
1.1 Objetivo General
Diseñar un amplificador multietapa
1.2 Objetivos Específicos
Implementar y evaluar un amplificador multietapa
Acoplar un amplificador de potencia en la salida del multietapa.
2. ANÁLISIS PRELIMINAR:
Estudiar los siguientes temas:
Características de un amplificador inversor y no inversor.

Circuito multietapa
Diseño de un circuito amplificador discreto multietapa
Modelamiento y características de amplificadores de potencia.
3. EQUIPO NECESARIO
Computador con últimas especificaciones

Herramienta de simulación ORCAD PSPICE
1 Protoboard
1 Fuente de voltaje Regulada (0-32V / 0-3A)
1 Generador de señal con su respectiva punta de prueba (0-10 Mhz)
1 Osciloscopio con sus respectivas puntas de prueba (0-200Mhz)
1 Multímetro Digital (500V / 10 A /10 Mhz )
Pinzas, Pelacables, cables.
4. COMPONENTES NECESARIOS
Resistencias de ¼ Watt
Capacitores a 50 V
Transistores BJT
Electrónica 3 – Lab01, Amplificador multietapa

(@Autor: Jose Alejo Rangel, Editado por: Marco Aurelio García Bermúdez)
Página 1 de 21
5. ECUACIONES BÁSICAS
EXPRESIÓN MATEMÁTICA
Etapa Rin Rout Av Ai
EC RB ||rπ ≈ rπ R C ||ro −gm(ro||R𝐶 ||RL ) −gmRin ≈ βo
EC-RE RB ||[rπ + (1 + βo )RE ] RC βo (R𝐶 ||RL ) (1 + βo )

−
rπ + (1 + βo )RE
CC RB ||[rπ + (1 + βo )RE ] rπ + R B ||Rg (1+βo )RE (1 + βo )

||RE ≈ 1k
βo + 1 rπ+(1+βo )RE
BC rπ RC gm(R𝐶 ||RL ) βo
βo + 1 =𝛼
βo + 1
6. PROCEDIMIENTO
Para la construcción de un circuito amplificador, que genere una ganancia superior a 100, se
crea la necesidad de diseñar más de una etapa; un solo amplificador de abundante ganancia
es inestable, motivo suficiente para tomar dicha decisión.
Un método muy común es la construcción varias etapas en cascada; dos etapas inversoras
encargadas de generar la ganancia deseada, una tercera etapa con la finalidad de obtener
una impedancia pequeña a la salida y una etapa de potencia clase AB, esta etapa es una
mezcla entre la eficacia de los amplificadores clase B y la eliminación de la distorsión de
cruce de los diseños en clase A. En este trabajo se detallan los cálculos hechos para el
diseño que se representa como sigue en la figura 1:

Página 2 de 21
Figura 1: Diagramas de Bloques
7. DISEÑO DEL AMPLIFICADOR MULTIETAPA
Las características que fueron especificadas para el multietapa son:
Señal de entrada: Vin = 24 mV

Ganancia total de tensión: Av ≥ 100
Impedancia de entrada: Zin ≥ 10 KΩ
Resistencia de carga: RL = 100 Ω
Rango de frecuencia: 20 Hz a 30 KHz
Tensión sinusoidal de salida: Vo = 2.4 Vpk
Acople capacitivo
7.1 Diseño de la etapa 3
Las características para esta etapa son las siguientes:
Ganancia de la etapa: Av ≅ 1
Voltaje base-emisor: VBE = 0.7V
Beta del dispositivo: β = 250
Fuente DC dual: VCC = ± 12v
La tercera etapa debe proporcinar una impedancia de salida baja, su ganancia no es

importante porque es el trabajo de las dos etapas que la anteceden. El esquemático de esta
etapa se puede apreciar en la figura 2.

Página 3 de 21
Figura 2: Etapa 3 Colector común
Se adopta que por máxima transferencia de potencia:
R11 = RL = 100Ω
Teniendo muy en cuenta la consideración de que se debe estar centrado en la recta AC, que
tiende precisamente a centrar el punto de operación:
2VCC
Icq = Rac = R11 ||RL Rdc = R11 Icq ≅ 160mA
Rac + Rdc
El diseño continúa con el cálculo de la resistencia de base RB, la cual posteriormente nos
permitirá calcular el valor de R9 y R10. RB es el resultante del paralelo entre R9 y R10.
RB = 0.1(β + 1)RE RB = 2.5KΩ
Estamos en capacidad de hallar el VBB o sea la caída de tensión sobre R10. La hallamos así:
RB
VBB = ( + RE ) Icq + VBE + VEE
β+1
VBB = 6.29V
Página 4 de 21
Finalmente hallamos los valores de R9 y R10 de la siguiente manera:
2VCC
R10 = ∗ RB R10 ≅ 9.5 KΩ
VBB
RB
R9 = R9 ≅ 3.4 KΩ
V
1 − 2VBB
CC
Para el cálculo de la ganancia de tensión y de la impedancia de entrada, se realiza el modelo

del circuito:
Figura 3: Pequeña señal de la etapa 3
Para la ganancia de tensión:
Vo (1 + β)R11
AV3 = AV3 =
Vs re + (1 + β). R11
AV3 ≅ 1
Para la impedancia de entrada:
Zin3 = (R9||R10)||[βre + (1 + β)R11]
VT
re = Zin3 ≅ 2.3 kΩ
Icq

Página 5 de 21
Ganancia de la etapa: Av = 12
Fuente DC: VCC = 12v
El esquemático de esta etapa se puede apreciar en la figura 4:
Figura 4: Etapa 2 Emisor común
Por máxima transferencia de potencia:
R7 = RL RL = Zin3 R7 = 2.3 KΩ
Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:

Página 6 de 21
Vs
Vs = Ib ∙ βre + Ib(β + 1)R8 Ib =
βre + (β + 1)R8
Vo = −βIb(R7||Zin3)
β ∙ (R7||Zin3)
Av = − Av = −12
βre + (β + 1)R8
En la ecuación se definen dos incógnitas: Ic y R8.
Partiendo de la figura 4:
VCC − IcR7 − VCE(sat) − IeR8 = 0
VCC − VCE(sat)
Ic = VCE(sat) = 0.2V
R7 + R8
También se definen dos incógnitas: Ic y R8. Pero remplazando Ic en la ecuación de la

ganancia y despejando los valores conocidos:
R8 ≅ 90 Ω
Para el valor de Ic, se opta por:
VCC
Icq = Rac = (R7||Zin3) + R8 Rdc = R7 + R8
Rac + Rdc
Icq ≅ 3.3 mA

Página 7 de 21
Partiendo nuevamente de la figura 4:
VBE + Ic ∙ R8
Ip. R6 = VBE + Ic ∙ R8 R6 =
Ip
Ic
Ip ≥ 10Ib = 10 Ip ≥ 136 µA R6 ≅ 7.4 kΩ
β
Vcc − Ip. R6
VCC = Ip(R5 + R6) R5 = R5 ≅ 81 kΩ
Ip
Zin2 = (R5||R6)||[βre + (1 + β) ∙ R8]
Zin2 ≅ 5.32 kΩ
Ganancia de la etapa: Av = 12
Fuente DC: VCC = 12v
El esquemático de esta etapa se puede apreciar en la figura 6.

Página 8 de 21
Figura 6: Etapa 1 Emisor común
Por máxima transferencia de potencia:
R3 = RL R L = Zin2 R3 = 5.32KΩ
Se procede a trabajar con la ecuación de la Av de esta etapa, para ello se dibuja el modelo
de pequeña señal:
Vs
Vs = Ib ∙ βre + Ib(β + 1)R4 Ib =
βre + (β + 1)R4
Vo = −βIb(R3||Zin2)

Página 9 de 21
β(R||Zin2)
Av = − Av = −9
βre + (β + 1)R4
En la ecuación se definen dos incógnitas: Ic y R4.
Partiendo de la figura 6:
VCC − IcR3 − VCE(sat) − IeR4 = 0
VCC − VCE(sat)
Ic = VCE(sat) = 0.2V
R3 + R4
También se definen dos incógnitas: Ic y R4. Pero remplazando Ic en la ecuación de la

ganancia y despejando los valores conocidos:
R4 ≅ 287 Ω
Para el valor de Ic se opta por:
VCC
Icq = Rac = (R3||Zin2) + R4 Rdc = R3 + R4
Rac + Rdc
Icq ≅ 1.4 mA
Partiendo nuevamente de la figura 6:
VBE + Ic ∙ R4
Ip. R2 = VBE + Ic ∙ R4 R2 =
Ip
Ic
Ip ≥ 10Ib = 10 Ip ≥ 55.85 µA R6 ≅ 19.7 kΩ
β
Vcc − Ip. R2
VCC = Ip(R1 + R2) R1 = R1 ≅ 214.8 kΩ
Ip
Zin1 = (R1||R2)||[βre + (1 + β) ∙ R4]
Zin1 ≅ 14.5 KΩ
Página 10 de 21
7.4 Capacitores de acople:
En el cálculo de cada condensador debe tenerse en cuenta los siguientes aspectos:
Al condensador que ve la menor impedancia se le asigna la frecuencia baja especificada. En

caso de este diseño, C2 ve la menor impedancia, por lo tanto:
1
C2 ≥ se adopta; Cs = 3.5 µF
2π ∙ Zin3 ∙ Fmin
Al siguiente que ve una impedancia baja, se le asigna la frecuencia, pero una década abajo.
Para el caso de este diseño, se le asigna a C1 una frecuencia de 2Hz. Su cálculo es como
sigue:
1
C1 ≥ se adopta; Cs = 15 µF
Fmin
2π. Zin2.
10
Al capacitor que falta por calcular se le asigna la frecuencia baja pero 2 décadas abajo, es
decir que FL = 0.2Hz:
1
Cs ≥ se adopta; Cs = 55 µF
Fmin
2π. Zin1. 100
Con esto concluye el diseño de preamplificador.

Página 11 de 21
Figura 8: Circuito Total
8. SIMULACIÓN CON ORCAD PSPICE
8.1 Obtención del voltaje de salida
Se crea el nuevo Proyecto:
New / Project
Analog or Mixed A/D / OK
Create Pspice Project / OK

Página 12 de 21
Figura 9: Creación de un nuevo proyecto
Se implementa el circuito de la Figura 8.
Se elige un nuevo perfil de simulación
New simulation profile / Create
Figura 10: Implementación del circuito en ORCAD

Página 13 de 21
Figura 11: Creación del perfil de simulación
Editar los parámetros de simulación:

Analysis type: Time Domain (Transient)
Options: General settings
Run to Time: 200µs
Start saving data after: 0.1µs
Transient options: Maximum step size: 1µs
Output File Options
Figura 12: Edición de parámetros de simulación

Página 14 de 21
Ubicamos un marcador de voltaje, Voltage Marker, en el emisor del transistor.
Corremos el circuito con Pspice / Run
Figura 13: Inicio de simulación
Figura 14: Voltaje de salida

Página 15 de 21
8.2 Obtención de la ganancia
Pspice / Edit simulation Setting
Figura 15: Edición de parámetros de simulación
Editar los parámetros de simulación
Analysis type: AC Sweep/Settings.

AC Sweep Type: Logarithmic.
Start Frequency: 0.1
End Frequency: 10G
Points/Decade: 100
Output File Options

Página 16 de 21
Figura 16: Análisis AC Sweep
Pspice / Run
Figura 17: Ganancia del multietapa

Página 17 de 21
9. IMPLEMENTACION DE LA ETAPA DE POTENCIA
Se opta por el acoplamiento de una etapa amplificadora de potencia clase AB, como ya se ha
dicho anteriormente, el esquemático de esta etapa se puede apreciar en la figura 18:
Figura 18: Etapa de potencia clase AB
Figura 19: Circuito multietapa con amplificador de potencia clase AB

Página 18 de 21
Figura 20: Voltaje de salida con etapa de potencia
Figura 21: Ganancia Total

Página 19 de 21
10. EJECUCIÓN
10.1 Diseñe un amplificador multietapa discreto con las siguientes características:
a) Ganancia de voltaje mayor o igual a 250 ± 2%. (Medido a 20 KHz).

b) Manejo de señal a la salida: 12 V pico a pico. (Medido a 20 KHz).
c) Resistencia de entrada mayor o igual 100KΩ.
d) Resistencia de salida igual a 8Ω.
e) Punto terminal de -3dB de baja frecuencia menor o igual a 40Hz (FL≤40Hz).
f) Punto terminal de -3dB de alta frecuencia mayor o igual 40Khz (FH≥40KHz).
g) Respuesta en la banda de paso máximamente plana.
h) El amplificador debe estar compensado con respecto a variaciones de temperatura.
i) Fuentes de alimentación de ± 12v.
10.2 Elabore, siga y desarrolle, la simulación que demuestre que se cumplen cocada uno
de las especificaciones anteriores. Deberá entregarse un archivo para cada uno de los ítems
anteriores (Las simulaciones solo se aceptan en ORCAD).
10.3 Realice un proyecto de diseño que incluya:
a) Incluya los cálculos realizados para cumplir los parámetros del punto No. 10.1.
b) Tabla con los valores esperados para los parámetros exigidos.
c) Circuito diseñado con valores de voltajes y corrientes de polarización.
d) Procedimiento para medir las características solicitadas en el punto No. 10.1.
e) Hojas de especificaciones de los dispositivos semiconductores utilizados, justificando su
escogencia.
11. PROFUNDIZACIÓN
El circuito de la figura 22 corresponde a una casada de amplificadores BJT de tres etapas,

acopladas en CD, fabricados a partir de dispositivos discretos.
a. Analice el circuito multietapa que se presenta y determine la excursión máxima para el

voltaje de salida.
b. Estime los valores de polarización, la ganancia aproximada en pequeña señal, además de
la Rout y Rin.

Página 20 de 21
Figura 22: Ejercicio para profundización
12. CONCLUSIONES
13. BIBLIOGRAFÍA
A. Gullo, J. (1992). Diseño Electrónico: Circuitos y Sistemas. Argentina.
Boylestad, Robert L. (1997). Electrónica: Teoría de Circuitos. México.
Horenstein, Mark. (1997). Microelectrónica: Circuitos y Dispositivos. México.
Malvino, Albert Paul. (2000) Principios de Electrónica. (6ta Edición). España.
Neamen, Donald A. (1999). Análisis y Diseño de Circuitos Electrónicos, Tomo I. México.
Savant, C.J., Roden Martin S., Carpenter Gordon. (2000). Diseño Electrónico. Circuitos y
Sistemas. (3ra edición). México.
Sedra, Adel. (2006). Circuitos Microelectrónicos, (5ta Edición). México.

Página 21 de 21

Diseño de un amplificador multietapa con etapa de potencia

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Diseño de un amplificador multietapa con etapa de potencia

Diunggah oleh

Hak Cipta:

Format Tersedia

PRÁCTICA No.

1.1 Objetivo General

Diseñar un amplificador multietapa

1.2 Objetivos Específicos

Implementar y evaluar un amplificador multietapa

Acoplar un amplificador de potencia en la salida del multietapa.

Estudiar los siguientes temas:

Características de un amplificador inversor y no inversor.

Computador con últimas especificaciones

Electrónica 3 – Lab01, Amplificador multietapa

Etapa Rin Rout Av Ai

EC RB ||rπ ≈ rπ R C ||ro −gm(ro||R𝐶 ||RL ) −gmRin ≈ βo

EC-RE RB ||[rπ + (1 + βo )RE ] RC βo (R𝐶 ||RL ) (1 + βo )

CC RB ||[rπ + (1 + βo )RE ] rπ + R B ||Rg (1+βo )RE (1 + βo )

Electrónica 3 – Lab01, Amplificador multietapa

7. DISEÑO DEL AMPLIFICADOR MULTIETAPA

Las características que fueron especificadas para el multietapa son:

Señal de entrada: Vin = 24 mV

7.1 Diseño de la etapa 3

Las características para esta etapa son las siguientes:

La tercera etapa debe proporcinar una impedancia de salida baja, su ganancia no es

Electrónica 3 – Lab01, Amplificador multietapa

Se adopta que por máxima transferencia de potencia:

RB = 0.1(β + 1)RE RB = 2.5KΩ

Para el cálculo de la ganancia de tensión y de la impedancia de entrada, se realiza el modelo

Figura 3: Pequeña señal de la etapa 3

Para la ganancia de tensión:

Para la impedancia de entrada:

Zin3 = (R9||R10)||[βre + (1 + β)R11]

Electrónica 3 – Lab01, Amplificador multietapa

Las características para esta etapa son las siguientes:

El esquemático de esta etapa se puede apreciar en la figura 4:

Figura 4: Etapa 2 Emisor común

Por máxima transferencia de potencia:

Electrónica 3 – Lab01, Amplificador multietapa

En la ecuación se definen dos incógnitas: Ic y R8.

VCC − IcR7 − VCE(sat) − IeR8 = 0

También se definen dos incógnitas: Ic y R8. Pero remplazando Ic en la ecuación de la

Electrónica 3 – Lab01, Amplificador multietapa

Para la impedancia de entrada:

Zin2 = (R5||R6)||[βre + (1 + β) ∙ R8]

7.3 Diseño de la etapa 1

Las características para esta etapa son las siguientes:

El esquemático de esta etapa se puede apreciar en la figura 6.

Electrónica 3 – Lab01, Amplificador multietapa

Por máxima transferencia de potencia:

Figura 7: Pequeña señal de la etapa 1

Electrónica 3 – Lab01, Amplificador multietapa

En la ecuación se definen dos incógnitas: Ic y R4.

También se definen dos incógnitas: Ic y R4. Pero remplazando Ic en la ecuación de la

Partiendo nuevamente de la figura 6:

Para la impedancia de entrada:

Zin1 = (R1||R2)||[βre + (1 + β) ∙ R4]

En el cálculo de cada condensador debe tenerse en cuenta los siguientes aspectos:

Al condensador que ve la menor impedancia se le asigna la frecuencia baja especificada. En

Con esto concluye el diseño de preamplificador.

Electrónica 3 – Lab01, Amplificador multietapa

8. SIMULACIÓN CON ORCAD PSPICE

8.1 Obtención del voltaje de salida

Se crea el nuevo Proyecto:

Electrónica 3 – Lab01, Amplificador multietapa

Se implementa el circuito de la Figura 8.

Se elige un nuevo perfil de simulación