422rfhcpu S

Prólogo, Índice
1
Estructura de una CPU 41x
SIMATIC Funciones especiales de una 2
CPU 41x
Sistema de automatización 3
S7-400 en modo Profibus DP
S7-400 Concepto de memoria y tipos de 4
Datos de las CPU arranque
Tiempos de ciclo y de respuesta 5
del S7-400
Manual de referencia
6
Especificaciones técnicas
Submódulos interface IF 964-DP 7
para S7-400
Índice alfabético
Este manual forma parte del paquete de

documentación con la referencia
6ES7498-8AA04-8DA0
Edición 04/2006
A5E00267854-02
Consignas de seguridad para el usuario
Este manual contiene las informaciones necesarias para la seguridad personal así como para la prevención
de daños materiales. Las informaciones están puestas de relieve mediante señales de precaución. Las
señales que figuran a continuación representan distintos grados de peligro:
Peligro
! Significa que, si no se adoptan las medidas preventivas adecuadas, se producirá la muerte, o bien lesiones
corporales graves o daños materiales considerables.
Advertencia
! Significa que, si no se adoptan las medidas preventivas adecuadas, puede producirse la muerte, lesiones
corporales graves o daños materiales considerables.
Precaución
! Significa que, si no se adoptan las medidas preventivas adecuadas, pueden producirse lesiones corporales.
Precaución
Significa que, si no se adoptan las medidas preventivas adecuadas, pueden producirse daños materiales.
Atención
Se trata de una información importante, sobre el producto o sobre una parte determinada del manual, sobre la
que se desea llamar particularmente la atención.
Personal cualificado
Sólo está autorizado a intervenir en este equipo el personal cualificado. En el sentido del manual se trata de
personas que disponen de los conocimientos técnicos necesarios para poner en funcionamiento, conectar a
tierra y marcar los aparatos, sistemas y circuitos de acuerdo con las normas estándar de seguridad.
Uso conforme
Considere lo siguiente:
Advertencia
! El equipo o los componentes del sistema sólo se podrán utilizar para los casos de aplicación previstos en el
catálogo y en la descripción técnica, y sólo con los equipos y componentes de proveniencia tercera recomenda-
dos y homologados por Siemens.
El funcionamiento correcto y seguro del producto presupone un transporte, un almacenamiento, una instalación
y un montaje conforme a las prácticas de la buena ingeniería, así como un manejo y un mantenimiento riguro-
sos.
Marcas
SIMATIC® , SIMATIC NET® y SIMATIC HMI® son marcas registradas por SIEMENS AG .
Los restantes nombres y designaciones contenidos en el presente documento pueden ser marcas registradas
cuya utilización por terceros para sus propios fines puede violar los derechos de los proprietarios.
Copyright Siemens AG 2006 All rights reserved Exención de responsabilidad

La divulgación y reproducción de este documento, así como Hemos probado el contenido de esta publicación con la con-
el uso y la comunicación de su contenido, no están cordancia descrita para el hardware y el software. Sin em-
autorizados, a no ser que se obtenga el consentimiento bargo, es posible que se den algunas desviaciones que nos
expreso para ello. Los infractores quedan obligados a la impiden tomar garantía completa de esta concordancia. El
indemnización de los daños. Se reservan todos los contenido de esta publicación está sometido a revisiones
derechos, en particular para el caso de concesión de regularmente y en caso necesario se incluyen las correccio-
patentes o de modelos de utilidad. nes en la siguiente edición. Agradecemos sugerencias.
Siemens AG
Bereich Automation and Drives
Geschaeftsgebiet Industrial Automation Systems © Siemens AG 2006
Postfach 4848, D- 90327 Nuernberg Sujeto a cambios sin previo aviso.
Siemens Aktiengesellschaft A5E00267854

Prólogo
Finalidad del manual

En este manual podrá consultar el manejo, la descripción de las funciones del S7-400 y sus
especificaciones técnicas.
El montaje y cableado del S7-400 con estos (y otros) módulos se describe en el manual de
configuración e instalación del sistema.
Conocimientos básicos necesarios

Para una mejor comprensión del manual se recomienda tener conocimientos generales en
el sector de la automatización.
Asimismo se requiere experiencia en el uso de ordenadores o medios de trabajo similares a
PCs (p. ej., con unidades de programación) basados en el sistema operativo Windows 2000
o XP. Como el sistema de automatización S7-400 se configura con el software básico
STEP 7, también se requieren conocimientos del software STEP 7. Dichos conocimientos se
proporcionan en el manual “Programar con STEP 7”.
Lea las indicaciones de seguridad para autómatas que figuran en el anexo del manual de
instalación, especialmente cuando el S7-400 deba ser utilizado en áreas de peligro.
Ámbito de validez del manual

Este manual es válido para el sistema de automatización S7-400. Rige para las CPU que se
indican a continuación:
• CPU 412-1; (6ES7412-1XF04-0AB0)
• CPU 412-2; (6ES7412-2XG04-0AB0)
• CPU 414-2; (6ES7414-2XG04-0AB0)
• CPU 414-3; (6ES7414-3XJ04-0AB0)
• CPU 416-2; (6ES7416-2XK04-0AB0)
• CPU 416-2F; (6ES7416-2FK04-0AB0)
• CPU 416-3; (6ES7416-3XL04-0AB0)
• CPU 417-4; (6ES7417-4XL04-0AB0)
Homologaciones
Para más información sobre las homologaciones y normas que cumple este sistema, con-
sulte el manual de referencia “Datos de los módulos”.
Sistema de automatización S7-400 Datos de las CPU

A5E00267854-02 iii
Prólogo
Catalogación en el conjunto de la documentación

Este manual forma parte del paquete de documentación para S7-400, M7-400.
Sistema Paquetes de documentación

S7-400 • Sistema de automatización S7-400; Configuración e instalación
• Sistema de automatización S7-400; Datos de los módulos
• Lista de operaciones S7-400
• Sistemas de automatización S7-400; Datos de las CPU
Guía a través del manual

Para facilitar al usuario el acceso rápido a informaciones específicas, el presente manual
incluye las siguientes ayudas:
• Al principio del manual se encuentra un índice general completo y una relación de todas
las figuras y tablas incluidas en el mismo.
• En los apartados y capítulos aparecen en el lado izquierdo de cada página informaciones
generales sobre el contenido del párrafo en cuestión.
• A continuación de los anexos figura un glosario, en el que se describen términos técnicos
importantes utilizados en el manual.
• Al final del manual se incluye un índice alfabético extenso para acceder rápidamente a la
información deseada.
Reciclaje y gestión de residuos

El sistema S7-400 es reciclable gracias a que sus componentes son poco contaminantes.
Para un reciclaje y eliminación respetuosos con el medio ambiente de su antiguo equipo,
diríjase a una empresa certificada de gestión de residuos electrónicos.

iv A5E00267854-02
Prólogo
Soporte adicional
Para cualquier consulta relacionada con el uso de los productos descritos en el manual,
diríjase a la sucursal o al representante más próximo de Siemens, en donde le pondrán en
contacto con el especialista.
http://www.siemens.com/automation/partner
Encontrará a su persona de contacto en la lista de interlocutores en internet:
http://www.siemens.com/automation/partner
La guía de documentación técnica de los distintos productos y sistemas SIMATIC se en-
cuentra en la siguiente página de internet:
http://www.siemens.de/simatic-tech-doku-portal
Encontrará el catálogo y el sistema de pedidos on--line en:
http://mall.ad.siemens.com/
Centros de formación
Para ofrecer a nuestros clientes un fácil aprendizaje de los sistemas de automatización
SIMATIC S7, ofrecemos distintos cursillos de formación. Diríjase a su centro de formación
regional o a la central en D 90327 Nürnberg.
Teléfono: +49 (911) 895-3200.
Internet: http://www.sitrain.com

A5E00267854-02 v
Prólogo
A&D Technical Support

Estamos a su disposición en todo el mundo y a cualquier hora del día:
Nuernberg
Johnson City
Beijing
Technical Support
Worldwide (Nuernberg)
Technical Support
Hora: 0:00 - 24:00 / 365 días

Teléfono: +49 (180) 5050-222
Fax: +49 (180) 5050-223
mailto:adsupport@siemens.com
GMT: +1:00
Europe / Africa (Nuernberg) United States (Johnson City) Asia / Australia (Beijing)
Authorization Technical Support and Technical Support and
Authorization Authorization
Hora: lunes a viernes 8:00 - 17:00 Hora: lunes a viernes 8:00 - 17:00 Hora: lunes a viernes 8:00 - 17:00
Teléfono: +49 (180) 5050-222 Teléfono: +1 (423) 262 2522 Teléfono: +86 10 64 75 75 75
Fax: +49 (180) 5050-223 Fax: +1 (423) 262 2289 Fax: +86 10 64 74 74 74
mailto:adsupport@siemens.com mailto:simatic.hotline@sea.siemens.com mailto:adsupport.asia@siemens.com
GMT: +1:00 GMT: -5:00 GMT: +8:00
Technical Support y Authorization le atenderán generalmente en alemán e inglés.

vi A5E00267854-02
Prólogo
Service & Support en Internet

Además de nuestra documentación, en Internet le ponemos a su disposición todo nuestro
know-how.
http://www.siemens.com/automation/service&support
En esta página encontrará:
• “Newsletter” que le mantendrán siempre al día ofreciéndole informaciones de última hora.
• La rúbrica “Servicios online” con un buscador que le permitirá acceder a la información
que necesita.
• El “Foro” en el que podrá intercambiar sus experiencias con cientos de expertos en todo
el mundo.
• El especialista o experto de Automation & Drives de su región.
• Bajo la rúbrica “Servicios” encontrará información sobre el servicio técnico más próximo,
sobre reparaciones, repuestos etc.

A5E00267854-02 vii
Prólogo

viii A5E00267854-02
Índice
1 Estructura de una CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1

1.1 Elementos de mando y señalización de las CPU . . . . . . . . . . . . . . . . . . . . . . . . . . 1-2
1.2 Funciones de vigilancia de la CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-9
1.3 Indicadores de estado y de error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-11
1.4 Selector de modo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14
1.5 Estructura y función de las Memory Cards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
1.6 Interfaz multipunto (MPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-23
1.7 Interfaz PROFIBUS-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-24
1.8 Parámetros para las CPU S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-25
2 Funciones especiales de una CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-1
2.1 Lectura de datos de servicio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-2
2.2 Modo multiprocesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-3
2.2.1 Peculiaridades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5
2.2.2 Alarma de multiprocesamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6
2.2.3 Configuración y programación del modo multiprocesador . . . . . . . . . . . . . . . . . . . 2-6
3 S7-400 en modo Profibus DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-1
3.1 CPU 41x como maestro DP/esclavo DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
3.1.1 Áreas de direccionamiento DP de las CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-3
3.1.2 CPU 41x como maestro DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4
3.1.3 Diagnóstico de la CPU 41x como maestro DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
3.1.4 CPU 41x como esclavo DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13
3.1.5 Diagnósticos de la CPU 41x como esclavo DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18
3.1.6 CPU 41x como esclavo DP: estado de equipo 1 a 3 . . . . . . . . . . . . . . . . . . . . . . . . 3-24
3.2 Comunicación directa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31
3.2.1 Principio de la comunicación directa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31
3.2.2 Diagnóstico en la comunicación directa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32
3.3 Datos coherentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
3.3.1 Coherencia en las funciones y en los bloques de comunicación . . . . . . . . . . . . . 3-35
3.3.2 Acceso a la memoria de trabajo de la CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35
3.3.3 Lectura coherente de los datos de un esclavo normalizado DP
y escritura coherente de datos en un esclavo normalizado DP . . . . . . . . . . . . . . . 3-35
3.3.4 Escritura coherente de datos en un esclavo normalizado DP mediante
la SFC 15 “DPWR_DAT” . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-36
3.3.5 Acceso coherente a los datos sin utilizar la SFC 14 o la SFC 15 . . . . . . . . . . . . . 3-37
4 Concepto de memoria y tipos de arranque . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
4.1 Descripción general del concepto de memoria de las CPU S7-400 . . . . . . . . . . . 4-2
4.2 Descripción general de los tipos de arranque de las CPU S7-400 . . . . . . . . . . . . 4-5

A5E00267854-02 ix
Índice
5 Tiempos de ciclo y de respuesta del S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1

5.1 Tiempo de ciclo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2
5.2 Cálculo del tiempo de ciclo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
5.3 Tiempos de ciclo diferentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
5.4 Carga por comunicación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5.5 Tiempo de respuesta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12
5.6 Cálculo de los tiempos de ciclo y de respuesta . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-17
5.7 Ejemplos de cálculo para los tiempos de ciclo y de respuesta . . . . . . . . . . . . . . . 5-18
5.8 Tiempo de respuesta a alarmas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
5.9 Ejemplo de cálculo del tiempo de respuesta a alarmas . . . . . . . . . . . . . . . . . . . . . 5-24
5.10 Reproducibilidad de alarmas de retardo y alarmas cíclicas . . . . . . . . . . . . . . . . . . 5-25
6 Especificaciones técnicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-1
6.1 Especificaciones técnicas de la CPU 412-1; (6ES7412-1XF04-0AB0) . . . . . . . . 6-2
6.2 Especificaciones técnicas de la CPU 412-2; (6ES7412-2XG04-0AB0) . . . . . . . . 6-6
6.3 Especificaciones técnicas de la CPU 414-2; (6ES7414-2XG04-0AB0) . . . . . . . . 6-11
6.4 Especificaciones técnicas de la CPU 414-3; (6ES7414-3XJ04-0AB0) . . . . . . . . . 6-16
6.5 Especificaciones técnicas de la CPU 416-2;
(6ES7416-2XK04-0AB0, 6ES7416-2FK04-0AB0) . . . . . . . . . . . . . . . . . . . . . . . . . . 6-21
6.6 Especificaciones técnicas de la CPU 416-3; (6ES7416-3XL04-0AB0) . . . . . . . . 6-26
6.7 Especificaciones técnicas de la CPU 417-4; (6ES7417-4XL04-0AB0) . . . . . . . . 6-31
6.8 Especificaciones técnicas de las Memory Cards . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-36
7 Submódulos interface IF 964-DP para S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-1
7.1 Submódulo interface IF 964-DP para S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-2
7.1.1 Asignación de pines del conector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-4
7.1.2 Especificaciones técnicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-5
Índice alfabético . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Índice alfabético-1

x A5E00267854-02
Índice
Figuras
1-1 Disposición de los elementos de mando y señalización en la CPU 412-1 . . . . . 1-2
1-2 Disposición de los elementos de mando y señalización en la CPU 41x-2 . . . . . . 1-3
1-3 Disposición de los elementos de mando y señalización en la CPU 41x-3 . . . . . . 1-4
1-4 Disposición de los elementos de mando y señalización en la CPU 417-4 . . . . . 1-5
1-5 Posiciones del selector de modo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-14
1-6 Estructura de la Memory Card . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-19
2-1 Ejemplo del modo multiprocesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4
2-2 Vista general: estructura del sistema para modificaciones
con la instalación en marcha . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7
3-1 Diagnóstico con CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3-2 Direcciones de diagnóstico para el maestro DP y el esclavo DP . . . . . . . . . . . . . 3-11
3-3 Memoria intermedia en la CPU 41x como esclavo DP . . . . . . . . . . . . . . . . . . . . . . 3-14
3-4 Direcciones de diagnóstico para el maestro DP y el esclavo DP . . . . . . . . . . . . . 3-21
3-5 Estructura del diagnóstico de esclavos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
3-6 Estructura del diagnóstico de código en la CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . 3-27
3-7 Estructura del diagnóstico de estación . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3-8 Bytes x +4 hasta x +7 alarma de diagnóstico y de proceso . . . . . . . . . . . . . . . . . . 3-29
3-9 Comunicación directa mediante CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31
3-10 Dirección de diagnóstico para el receptor en el intercambio directo de datos . . 3-32
5-1 Elementos y composición del tiempo de ciclo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
5-2 Tiempos de ciclo diferentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-7
5-3 Tiempo de ciclo mínimo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-8
5-4 Fórmula: influencia ejercida por la carga por comunicación . . . . . . . . . . . . . . . . . 5-9
5-5 Fraccionamiento de un segmento de tiempo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-9
5-6 Dependencia entre el tiempo de ciclo real y la carga por comunicación . . . . . . . 5-11
5-7 Tiempos de ciclo DP en la red PROFIBUS-DP . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-13
5-8 Tiempo de respuesta mínimo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-14
5-9 Tiempo de respuesta máximo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-15
5-10 Cálculo del tiempo de respuesta a alarmas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
7-1 Submódulo interface IF 964-DP (6ES7 964-2AA00-0AB0) . . . . . . . . . . . . . . . . . . 7-2

A5E00267854-02 xi
Índice
Tablas
1-1 Diodos LED de las CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-6
1-2 Posiciones del selector de modo de operación . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-15
1-3 Niveles de protección de una CPU S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-15
1-4 Tipos de Memory Cards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-20
3-1 Procesadores CPU 41x (interface MPI/DP como PROFIBUS-DP) . . . . . . . . . . . . 3-3
3-2 Procesadores CPU 41x (interface MPI/DP y módulo DP como PROFIBUS-DP) 3-3
3-3 Significado del LED “BUSF” en la CPU 41x como maestro DP . . . . . . . . . . . . . . . 3-8
3-4 Lectura del diagnóstico mediante STEP 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9
3-5 Detección de eventos de una CPUs 41x como maestro DP . . . . . . . . . . . . . . . . . 3-12
3-6 Ejemplo de configuración para las áreas de direccionamiento
en la memoria intermedia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-15
3-7 Significado de los LED “BUSF” en la CPU 41x como esclavo DP . . . . . . . . . . . . 3-18
3-8 Extracción del diagnóstico mediante STEP 5 y STEP 7 en el sistema maestro 3-19
3-9 Detección de eventos de una CPUs 41x como esclavo DP . . . . . . . . . . . . . . . . . 3-22
3-10 Evaluación de transiciones RUN-STOP en el maestro DP/esclavo DP . . . . . . . 3-22
3-11 Estructura del estado de estación 1 (byte 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
3-14 Estructura de la dirección PROFIBUS del maestro (byte 3) . . . . . . . . . . . . . . . . . . 3-25
3-15 Estructura del código del fabricante (bytes 4, 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
3-16 Detección de eventos por las CPUs 41x como receptor
en el intercambio directo de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-32
3-17 Evaluación de fallo de estación del emisor en el intercambio directo de datos . 3-33
4-1 Memoria necesaria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
5-1 Ejecución cíclica del programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3
5-2 Factores de influencia en el tiempo de ciclo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4
5-3 Proporciones del tiempo de transferencia de la imagen de proceso . . . . . . . . . . 5-5
5-4 Tiempo de ejecución del sistema operativo en el punto de control del ciclo . . . . 5-6
5-5 Prolongación del ciclo por intercalación de alarmas . . . . . . . . . . . . . . . . . . . . . . . . 5-6
5-6 Reducción del tiempo de respuesta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-16
5-7 Ejemplo de cálculo del tiempo de respuesta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-18
5-8 Tiempos de respuesta a alarmas de proceso y de diagnóstico;
tiempo máximo de respuesta a alarmas sin comunicación . . . . . . . . . . . . . . . . . . 5-22
5-9 Reproducibilidad de las alarmas de retardo y cíclicas en las CPU . . . . . . . . . . . 5-25
7-1 Conector X1 del IF 964-DP (hembra Sub-D, 9 polos) . . . . . . . . . . . . . . . . . . . . . . . 7-4

xii A5E00267854-02
Estructura de una CPU 41x 1
Indice del capítulo
Apartado Tema Página

1.1 Elementos de mando y señalización de las CPU 1-2
1.2 Funciones de vigilancia de la CPU 1-9
1.3 Indicadores de estado y de error 1-11
1.4 Selector de modo 1-14
1.5 Estructura y función de las Memory Cards 1-19
1.6 Interfaz multipunto (MPI) 1-23
1.7 Interfaz PROFIBUS-DP 1-24
1.8 Parámetros para las CPU S7-400 1-25

A5E00267854-02 1-1
1.1 Elementos de mando y señalización de las CPU
Elementos de mando y señalización de la CPU 412-1
Impresión de denominación del

módulo, versión, número de referen-
cia abreviado y versión de firmware CPU 412-1
6ES7412-1XF04-0AB0
Indicadores LED INTF, V 4.0.0
EXTF, BUS1F, FRCE, RUN,

BUS1F
STOP
Slot para la tarjeta de memoria
Selector de modo de operación
Bajo la tapa protectora
Interfaz MPI/PROFIBUS-DP
SVPS317698
Número de serie
Data Matrix Code
Figura 1-1 Disposición de los elementos de mando y señalización en la CPU 412-1

1-2 A5E00267854-02
Elementos de mando y señalización de la CPU 41x-2

cia abreviado y versión de firmware
CPU 414-2
6ES7414-2XG04-0AB0
V 4.0.0
Indicadores LED INTF, EXTF, BUS1F
BUS1F, BUS2F, FRCE, RUN, BUS2F
STOP
Selector de modo
SVPS317697
Número de serie Data Matrix Code
Interfaz Profibus-DP
Figura 1-2 Disposición de los elementos de mando y señalización en la CPU 41x-2

A5E00267854-02 1-3
Elementos de mando y señalización de la CPU 41x-3
Rotulación de la denominación del

módulo, versión, número de referen- CPU 416-3

6ES7416-3XL04-0AB0
V 4.0.0
Indicadores LED INTF,

EXTF, BUS1F, BUS2F, BUS1F
IFM1F, FRCE, RUN, STOP

BUS2F
IFM1F
Selector de modo
Bajo la tapa protectora Bajo la tapa protectora
Compartimento para
módulo interface
SVPS317696
Número de serie
Data Matrix Code
Interfaz Profibus-DP
Figura 1-3 Disposición de los elementos de mando y señalización en la CPU 41x-3

1-4 A5E00267854-02
Elementos de mando y señalización de la CPU 417-4

6ES7417-4XL04-0AB0
Indicadores LED INTF, V 4.0.0
EXTF, BUS1F, BUS2F, BUS1F
IFM1F, IFM2F, FRCE, RUN, BUS2F

IFM1F
STOP IFM2F
Selector de modo
Bajo la tapa protectora Bajo la tapa protectora
Compartimento para
módulo interface 1
SVPS317695
Número de serie
Data Matrix Code
Compartimento para
Interfaz Profibus-DP módulo interface 2
Figura 1-4 Disposición de los elementos de mando y señalización en la CPU 417-4
Diodos LED
En la tabla 1-1 de relacionan los diodos LED previstos en las distintas CPU.
En el apartado 1.2 se describen los estados y errores señalizados mediante estos diodos
LED.

A5E00267854-02 1-5
Tabla 1-1 Diodos LED de las CPU
LED Color Significado Existente en la CPU

412-1 412-2 414-3 417-4
414-2 416-3
416-2
INTF rojo Error interno x x x x
EXTF rojo Error externo x x x x
FRCE amarillo Comando forzar activado x x x x
RUN verde Modo RUN x x x x
STOP amarillo Modo STOP x x x x
BUS1F rojo Error de bus en la interface x x x x
MPI/PROFIBUS-DP 1
BUS2F rojo Error de bus en la interface -- x x x
MPI/PROFIBUS-DP 2
IFM1F rojo Error en el módulo interface 1 -- -- x x
IFM2F rojo Error en el módulo interface 2 -- -- -- x
Selector de modo
El selector de modo sirve para ajustar el modo de operación actual de la CPU. El selector
es un selector en serie con tres posiciones.
En el apartado 1.4 se describen las funciones del selector de modo.
Ranura para tarjetas de memoria

En esta ranura se puede introducir una tarjeta de memoria.
Se distinguen dos tipos de tarjetas de memoria:
• Tarjetas RAM
La tarjeta RAM permite ampliar la memoria de carga de una CPU.
• Tarjetas FLASH
La tarjeta FLASH permite guardar el programa de usuario y los datos de forma segura
(incluso sin pila de respaldo). La tarjeta FLASH puede programarse en la unidad PG o en
la CPU. Con la tarjeta FLASH también se puede ampliar la memoria de carga de la CPU.
Las tarjetas de memoria se describen más detalladamente en el capítulo 1.5.
Compartimento para módulos de interface

En este compartimento se puede colocar un submódulo interface (IF) para las CPU 41x-3 y
41x-4, respectivamente.

1-6 A5E00267854-02
Interfaz MPI/DP
A la interface MPI de la CPU pueden conectarse p.ej. los equipos siguientes:
• Unidades de programación
• Equipos de operación y observación
• Otros controladores S7-400 ó S7-300 (véase el apartado 1.6).
Utilícese a tal efecto un conector de bus con salida de cable oblicua (véase el capítulo 7 en
el manual de instalación).
La interface MPI puede configurarse también como maestro DP, para utilizarla como
interface PROFIBUS-DP con hasta 32 esclavos DP.
Interfaz PROFIBUS-DP
A la interface PROFIBUS-DP pueden conectarse unidades periféricas descentralizadas,
equipos PG/OP y otras estaciones maestras DP.

A5E00267854-02 1-7
Aplicación de una tensión de respaldo externa al conector hembra “EXT.-BATT.”

En las fuentes de alimentación del S7-400 se pueden emplear una o dos pilas tampón,
según el tipo de módulo, para lograr lo siguiente:
• Respaldar un programa de usuario que se haya depositado en una memoria RAM.
• Mantener marcas, temporizadores, contadores y datos de sistema y otro tipo de datos en
bloques de datos variables.
• Respaldar el reloj interno.
Se puede conseguir el mismo respaldo aplicando al conector hembra “EXT.-BATT.” de la
CPU una tensión continua comprendida entre 5 V y 15 V.
La entrada “EXT.-BATT.” tiene las características siguientes:
• protección contra inversión de polaridad
• corriente de cortocircuito limitada a 20 mA
Para la alimentación de la hembrilla “EXT.-BATT” se require un cable de conexión con una
clavija tipo jack de 2,5 mm ∅, tal como se ilustra en la siguiente figura. Hay que cerciorarse
de que la polaridad de la clavija tipo jack es correcta .
Polo positivo Polo negativo
Clavija tipo jack 2,5 mm ∅
Nota
Es necesaria la alimentación externa a través del conector hembra “EXT.-BATT.” cuando se
desea sustituir una fuente de alimentación y deban almacenarse el programa de aplicación
depositado en una RAM y los datos durante la sustitución del módulo.

1-8 A5E00267854-02
1.2 Funciones de vigilancia de la CPU
Funciones de vigilancia y mensajes de error

El hardware de la CPU y el sistema operativo llevan integradas funciones de vigilancia que
garantizan un funcionamiento correcto y un comportamiento definido en caso de fallo. Para
toda una serie de errores se prevé también una reacción por parte del programa de usuario.
En el caso de errores que aparecen y desaparecen, el LED de error se apaga cuando apa-
rece el error.
En la tabla siguiente se exponen en conjunto los errores posibles, su causa y las reacciones
de la CPU.
Tipo de fallo Causa del fallo Reacción del sistema LED de

operativo error
Error de acceso Fallo de un módulo (SM, FM, CP) El LED “EXTF” luce hasta que se
(entrante) Error de acceso en lectura a la periferia, error de haya confirmado la anomalía.
acceso en escritura a la periferia En los SM:
• Solicitud de OB 122
• Registro en el búfer de
diagnóstico
EXTF
• Para módulos de entrada:
Registro de “cero” como dato en
el acumulador o la imagen
del proceso
En otros módulos:
• Solicitud de OB 122
Error de tiempo • El tiempo de ejecución del programa de El LED “INTF” luce hasta que se
(entrante) aplicación (OB1 y todas las alarmas y OB de haya confirmado la anomalía.
error) rebasa el máximo tiempo de ciclo
predefinido. Llamada del OB 80
• Error en solicitud de OB INTF
Si no está cargado el OB: La CPU
• Desborde del búfer de información de arranque pasa a STOP.
• Alarma de error cronológico
• Retorno a modo RUN después de CiR
Fallo de la En un bastidor central o de ampliación Llamada del OB 81
fuente(s) de • hay por lo menos una pila de respaldo de la Si no está cargado el OB: La CPU
alimentación fuente de alimentación que está agotada sigue funcionando.
(no es un corte • falta la tensión de respaldo EXTF
de la red
eléctrica)
• se ha interrumpido la tensión de 24 V de la
fuente de alimentación
(entrante y
saliente)
Alarma de Un módulo periférico apto para alarmas notifica Llamada de OB 82
diagnóstico alarma de diagnóstico Si no está cargado el OB: La CPU EXTF
(entrante y pasa a STOP.
saliente)
Alarma Extracción o inserción de un SM, así como Llamada de OB 83
extracción/inserci inserción de un módulo de tipo erróneo. Si, durante Si no está cargado el OB: La CPU
ón (entrante y la parametrización predeterminada, el SM montado pasa a STOP. EXTF
saliente) pasa a estado STOP de la CPU, el LED EXTF no
se enciende. Al enchufarse de nuevo el SM luce el
LED brevemente.
Error de hard- • Se ha detectado y eliminado un error de me- Llamada del OB 84
ware de la CPU moria Si no está cargado el OB: La CPU INTF
(entrante) permanece en RUN.

A5E00267854-02 1-9
Tipo de fallo Causa del fallo Reacción del sistema LED de

operativo error
Error de clase de • Se llama a la clase de prioridad, pero no existe Llamada de OB 85
prioridad el respectivo OB. Si no está cargado el OB: La CPU
(dependiendo del • Llamada de SFB: El DB de instancia falta o pasa a STOP.
modo del OB 85, está defectuoso INTF
sólo entrante o
entrante y • Error al actualizar la imagen de proceso
saliente)
EXTF
Fallo de un • Corte de alimentación en un aparato de Llamada del OB 86
bastidor / una ampliación Si no está cargado el OB: La CPU
estación • Fallo de una línea DP pasa a STOP. EXTF
(entrante y • Fallo de una línea de acoplamiento: el IM falta
saliente) o está defectuoso, circuito interrumpido
Error de • Información de estado no registrable en DB Llamada del OB 87
comunicación • Identificación de telegrama errónea
(entrante) • Error de longitud de telegrama
INTF
• Error en la estructura del telegrama de datos
globales
• Error en acceso a DB
Interrupción del • Profundidad de anidamiento demasiado Llamada del OB 88

procesamiento elevada en errores de sincronización Si no está cargado el OB: La CPU
(entrante) • Anidamiento de llamadas de bloque demasiado pasa a STOP. INTF
elevado (pila B)
• Error al asignar datos locales
Error de Error en el código de máquina o el programa de Llamada del OB 121
programación aplicación: Si no está cargado el OB: La CPU
• Error de conversión BCD pasa a STOP.
• Infracción de área
• Error de área
• Error de alineación INTF
• Error de escritura
• Error número temporizador
• Error número contador
• Error número de bloque
• Bloque no cargado
Error de código Error en el programa de usuario compilado, p.ej. La CPU pasa a STOP.
(entrante) código OP no admisible o salto más allá del final Se requiere un rearranque o un INTF
del bloque borrado total.
Pérdida de En caso de utilizar el modo isócrono: se ha Llamada del OB80. Si no está
frecuencia de perdido la frecuencia de reloj porque no se cargado el OB: La CPU pasa a
reloj (entrante) ha podido iniciar un OB 61...64 debido a un STOP. Llamada del OB 61..64
INTF
conflicto de prioridades o porque se ha en la siguiente cadencia.
suprimido la frecuencia de bus debido a
cargas de bus asíncronas adicionales.
Cada CPU cuenta asimismo con funciones de test y de información que están disonibles en
STEP 7.

1-10 A5E00267854-02
1.3 Indicadores de estado y de error
Indicadores de estado
Los LED RUN y STOP situados en el frontal de la CPU indican el estado operativo de la
CPU que se encuentra activo en ese momento.
LED Significado
RUN STOP
E A La CPU se encuentra en estado RUN.
A E La CPU se encuentra en estado STOP. No está procesándose el programa de
aplicación. Son posibles la reiniciación y el arranque en caliente/rearranque. Si el
modo STOP fue originado por un error, está activada además la indicación de
anomalía (INTF o EXTF).
B B CPU en modo DEFECT. Parpadean adicionalmente los LED INTF, EXTF y FRCE.
2 Hz 2 Hz
B E El modo PARADA fue originado por una función de prueba.
0,5 Hz
B E Se inició un arranque en caliente/rearranque/reiniciación. Según la longitud del OB
2 Hz solicitado, puede transcurrir un minuto o más hasta que se ejecute el arranque en
caliente/rearranque/reiniciación. Si la CPU tampoco pasa ahora a RUN, podría
haber p.ej. un error en la configuración de la instalación.
x B La CPU solicita un borrado total.
0,5 Hz
x B Borrado total ejecutándose.
2 Hz
A = LED apagado; E = LED encendido; P = LED parpadea a la frecuencia indicada; x = El

estado del LED carece de importancia

A5E00267854-02 1-11
Indicadores de error y particularidades, todas las CPU

Los tres LED INTF, EXTF y FRCE en la placa frontal de cada CPU señalizan los errores y
peculiaridades al ejecutarse el programa de aplicación.
LED Significado
INTF EXTF FRCE
E x x Se ha detectado un error interno (error de programación o
parametrización), o la CPU está ejecutando un proceso CiR.
x E x Se detectó un error externo (es decir, un error no provocado por el módulo
CPU).
x x E Orden de forzar activada.
E = LED encendido; x = El estado del LED carece de importancia
Los LED BUSF1 y BUSF2 señalizan errores relacionados con las interfaces MPI/DP y
PROFIBUS-DP.
LED Significado
BUS1F BUS2F
E x Se detectó un error en la interface MPI/DP.
x E Se detectó un error en la interface PROFIBUS-DP.
B x Maestro DP: Uno o varios esclavos en la interface PROFIBUS-DP
1 no contestan.
Esclavo DP: No es activado por el maestro DP.
x B Maestro DP: Uno o varios esclavos en la interface PROFIBUS-DP
2 no contestan.
E = LED encendido; P = LED parpadea; x = El estado del LED carece de importancia

1-12 A5E00267854-02
Indicadores de error y peculiaridades en CPU 41x-3 y 41x-4

Las CPU 41x-3 y 41x-4 cuentan además con el LED IFM1F o los LED IFM1F y IFM2F.
Estos señalizan errores relacionados con la primera y la segunda interface de módulo.
LED Significado
IFM1F IFM2F
E x Se detectó un error en la interface de módulo 1.
x E Se detectó un error en la interface de módulo 2.
B x Maestro DP: Uno o varios esclavos en el módulo de interface
PROFIBUS-DP enchufado en el receptáculo 1
no responden.
x B Maestro DP: Uno o varios esclavos en el módulo de interface
PROFIBUS-DP enchufado en el receptáculo 2
no responden.
E = LED encendido; P = LED parpadea; x = El estado del LED carece de importancia
Búfer de diagnóstico
Para eliminar una anomalía, se puede obtener del búfer de diagnóstico la causa exacta de
la misma mediante STEP 7 (Sistema de destino -> Estado del módulo).

A5E00267854-02 1-13
1.4 Selector de modo
Funciones del selector de modo

El selector de modo sirve para conmutar la CPU a los estados operativos RUN y STOP y
para efectuar un borrado total de la CPU. También es posible cambiar el estado operativo
de la CPU mediante STEP 7.
Posiciones
El selector de modo es un selector de tres posiciones. En la figura 1-5 se representan las
distintas posiciones del selector de modo.
RUN
STOP
MRES
Figura 1-5 Posiciones del selector de modo
En la tabla 1-2 se describen las posiciones del selector de modo. En caso de fallos o de que
hubiera impedimentos para el arranque, la CPU pasa a STOP o queda en este estado
independientemente de la posición que tenga el selector.

1-14 A5E00267854-02
Tabla 1-2 Posiciones del selector de modo de operación
Posición Explicación
RUN Si no existe ningún fallo u otro impedimento para el arranque, y la CPU puede pasar a RUN,
entonces la CPU procesa el programa de usuario o se ejecuta en vacío. Es posible el acceso
a la periferia.
• Se pueden leer programas de la CPU desde la unidad PG (CPU --> PG),
• Se pueden transferir programas desde la PG a la CPU (PG --> CPU).
STOP La CPU no procesa el programa de usuario. Los módulos de señales digitales están
bloqueados.
• Se pueden leer programas de la CPU desde la unidad PG (CPU --> PG).
• Se pueden transferir programas desde la PG a la CPU (PG --> CPU).
MRES Posición del selector para el borrado total de la CPU (véanse las páginas siguientes).
(borrado total;
Master Reset)
Niveles de protección
En las CPU del sistema S7-400 se puede prever un nivel de protección, para evitar el
acceso no autorizado a los programas de la CPU. Mediante el nivel de protección se
determina qué funciones de la PG puede ejecutar un usuario sin legitimación (contraseña)
en la CPU correspondiente. Si se indica la contraseña se pueden ejecutar todas las
funciones de la PG.
Ajuste de los niveles de protección

Los niveles de protección (1 - 3) para una CPU son ajustables bajo STEP 7/Configuración
de hardware.
El nivel de protección ajustado en STEP 7/Configuración de hardware se puede suprimir
manualmente con un borrado total mediante el selector de modo.
En la tabla 1-3 se especifican los niveles de protección de una CPU S7-400.
Tabla 1-3 Niveles de protección de una CPU S7-400
Nivel de Función Selector

protección
1 • Están permitidas todas las funciones de PG (ajuste por RUN-P / STOP
defecto).
2 • Se permite cargar objetos desde la CPU en la PG, es decir RUN
sólo son admisibles funciones de PG de lectura.
• Están permitidas las funciones para el control, la visualización
y la comunicación del proceso.
• Están permitidas todas las funciones de información.
3 • Están permitidas las funciones para el control, la visualización --
y la comunicación del proceso.
• Están permitidas todas las funciones de información.

A5E00267854-02 1-15
Operaciones para el borrado total

Caso A: Se desea transferir a la CPU un nuevo programa de aplicación completo.
1. Colocar el selector en la posición STOP.
Resultado: Se enciende el LED STOP.
2. Colocar el selector en la posición MRES y mantenerlo en ella.
Resultado: El LED STOP se apaga un segundo, luce un segundo, se apaga un segundo
y luce luego continuamente.
3. Retornar el selector a la posición STOP y, antes de 3 segundos, moverlo de nuevo a la
posición MRES y de nuevo a la posición STOP.
Resultado: El LED STOP parpadea por lo menos 3 segundos a 2 Hz (ejecución del
borrado total) y luce luego continuamente.
Caso B: La CPU solicita un borrado total al parpadear lentamente el LED STOP a
0,5 Hz (solicitud de borrado total por parte del sistema, p.ej. tras desenchufar o enchufar
una tarjeta de memoria).
Colocar el selector en la posición MRES y volverlo a colocar en la posición STOP.
Resultado: El LED STOP luce intermitente con 2 Hz como mínimo 3 segundos (señaliza
que se está realizando el borrado total) y pasa luego a lucir permanentemente.
Los procesos que tienen lugar durante el borrado total se describen íntegramente en el
manual de instalación: Sistemas de automatización S7-400, capítulo 6.
Para la función reiniciación tras RED CON. (reiniciación automática), el sistema S7-400
tiene que estar respaldado por pila.

1-16 A5E00267854-02
¿Qué ocurre en la CPU durante el borrado total?

Procesos que discurren en la CPU durante el borrado total:
• La CPU borra todo el programa de usuario que se encuentra en la memoria de trabajo y
en la memoria de carga (memoria RAM integrada y, dado el caso, Memory Card tipo
RAM).
• La CPU borra todos los contadores, marcas y temporizadores (con excepción de la
hora).
• La CPU comprueba su hardware.
• La CPU inicializa los parámetros del hardware y del programa de sistema, es decir les
asigna los valores por defecto internos de la CPU. Se consideran ciertos preajustes pa-
rametrizados.
• Si no está insertada ninguna Memory Card de tipo EPROM flash, la CPU presenta, tras
el borrado general, un grado de llenado de memoria igual a “0”. STEP 7 permite compro-
bar dicho contenido.
• Si hay insertada una Memory Card tipo EPROM flash, la CPU copia en la memoria de
trabajo el programa de usuario y los parámetros de sistema contenidos en la FLASH
Card una vez finalizado el borrado total. Qué se conserva después del borrado total...
Después de borrar totalmente la CPU permanece intacto:
• el contenido del búfer de diagnóstico
Dicho contenido puede leerse con STEP 7 y la PG.
• los parámetros de la interfaz MPI (dirección MPI y dirección MPI más alta). Tenga en
cuenta las particularidades que se indican a continuación.
• la hora
• estado y valor del contador de horas de funcionamiento.
Particularidad: parámetros MPI

Los parámetros MPI desempeñan un papel especial en el borrado total de la CPU. En la
tabla siguiente se describe qué parámetros MPI son válidos tras efectuar un borrado total de
la CPU.
Borrado total... Los parámetros MPI...

con FLASH Card insertada ..., que se encuentran en la FLASH Card son válidos
sin FLASH Card ...de la CPU se conservan y son váidos
Arranque en frío
• En el arranque en frío se inicializan todos los datos (imagen de proceso, marcas, tempo-
rizadores, contadores y bloques de datos) a los valores iniciales depositados en el pro-
grama (memoria de carga) - independientemente de que hayan sido parametrizados o no
como remanentes.
• El procesamiento del programa comienza desde el principio (OB 100, OB 101, OB 102 u
OB 1).

A5E00267854-02 1-17
Rearranque completo (en caliente)

• En el rearranque completo se inicializan la imagen de proceso y las marcas, temporiza-
dores y contadores no remanentes.
Las marcas, temporizadores y contadores remanentes conservan su último valor válido.
Todos los bloques de datos que han sido parametrizados con la propiedad “Non Retain”
se inicializan con los valores de carga. Los demás bloques de datos conservan su último
valor válido.
• El procesamiento del programa recomienza desde el principio (OB de arranque u OB 1)
begonnen.
• En caso de interrumpirse la alimentación, el arranque en caliente sólo estará disponible
en el funcionamiento respaldado.
Rearranque normal
• En el rearranque normal, todos los datos conservan su último valor válido.
• El procesamiento del programa continúa exactamente con la instrucción que fue
interrumpida.
• Las salidas no se modifican hasta el final del ciclo actual.
• En caso de interrumpirse la alimentación, el rearranque normal sólo estará disponible en
el funcionamiento respaldado.
Operaciones en el rearranque completo (en caliente)

1. Mover el selector a la posición STOP.
Resultado: Se enciende el LED STOP.
2. Mover el selector a la posición RUN.
Operaciones en el rearranque normal

1. Seleccione el tipo de arranque “Rearranque” de la PG.
El botón correspondiente al rearranque sólo está activado si la CPU lo admite.
Operaciones en el arranque en frío

El arranque en frío sólo se puede iniciar desde la PG.

1-18 A5E00267854-02
1.5 Estructura y función de las Memory Cards
Referencia
Los números de referencia de las Memory Cards figuran en los datos técnicos del
capítulo 6.
Estructura
Una Memory Card tiene un tamaño un poco mayor que una tarjeta de crédito y está
protegida por una robusta caja o envolvente metálico. Se enchufa en el receptáculo situado
en el frontal de la CPU. La orientación para el enchufe está fijada por la construcción, lo que
excluye errores.
Vista frontal Vista lateral

Nom. de la Memory Card
Número de referencia
Placa de
características
Empuñadura
Figura 1-6 Estructura de la Memory Card
Función
La Memory Card y un área de memoria interna de la CPU constituyen la memoria de carga
de la CPU. Durante el funcionamiento, la memoria de carga contiene el programa de
usuario completo, incluyendo comentarios, símbolos e información adicional especial que
permite la recompilación del programa de usuario, así como todos los parámetros del
módulo (consulte el capítulo 4.1).
¿Qué contiene la Memory Card?

La Memory Card puede contener los datos siguientes:
• Programa de usuario, es decir, bloques (OBs, FBs, FCs, DBs) y datos de sistema
• Parámetros que determinan el comportamiento de la CPU
• Parámetros que determinan el comportamiento de los módulos de E/S
• A partir de STEP 7 V5.1, los archivos de proyecto completos en Memory Cards
apropiadas.

A5E00267854-02 1-19
Tipos de Memory Card para el S7-400

En el S7-400 se utilizan dos tipos de Memory Cards:
• RAM Card
• FLASH Card (FEPROM Card)
Nota
El S7-400 no acepta Memory Card de otros sistemas.
¿Qué tipo de Memory Card utilizar?

La elección de una u otra depende de la utilización prevista.
Tabla 1-4 Tipos de Memory Cards
Si ... entonces ...

guarda los datos en RAM y desea modificar el deberá utilizar una RAM Card
programa también en el estado operativo RUN,
conservar el programa de usuario en la Memory deberá utilizar una FLASH Card
Card aunque se desconecte la tensión (sin
tensión de respaldo o fuera de la CPU),
RAM Card
Si utiliza una tarjeta RAM, ésta deberá estar insertada en la CPU para la carga del
programa de usuario. La carga del programa de usuario se efectúa por medio de la unidad
de programación (PG).
Es posible cargar todo el programa de usuario o partes concretas del mismo, p. ej., FBs,
FCs, OBs, DBs o SDBs en estado STOP o en estado RUN en la memoria de carga.
Una RAM Card pierde su contenido tan pronto se desenchufe de la CPU. La RAM Card no
incorpora pila tampón de respaldo.
Mientras la fuente de alimentación incluya una pila tampón de respaldo en buen estado o
mientras se aplique una tensión externa a la hembrilla “EXT. BATT.” de la CPU, la RAM
Card conserva su contenido tras el corte de alimentación, siempre que siga enchufada en la
CPU y ésta siga montada en el bastidor.

1-20 A5E00267854-02
FLASH Card
La FLASH Card ofrece dos posibilidades de transferir el programa de usuario a la memoria
de carga:
• Conmute la CPU a estado STOP mediante el selector de modo, inserte la tarjeta FLASH
en la CPU y cargue el programa de usuario mediante
STEP 7 “Sistema de destino > Cargar programa de usuario en Memory Card”.
• Cargue el programa de usuario en modo offline en la unidad de programación o en el
adaptador de programación en la tarjeta FLASH e inserte la tarjeta FLASH en la CPU.
La FLASH Card sólo permite cargar el programa de usuario completo. Usando la PG es
posible cargar posteriormente pequeñas secciones del programa en la memoria de carga
integrada en la CPU. En caso de modificaciones importantes del programa, es necesario
recargar el programa de usuario completo en la FLASH Card.
La tarjeta FLASH no requiere tensión para el almacenamiento de su contenido, es decir, la
información existente se conserva al extraer la tarjeta FLASH de la CPU o al utilizar el
sistema S7--400 sin respaldo (sin batería de respaldo en la fuente de alimentación o sin
tensión de respaldo externa en la hembrilla “EXT. BATT.” de la CPU).
¿Qué capacidad elegir para la Memory Card?

La Memory Card debe tener una capacidad adaptada a la longitud del programa de usuario
y ofrecer espacio suplementario para el caso de utilización de módulos de función y de
comunicaciones. El espacio que ocupan en memoria dichos módulos figura en los manuales
correspondientes.
Para sacar el máximo partido a la memoria de trabajo (código y datos) de la CPU, amplíe la
memoria de carga de la CPU con una Memory Card hasta que alcance, como mínimo, el
tamaño de la memoria de trabajo.

A5E00267854-02 1-21
Sustituir la Memory Card

Para sustituir una Memory Card, proceder de la forma siguiente:
1. Poner la CPU en STOP.
2. Desenchufar la Memory Card de la CPU.
Nota
Cuando se extrae la Memory Card, la CPU requiere un borrado total con el parpadeo del
LED STOP en intervalos de 3 segundos. Este proceso no se ve afectado por los OB de
error.
3. Insertar la “nueva” Memory Card.

4. Efectuar un borrado total de la CPU.

1-22 A5E00267854-02
1.6 Interfaz multipunto (MPI)
Equipos conectables
Es posible conectar a la MPI p.ej. las siguientes estaciones:
• Unidades de programación (PG/PC)
• Equipos de control y visualización (OP y TD)
• Otros autómatas programables SIMATIC S7
Algunos de estos equipos conectables son alimentados con la tensión 24 V desde la
interfaz. Esta suministra la tensión sin aislamiento galvánico.
Comunicación PG/CPU OP
Para la comunicación con las unidades PG/OP, una CPU puede establecer
simultáneamente varios enlaces online. Sin embargo, uno de estos enlaces está reservado
siempre –por defecto– para una unidad PG y otro enlace para un equipo OP/O&O.
En el capítulo 6 Especificaciones técnicas encontrará indicaciones específicas de la CPU
con respecto a la cantidad de recursos de conexión o de OP conectables.
Comunicación y tiempos de respuesta a alarmas
Cuidado
Si aparecen órdenes de lectura y de escritura con una cantidad máxima de datos (aprox.
460 bytes), se podrían prolongar los tiempos de respuesta a las alarmas.
Comunicación CPU-CPU
Para la comunicación CPU existen tres procedimientos:
• Intercambio de datos a través de las funciones básicas S7
• Intercambio de datos a través de las funciones S7
• Intercambio de datos a través de la comunicación de datos globales
Esto se especifica en el manual “Programación mediante STEP 7”.
Conectores
Utilice exclusivamente conectores de bus con salida de cable oblicua para PROFIBUS DP o
cable de PG para la conexión de dispositivos a la MPI (consulte el manual de instalación,
capítulo 7).
Interfaz MPI como interfaz DP

La interface MPI se puede parametrizar también como interface DP. A tal efecto, es
necesario reparametrizar la interface MPI bajo STEP 7 en el administrador SIMATIC.
Entonces se puede configurar una cadena DP con un máximo de 32 esclavos.

A5E00267854-02 1-23
1.7 Interfaz PROFIBUS-DP
Equipos conectables
Al interfaz Profibus--DP se puede conectar cualquier esclavo DP que cumpla la norma.
A tal efecto, la CPU constituye un maestro DP o un esclavo DP conectado a las estaciones
esclavas pasivas o a otros maestros DP a través del bus de campo PROFIBUS-DP.
Algunos de estos equipos conectables son alimentados con la tensión 24 V desde la
interfaz. Ésta suministra la tensión sin aislamiento galvánico.
Conectores
Utilice exclusivamente conectores de bus para PROFIBUS DP o cable PROFIBUS para la
conexión de dispositivos al interfaz PROFIBUS-DP (consulte el manual de instalación,
capítulo 7).

1-24 A5E00267854-02
1.8 Parámetros para las CPU S7-400
Valores por defecto

En el suministro están ajustados todos los parámetros a valores por defecto. Con estos
valores prefijados, que son adecuados para toda una serie de aplicaciones estándar, resulta
posible utilizar el S7-400 directamente y sin ningún otro ajuste.
Los valores por defecto específicos de cada CPU se pueden averiguar mediante STEP 7
“Configuración de hardware”.
Bloques de parámetros
El comportamiento y las características de la CPU se determinan mediante parámetros
(almacenados en bloques de datos del sistema). Las CPU tienen un ajuste predeterminado
definido. Este preajuste se puede modificar cambiando los parámetros de la configuración
de hardware.
En la lista siguiente se relacionan las características del sistema parametrizables previstas
para las CPU.
• Propiedades generales (p. ej. nombre de la CPU)
• Arranque (p. ej. habilitación del rearranque)
• Alarma de cadencia sincrónica
• Marca de cadencia/ciclo (p. ej. tiempo de vigilancia de ciclo)
• Remanencia (cantidad de marcas, temporizadores y contadores utilizados)
• Memoria (p. ej. datos locales)
Nota: Si modifica la división de la memoria de trabajo mediante parametrización, la me-
moria de trabajo se reorganizará al cargar los datos de sistema en la CPU. El resultado
de ello es que los bloques de datos que han sido generados mediante SFC se borran y
los restantes bloques de datos se inicializan con valores iniciales de la memoria de
carga.
El tamaño utilizable de la memoria de trabajo para los bloques lógicos o de datos se mo-
difica al cargar los datos de sistema cuando se modifican los parámetros siguientes:
-- Tamaño de la imagen de proceso (byte por byte; en la ficha “Ciclo/Marca de ciclo”)
-- Recursos de comunicación (en la ficha “Memoria”)
-- Tamaño del búfer de diagnóstico (en la ficha “Diagnóstico/Reloj”)
-- Número de datos locales para todas las clases de prioridad (ficha “Memoria”)
• Asignación de las alarmas (alarmas de proceso, alarmas retardadas, alarmas de error
asíncrono) a las clases de prioridad
• Alarmas horarias (p. ej. arranque, duración de intervalo, prioridad)
• Alarmas cíclicas (p. ej. prioridad, duración de intervalo)
• Diagnóstico/reloj (p. ej. sincronización de hora)
• Niveles de protección

A5E00267854-02 1-25
Nota
En el ajuste predeterminado se mantienen remanentes 16 bytes de marcas y 8
contadores, es decir, éstos no se borran ni siquiera al rearrancar la CPU.
Herramienta de parametrización
Los distintos parámetros CPU pueden ajustarse mediante la herramienta de configuración
de hardware de STEP 7.
Nota
Si se modificara el ajuste actual en los parámetros indicados a continuación, el sistema
operativo efectúa las mismas inicializaciones que durante el arranque en frío.
• Tamaño de la imagen del proceso de entradas
• Tamaño de la imagen del proceso de salidas
• Tamaño de los datos locales
• Cantidad de registros en el búfer de diagnóstico
• Recursos de comunicación
Se trata de las inicializaciones siguientes:
-- Los bloques de datos son inicializados con los valores de carga
-- marcas, temporizadores, contadores, entradas y salidas se borran (0)
independientemente de su ajuste de remanencia
-- Son borrados los DB generados a través de SFC
-- Se deshacen los enlaces de comunicación básica configurados de forma fija
-- Todos los niveles de ejecución comienzan desde el principio

1-26 A5E00267854-02
Funciones especiales de una CPU 41x 2

2.1 Lectura de datos de servicio 2-2
2.2 Modo multiprocesador 2-3
2.3 Modificaciones durante el funcionamiento 2-7

A5E00267854-02 2-1
Funciones especiales de una CPU 41x
2.1 Lectura de datos de servicio
Requisitos
Para poder utilizar esta función es necesario tener instalado STEP 7 a partir de la
versión 5.3.
Caso de aplicación
En un caso de avería para cuya solución se haya dirigido al Customer Support, puede
ser necesario que el Customer Support requiera información especial sobre el estado de
una CPU de su instalación. Esta información se encuentra en el búfer de diagnóstico y
en los datos de servicio reales.
Estos datos se pueden leer con el comando de menú “Sistema de destino --> Guardar
datos de servicio” y guardar en dos archivos que podrá enviar al Customer Supprt.
Para ello tenga en cuenta lo siguiente:
• En lo posible, guarde los datos de servicio directamente después de que la CPU cam-
bie a STOP o después de que en un sistema H se haya producido un pérdida de la
sincronización.
• En un sistema H guarde siempre los datos de servicio de ambas CPU, es decir, tam-
bién de aquella CPU que esté todavía en RUN al perder la sincronización.
Los datos de servicio se guardan en el archivo <filename.ext> en la ruta <pfadname>.
Procedimiento
1. Elija el comando de menú “Sistema de destino --> Guardar datos de servicio”
Aparecerá un cuadro de diálogo en el que se puede definir la ruta y el nombre de ambos
archivos.
2. Guarde el archivo.
3. Envie los archivos al Customer Support cuando éste se los solicite.

2-2 A5E00267854-02
2.2 Modo multiprocesador

2.2.1 Peculiaridades 2-5
2.2.2 Alarma de multiprocesamiento 2-6
2.2.3 Configuración y programación de la operación multiproceso 2-6
¿Qué se entiende por modo multiprocesador?

En el modo multiprocesador operan simultáneamente varios (máx. 4) CPU
multiprocesadoras en un bastidor central del S7-400.
Las CPU participantes cambian automáticamente y de forma síncrona sus estados
operativos, es decir que las CPU arrancan conjuntamente y pasan conjuntamente al modo
STOP. El programa de usuario de cada CPU se ejecuta independientemente de los
programas de aplicación en las otras CPU. Con ello resulta posible ejecutar las tareas de
control en paralelo.
¿Qué bastidores son apropiados para el modo multiprocesador?

Bastidores apropiados para el modo multiprocesador:
• UR1 y UR 2
• UR2-H, el modo multiprocesador de varias CPU sólo es posible si las CPU se encuentran
en el mismo segmento del bastidor.
• CR3, como el CR3 sólo dispone de 4 slots sólo dos CPU pueden funcionar en modo mul-
tiprocesador.
Diferencias entre el modo multiprocesador y el funcionamiento en bastidor segmen-

tado
En el bastidor segmentado CR2 (segmentado físicamente, no ajustable mediante para-
metrización) sólo se permite una CPU por segmento. Esto sin embargo no es el modo
multiprocesador. Las CPU que se encuentran en el bastidor segmentado constituyen un
sistema parcial respectivamente y se comportan como procesadores individuales. No
existe ningún área de direcciones lógicas común.
El modo multiprocesador no es posible en el bastidor segmentado (véase también el ma-
nual de instalación).

A5E00267854-02 2-3
¿Cuándo debe emplearse el modo multiprocesador?

En los casos siguientes resulta conveniente emplear el modo multiprocesador:
• Cuando el programa de aplicación sea demasiado amplio para una CPU y escasee el
espacio de memoria, distribuir el programa entre varias CPU.
• Si debe procesarse rápidamente una parte determinada de la instalación, retirar del
programa general la respectiva sección del programa y disponer el procesamiento de
ésta mediante una propia CPU “rápida”.
• Si la instalación consta de varias partes bien delimitables entre sí y, por consiguiente,
controlables o regulables con una relativa autonomía, disponer el procesamiento de la
parte 1 mediante la CPU 1, el de la parte 2 mediante la CPU 2, etc.
Ejemplo
En la figura siguiente se representa un autómata programable que opera en modo
multiprocesador. Cada CPU tiene acceso a los módulos (FM, CP, SM) que lleva asignados.
C C C C
I I I
P P P P P
ZG S U U U U
M M M
1 2 3
1 3 4 2
I CP, FM, I I CP, FM, I

EG I/O
M I/O M
I/O
M I/O M
C
a I/O I/O
M I/O M M I/O M
d
e
n I CP, FM, I I CP, FM, I
a I/O I/O
M I/O M M I/O M

I/O I/O
M I/O M M I/O M
Figura 2-1 Ejemplo del modo multiprocesador

2-4 A5E00267854-02
2.2.1 Peculiaridades
Reglas de inserción
Para la operación multiproceso pueden enchufarse simultáneamente en un bastidor central
(ZG) hasta 4 CPU en un orden discrecional.
Conexión por bus

Las CPU están conectadas entre sí mediante el bus K, es decir, todas las CPU son
accesibles a través de un interface MPI desde la PG para la configuración correspondiente.
Comportamiento durante el arranque y la operación

Durante el arranque, las CPU que intervienen en el modo multiprocesadorcomprueban
automáticamente si se pueden sincronizar. La sincronización únicamente es posible en los
siguientes casos:
• si todas las CPU configuradas (y sólo éstas) están enchufadas y funcionan
correctamente.
• si se han generado y cargado con STEP 7 datos de configuración (SDB) correctos para
todas las CPU insertadas.
Si no se cumple uno de estos requisitos, se registra ese evento en el búfer de diagnóstico
con el ID 0x49A4. Encontrará más información acerca de los ID de eventos en la ayuda de
referencia de las funciones estándar y del sistema.
Al abandonar el estado operativo STOP, se ejecuta una comparación de los tipos de
arranque ARRANQUE EN FRÍO/REARRANQUE COMPLETO (ARRANQUE EN
CALIENTE/REARRANQUE). Si los modos de arranque son diferentes, las CPU no cambian
al estado RUN.
Asignación de direcciones y alarmas

En la operación multiproceso, las distintas CPU tienen acceso a los módulos que les fueron
asignados durante la configuración mediante STEP 7. El área de direccionamiento de un
módulo está asignada siempre “exclusivamente” a una CPU. Cada CPU lleva asignada una
entrada de alarma.
Las alarmas que llegan a dicha entrada no pueden ser recibidas por las demás CPU.
El circuito de alarma es asignado automáticamente al parametrizarse los módulos.

A5E00267854-02 2-5
Procesamiento de alarmas
Para el procesamiento de alarmas rige lo siguiente:
• Las alarmas de proceso y de diagnóstico son transmitidas sólo a una CPU.
• Si falla un módulo, o al extraerlo e insertado otra vez, la alarma es procesada por la CPU
que fue asignada a ese módulo al parametrizar con STEP 7.
Excepción: Una alarma de presencia de módulo (alarma extraer/insertar) que procede
de un procesador de comunicaciones llega a todas las CPUs, aunque el procesador haya
sido asignado a un CPU al configurar con STEP 7.
• Si falla un bastidor, el OB 86 es llamado en todas las CPUs, es decir, también en las
CPUs que no tienen asignado ningún módulo en el bastidor que ha fallado.
El OB 86 se trata detalladamente en la ayuda de referencia de los bloques de organización.
Capacidad de E/S
La capacidad de E/S de un autómata programable equivale en el modo multiprocesador a la
capacidad de la CPU que tenga más recursos. En las distintas CPU no se pueden
sobrepasar las capacidades específicas de la CPU o del maestro DP correspondiente.
2.2.2 Alarma de multiprocesamiento
Con ayuda de la alarma de multiprocesamiento (OB 60) en el modo multiprocesador, es

posible reaccionar de forma síncrona a un evento en las respectivas CPU. A diferencia de
las alarmas de proceso, que son activadas por los módulos de señales, la alarma de
multiprocesamiento pueden emitirla exclusivamente las CPU. La alarma de
multiprocesamiento se dispara llamando la función SFC 35 “MP_ALM“.
Para más información, consultar el manual Software de sistema para S7-300/400;
Funciones de sistema y funciones estándar.
2.2.3 Configuración y programación del modo multiprocesador
La configuración y programación de las CPU y los módulos se describen en el manual

Configurar el hardware y la comunicación mediante STEP 7.

2-6 A5E00267854-02
2.3 Modificaciones con la instalación en marcha

Con ayuda de las modificaciones con la instalación en marcha mediante CiR (configuración
en RUN) es posible realizar determinadas modificaciones de la configuración en modo RUN.
En este caso, el procesamiento del proceso se detiene durante un breve espacio de tiempo.
El límite máximo de este periodo de tiempo está ajustado a 1 s, pero es posible modificarlo.
Durante este tiempo, las entradas de proceso conservan su último valor; consulte también el
manual “Modificaciones con la instalación en marcha mediante CiR”.
Este manual se puede descargar de forma gratuita en la siguiente dirección de
Internet:http://www.siemens.com/automation/service&support
Las modificaciones con la instalación en marcha mediante CiR se pueden realizar en partes
de la instalación con periferia descentralizada. Para ello, se requiere la configuración
representada en la figura siguiente. Para facilitar la comprensión, en esta figura sólo se
incluye un sistema maestro DP y un sistema maestro PA. Esta limitación no existe en la
práctica.
Interface MPI/DP de una CPU 41x o interface DP

de una CPU 41x-2 o submódulo IF 964-DP o
interconexión DP externa CP 443-5 ext.
PROFIBUS: sistema maestro DP
SUBRED: sistema maestro PA

IM 157+
Esclavo
acoplador
Maestro DP modular DP
DP/PA
ET200M,
ET200S o Enlace PA
ET200iS Esclavo PA
(dispositivo
de campo)
Esclavo
compacto DP Esclavo PA
(dispositivo de
campo)
Figura 2-2 Vista general: estructura del sistema para modificaciones con la instalación en marcha

A5E00267854-02 2-7
Requisitos de hardware para las modificaciones con la instalación en marcha

Para poder realizar una modificación con la instalación en marcha, deben cumplirse los
siguientes requisitos de hardware desde la puesta en marcha:
• Utilización de una CPU estándar S7-400 (CPU 412, CPU 414, CPU 416 o CPU 417) a
partir de la versión de firmware V3.1 o de una CPU H S7-400 (CPU 414-4H o
CPU 417-4H) en modo Individual a partir de la versión de firmware V3.1
• Si desea realizar modificaciones con la instalación en marcha en un sistema maestro DP
con maestro DP externo (CP 443-5 extended), éste debe tener al menos la versión de
firmware V5.0.
• Si desea añadir módulos en ET 200M: utilización de IM 153-2 a partir de MLFB
6ES7153-2BA00-0XB0 o de IM 153-2FO a partir de MLFB 6ES7 153-2BB00-0XB0.
Además, hay que montar el ET 200M con elementos de bus activos y hay que prever
suficiente espacio libre para la ampliación planificada. Los ET 200M no se pueden
conectar como esclavos DPV0 (a través del archivo GSD).
• Si desea añadir equipos completos: coloque primero los conectores de bus, repetidores,
etc. correspondientes.
• Si desea añadir esclavos PA (dispositivos de campo): utilización de IM 157 a partir de la
ref. 6ES7157-0AA82-0XA00 en el enlace DP/PA correspondiente.
• No se admite el uso del bastidor CR2.
• No se admite el uso de uno o más de los módulos citados a continuación dentro de un
equipo en el que se vayan a realizar modificaciones con la instalación en marcha
mediante CiR: CP 444, IM 467.
• Sin modo multiprocesador
• Sin modo isócrono en el mismo sistema maestro DP
Nota
Es posible mezclar componentes que admiten modificaciones con la instalación en marcha
con componentes que no las admiten (con excepción de los módulos mencionados arriba).
Sin mebargo, sólo es posible realizar modificaciones con la instalación en marcha en
aquellos componentes compatibles con CiR.

2-8 A5E00267854-02
Requisitos de software para realizar modificaciones con la instalación en marcha

Para poder modificar la configuración en estado RUN, el programa de usuario debe cumplir
el siguiente requisito: debe estar escrito de tal modo que, p. ej. los fallos de equipo, las
averías de módulo o los rebasamientos de tiempo de ciclo no provoquen que la CPU pase a
STOP.
Los siguientes OB deben estar disponibles en la CPU:
• OBs de alarma de proceso (OB 40 a OB 47)
• OB de error de tiempo (OB 80)
• OB de alarma de diagnóstico (OB 82)
• OB de inserción/extracción (OB 83)
• OB de error de hardware de la CPU (OB 84)
• OB de error de ejecución del programa (OB 85)
• OB de fallo del bastidor (OB 86)
• OB de error de acceso a la periferia (OB 122)
Modificaciones permitidas con la instalación en marcha: vista general

Es posible realizar las siguientes modificaciones con la instalación en marcha:
• Añadir módulos en caso de esclavo modular DP ET 200M, siempre que no se hayan
conectado como esclavos DPV0 (a través del archivo GSD).
• Modificar la parametrización de módulos ET 200M, p. ej. seleccionar otros límites de
alarma o utilizar canales que no se habían utilizado hasta ese momento.
• Utilizar canales no empleados hasta ese momento en un módulo o en un submódulo en
el caso de los esclavos modulares ET 200M, ET 200S, ET 200iS.
• Añadir esclavos DP a un sistema maestro DP existente.
• Añadir esclavos PA (aparatos de campo) a un sistema maestro PA existente.
• Añadir acopladores DP/PA después de un IM157.
• Añadir enlaces PA (incluyendo sistemas maestros PA) a un sistema maestro DP
existente.
• Asignar módulos añadidos a una imagen parcial del proceso.
• Modificar la parametrización de módulos existentes en equipos ET 200M (módulos
estándar y módulos de señal de seguridad en funcionamiento estándar)
• Deshacer modificaciones: es posible volver a eliminar los módulos, submódulos,
esclavos DP y esclavos PA (dispositivos de campo) añadidos.

A5E00267854-02 2-9
Nota
Si desea añadir o eliminar módulos o esclavos o si desea modificar la asignación de la
imagen parcial del proceso existente, sólo podrá hacerlo en cuatro sistemas maestros DP
como máximo.
Todas las modificaciones no indicadas expresamente en la lista anterior no están permitidas

con la instalación en marcha y, por tanto, no se consideran en esta documentación.

2-10 A5E00267854-02
S7-400 en modo Profibus DP 3

3.1 CPU 41x como maestro DP/esclavo DP 3-2
3.2 Comunicación directa 3-31
3.3 Datos coherentes 3-34

A5E00267854-02 3-1
3.1 CPU 41x como maestro DP/esclavo DP
Introducción
Este capítulo contiene las características y las especificaciones técnicas necesarias para
utilizar la CPU 41x como maestro DP o como esclavo DP y para configurar la comunicación
directa.
Convención: Dado que el comportamiento como maestro DP/esclavo DP es idéntico para
todas las CPU, en lo siguiente se designarán todas las CPU como CPU 41x.
Bibliografía
Las descripciones e indicaciones para la configuración y parametrización de una subred
PROFIBUS, así como el diagnóstico de la misma, están incluidas en la ayuda en pantalla de
STEP 7.

3-2 A5E00267854-02
3.1.1 Áreas de direccionamiento DP de las CPU 41x
Áreas de direccionamiento de las CPU 41x
Tabla 3-1 Procesadores CPU 41x (interface MPI/DP como PROFIBUS-DP)
Área de direccionamiento 412-1 412-2 414-2 416-2

Interface MPI como PROFIBUS-DP, entradas y
2048 2048 2048 2048
salidas (bytes)
Interface DP como PROFIBUS-DP, entradas y
-- 4096 6144 8192
salidas (bytes)
En la imagen del proceso, entradas y salidas,
4096 4096 8192 16384
hasta x bytes ajustables
Tabla 3-2 Procesadores CPU 41x (interface MPI/DP y módulo DP como PROFIBUS-DP)
Area de direccionamiento 414-3 416-3 417-4

Interface MPI como PROFIBUS-DP, entradas y
2048 2048 2048
salidas (bytes)
Interface DP como PROFIBUS-DP, entradas y
6144 8192 8192
salidas (bytes)
Módulo DO como PROFIBUS -DP, entradas y
6144 8192 8192
salidas (bytes)
En la imagen del proceso, entradas y salidas,
8192 16384 16384
hasta x bytes ajustables
Las direcciones de diagnóstico ocupan en el área de direcciones de las entradas como

mínimo 1 byte para el maestro DP y para cada esclavo DP. Bajo estas direcciones puede
solicitarse p. ej. el diagnóstico normalizado DP de las respectivas estaciones (parámetro
LADDR de SFC 13). Las direcciones de diagnóstico DP se determinan durante la
configuración. Si no se han especificado estas direcciones de diagnóstico DP, STEP 7
asigna las direcciones a partir de la máxima dirección de byte hacia abajo como direcciones
de diagnóstico DP.
En el modo DPV1 del maestro, los esclavos reciben generalmente dos direcciones de
diagnóstico.

A5E00267854-02 3-3
3.1.2 CPU 41x como maestro DP
Introducción
En el presente apartado se tratan las características y las especificaciones técnicas de las
CPU utilizadas como maestro Profibus DP.
Las características y las especificaciones técnicas de todas las CPUs 41x se describen a
partir del capítulo 6.1.
Requisito
Antes de la puesta en marcha tiene que configurarse la CPU como maestro DP. A tal efecto,
hay que efectuar los siguientes pasos en STEP 7.
• configurar la CPU como maestro DP,
• asignar una dirección PROFIBUS,
• seleccionar un modo de operación (compatible con S7 o DPV1)
• asignar una dirección de diagnóstico,
• conectar esclavos DP al sistema maestro DP.
Nota
¿Es uno de los esclavos PROFIBUS-DP una CPU 31x o una CPU 41x?
Entonces se encontrará ese esclavo DP en el catálogo de PROFIBUS-DP como “Equipo ya
configurado”. Asignar a esa CPU del esclavo DP una dirección de diagnóstico de esclavo en
el maestro DP. Acoplar el maestro DP con la CPU del esclavo DP y determinar las áreas de
direcciones para el intercambio de datos con la CPU del esclavo DP.
De EN 50170 a DPV1
La norma relativa a la periferia descentralizada EN 50170 se ha ampliado. Los resultados de
esta ampliación se han vertido en las normas IEC 61158 / IEC 61784-1:2002 Ed1 CP 3/1. En
la documentación SIMATIC se utiliza el distintivo DPV1 para identificarlas. La nueva versión
presenta algunas ampliaciones y simplificaciones.
Algunos componentes de automatización de la empresa SIEMENS ya disponen de la
funcionalidad DPV1. Para poder utilizar estas nuevas funcionalidades, es necesario realizar
algunas modificaciones en el sistema. Encontrará la descripción completa de la transición de
EN 50170 a DPV1 en formato FAQ bajo el título “Transición de EN 50170 a DPV1”,
ID 7027576 en la página de Internet del servicio de atención al cliente.

3-4 A5E00267854-02
Componentes compatibles con la funcionalidad Profibus DPV1

Maestro DPV1
• Las CPU S7-400 con interface DP integrado a partir de la versión de firmware 3.0.
• El CP 443-5 con el número de referencia 6GK7443-5DX03-0XE0, si se utiliza con una de
estas CPU S7-400.
Esclavos DPV1
• Los esclavos DP que se encuentren en el catálogo de hardware de STEP 7 bajo su
nombre de familia se reconocen en el texto informativo como esclavos DPV1.
• Los esclavos DP introducidos en STEP 7 a través de archivos GSD, a partir de la revisión
GSD 3.
STEP 7
A partir de STEP 7 V5.1, Service Pack 2.
¿Qué modos de operación existen para los componentes DPV1?

• Modo compatible con S7
En este modo, los componentes son compatibles con EN 50170. Sin embargo, no es
posible utilizar la funcionalidad DPV1 completa.
• Modo DPV1
En este modo es posible utilizar la funcionalidad DPV1 completa. Los componentes de
automatización del equipo que no sean compatibles con DPV1 se pueden seguir
utilizando como de costumbre.
¿Son compatibles DPV1 y EN 50170?

Después de la transición a DPV1 es posible seguir utilizando todos los esclavos anteriores.
Sin embargo, éstos no serán compatibles con las funciones ampliadas de DPV1.
Los esclavos DPV1 también se pueden utilizar sin realizar la transición a DPV1. En este
caso, los esclavos se comportarán como esclavos convencionales. Los esclavos DPV1 de la
empresa SIEMENS se pueden utilizar en modo compatible con S7. Para los esclavos DPV1
de otros fabricantes, necesitará un archivo GSD--Datei acorde con EN 50170, revisión 3.
Transición a DPV1
Si realiza una transición a DPV1, deberá adaptar la configuración del equipo a DPV1. Los
ajustes se realizan en STEP 7, en la configuración de hardware (modo DP).
Otras informaciones
Las descripciones e indicaciones para pasar de PROFIBUS DP a PROFIBUS DPV1 se
pueden consultar en Internet bajo:
http://www.siemens.com/automation/service&support
indicando el número de registro 7027576

A5E00267854-02 3-5
Estado/Forzar, programación a través de PROFIBUS

Como alternativa a la interface MPI, es posible programar la CPU a través de la interface
PROFIBUS-DP o bien ejecutar las funciones de PG ’Estado y Control’.
Nota
Las aplicaciones Programación o Estado y Control a través de la interface PROFIBUS-DP
prolongan el ciclo DP.
Equidistancia
La equidistancia es la característica de PROFIBUS-DP que garantiza que los ciclos de bus
tengan una duración exactamente igual. Una “duración exactamente igual de los ciclos de
bus” quiere decir que el maestro DP inicia siempre el ciclo de bus DP una vez transcurrido el
mismo periodo de tiempo. Desde el punto de vista de los esclavos conectados, esto implica
que los esclavos reciben los datos del maestro a intervalos de tiempo idénticos.
A partir de STEP7 V 5.2 es posible parametrizar ciclos de bus de duración idéntica
(equidistantes) para subredes PROFIBUS.
Actualizar imágenes parciales del proceso en modo isócrono

La SFC 126 “SYNC_PI“ permite actualizar una imagen parcial del proceso de las entradas
en modo isócrono. Un programa de usuario vinculado a un reloj DP puede actualizar con
esta SFC los datos de entrada capturados en una imagen parcial de las entradas de forma
síncrona con este reloj y consistente. La SFC 126 puede ser interrumpida y sólo se puede
llamar desde los OB 61, 62, 63 y 64.
La SFC 127 “SYNC_PO“ permite actualizar una imagen parcial del proceso de las salidas en
modo isócrono. Con esta SFC, un programa de usuario que esté vinculado a un reloj DP
podrá transferir a la periferia los datos de salida calculados de una imagen parcial de las
salidas de forma síncrona con este reloj y consistente. La SFC 127 puede ser interrumpida y
sólo se puede llamar desde los OB 61, 62, 63 y 64.
Para que las imágenes parciales del proceso se puedan actualizar en modo isócrono, todas
las direcciones de entrada o direcciones de salida de un esclavo tienen que estar asignadas
a la misma imagen de proceso.
Para asegurar la consistencia de los datos en una imagen parcial del proceso, se tienen que
cumplir las siguientes condiciones en las distintas CPU:
• CPU 412: Número de esclavos + número de bytes / 100 < 16
Las SFC 126 y 127 se describen en la ayuda en pantalla correspondiente y en el manual
“Funciones de sistema y funciones estándar”.

3-6 A5E00267854-02
Datos útiles coherentes

Los datos que pertenecen a un mismo grupo por su contenido y que describen un estado de
proceso en un momento concreto se denominan “datos coherentes”. Para que los datos
sean coherentes, no es posible modificarlos ni actualizarlos durante el procesamiento o la
transmisión.
Encontrará más información al respecto en el capítulo 3.3.
SYNC/FREEZE
Mediante el comando de control SYNC, los esclavos DP de un grupo pasan a modo SYNC,
es decir, el maestro DP transfiere los datos de salida actuales y provoca que los esclavos
DP afectados congelen las salidas. Con los siguientes telegramas de salida, los esclavos
DP guardan los datos de salida en un búfer interno; el estado de las salidas se mantiene sin
cambios.
Con cada comando de control SYNC, los esclavos DP de los grupos seleccionados colocan
los datos de salida de su búfer interno en las salidas del proceso.
Las salidas se actualizan de forma cíclica cuando se activa el comando de control UNSYNC
con ayuda de la SFC 11 “DPSYC_FR”.
Mediante el comando de control FREEZE, los esclavos DP afectados pasan al modo
FREEZE, es decir, el mestro DP provoca que los esclavos DP afectados congelen el estado
actual de las entradas. A continuación, el maestro transfiere los datos congelados al margen
de entrada de la CPU.
Con cada comando de control FREEZE, los esclavos DP congelan el estado de sus salidas
de nuevo.
El maestro DP recibe de nuevo de forma cíclica el estado actual de las entradas cuando se
activa el comando de control UNFREEZE con ayuda de la SFC 11 “DPSYC_FR”.
La SFC 11 se describe en la ayuda en pantalla correspondiente y en el manual “Funciones
de sistema y funciones estándar”.
Arranque del sistema maestro DP

La supervisión de arranque del maestro DP se ajusta mediante los parámetros siguientes:
• Transferencia de los parámetros a los módulos
• Mensaje “ready” del módulo
Es decir, los esclavos DP deben inicializarse y ser parametrizados por la CPU (como
maestro DP) durante el tiempo ajustado.
Dirección PROFIBUS del maestro DP

Son admisibles todas las direcciones PROFIBUS.

A5E00267854-02 3-7
3.1.3 Diagnóstico de la CPU 41x como maestro DP
Diagnóstico mediante diodos LED

En la tabla 3-3 se explica el significado del LED BUSF.
En cada señalización luce o parpadea siempre el LED BUSF asignado a la interface
configurada como interface PROFIBUS-DP.
Tabla 3-3 Significado del LED “BUSF” en la CPU 41x como maestro DP
BUSF Significado Remedio

apag. Configuración en orden; --
son accesibles todos los esclavos
configurados
encendido • Anomalía de bus (error físico) • Examine el cable de bus en busca de
cortocircuitos o rupturas.
• Error de interface DP • Evaluar el diagnóstico. Efectuar una nueva
• Diferentes velocidades de configuración o corregir la existente.
transmisión en la operación
multimaestro DP
parpadea • Fallo de estación • Comprobar si el cable de bus está conectado a
la CPU 41x o si el bus está interrumpido.
• Esperar a que se haya inicializado la CPU 41x.
• No es accesible por lo menos uno de Si el LED sigue parpadeando, verificar los
los esclavos asignados esclavos DP o evaluar el diagnóstico de éstos.
parpadea Sincronización CiR en marcha --
brevemente
INTF se
ilumina
brevemente
Activar el cálculo de la topología de bus en un sistema maestro DP mediante la SFC 103

“DP_TOPOL”
Existe un repetidor de diagnósticos para mejorar las posibilidades de determinar qué módulo
ha sufrido desperfectos o dónde se encuentra la ruptura en el cable DP si se producen
averías con la instalación en marcha. Este módulo actúa como esclavo y puede calcular la
topología de una línea DP y, a partir de ella, detectar las averías.
Mediante la SFC 103 “DP_TOPOL” se activa el cálculo de la topología de bus de un sistema
maestro DP a través del repetidor de diagnósticos. La SFC 103 se describe en la ayuda en
pantalla correspondiente y en el manual “Funciones de sistema y funciones estándar”. El
repetidor de diagnósticos se describe en el manual “Repetidor de diagnósticos para
PROFIBUS-DP”, nº de referencia 6ES7972-0AB00-8AA0.

3-8 A5E00267854-02
Lectura del diagnóstico mediante STEP 7
Tabla 3-4 Lectura del diagnóstico mediante STEP 7
Maestro DP Bloque o registro Aplicación Consultas

en STEP 7
CPU 41x Registro Mostrar el diagnóstico de esclavos Véase “Diagnosticar el
“Diagnóstico esclavo en texto explícito en la superficie hardware” en la ayuda online de
DP” STEP 7 STEP 7y en el manual del
usuario STEP 7
SFC 13 Leer el diagnóstico de esclavos Estructura para CPU 41x: véase
“DPNRM_DG” (depositándolo en el área de datos el apartado 3.1.5; para SFC
del programa de aplicación) véase el manual de referencia
Funciones de sistema y
funciones estándar
Estructura para otros esclavos:
véase su descripción
SFC 59 “RD_REC” Leer los registros de datos del
diagnóstico S7 (depositándolos en el
área de datos del programa de
aplicación)
SFC 51 “RDSYSST” Leer sublistas SZL. En la alarma de
diagnóstico con el ID SZL
W#16#00B3, solicitar la función
SFC 51 y leer la SZL de la CPU
esclava.
SFB 52 “RDREC” Para esclavos DPV1:
Leer los registros de datos del Manual de referencia Funciones
diagnóstico S7 (depositándolos en el de sistema y funciones estándar
área de datos del programa de
aplicación)
SFB 54 “RALRM” Para esclavos DPV1:
Leer la información de alarma dentro
del respectivo OB de alarma
SFC 103 Activar el cálculo de la topología de
”DP_TOPOL” bus de un sistema maestro DP
mediante el repetidor de
diagnósticos disponible.

A5E00267854-02 3-9
Evaluación del diagnóstico en el programa de aplicación

En la figura siguiente se muestra cómo hay que proceder para evaluar el diagnóstico en el
programa de aplicación.
CPU 41x
Evento de diagnóstico
OB82 es solicitado
Leer OB82_MDL_ADDR Para diagnosticar los compo--

y nentes afectados:
leer OB82_IO_FLAG Solicitar SFB 54 (en el entorno DPV1)
(= identificación módulo E/S) ↓
Ajustar MODE=1
Los datos de diagnóstico son
Registrar el bit 0 de OB82_IO_Flag registrados
como bit 15 en OB82_MDL_ADDR
en los parámetros TINFO y
Resultado: dirección de diagnóstico
”OB82_MDL_ADDR*” AINFO.
Para diagnosticar todo el esclavo DP: Para diagnosticar los módulos afectados:
Solicitar SFC 13 Solicitar SFC 51
↓ ↓
Registrar en el parámetro LADDR la dirección Registrar en el parámetro INDEX la dirección de
de diagnóstico “OB82_MDL_ADDR*” diagnóstico “OB82_MDL_ADDR*”
Registrar en el parámetro SZL_ID el ID
W#16#00B3 (= datos de diagnóstico de un
módulo)
Figura 3-1 Diagnóstico con CPU 41x

3-10 A5E00267854-02
Direcciones de diagnóstico en combinación con la funcionalidad del esclavo DP

En la CPU 41x hay que asignar direcciones de diagnóstico para el PROFIBUS-DP.
Obsérvese en la configuración que las direcciones de diagnóstico DP se asignan por un lado
al maestro DP y por otro lado al esclavo DP.
CPU S7 como maestro DP CPU S7 como esclavo DP
PROFIBUS
En la configuración se determinan 2 direcciones de diagnóstico:
Dirección de diagnóstico Dirección de diagnóstico
Al configurar el maestro DP hay que Al configurar el esclavo DP hay que

determinar (en el respectivo proyecto determinar (en el respectivo proyecto
del maestro DP) una dirección de del esclavo DP) asimismo una dirección
diagnóstico para el esclavo DP. A de diagnóstico asignada al esclavo DP.
continuación se dice que esta dirección A continuación se dice que esta
de diagnóstico está asignada al maestro dirección de diagnóstico está asignada
DP. al esclavo DP.
A través de dicha dirección de A través de dicha dirección de
diagnóstico, se notifica al maestro DP el diagnóstico, se notifica al esclavo DP el
estado del esclavo DP o si está estado del maestro DP o si está
interrumpido el bus (véase también la interrumpido el bus (véase también la
tabla 3-5). tabla 3-9).
Figura 3-2 Direcciones de diagnóstico para el maestro DP y el esclavo DP

A5E00267854-02 3-11
Detección de eventos
En la tabla 3-5 se describe cómo la CPU 41x detecta como maestro DP las modificaciones
de estados operativos de una CPU o como esclavo DP las interrupciones de la transferencia
de datos.
Tabla 3-5 Detección de eventos de una CPUs 41x como maestro DP
Evento Reacción del maestro DP

Interrupción del • Solicitud del OB 86 con el aviso Fallo de estación
bus (evento entrante; dirección de diagnóstico del esclavo DP asignado al
(cortocircuito, maestro DP)
conector • En caso de acceso a la periferia: Solicitud del OB 122
desenchufado) (error de acceso a periferia)
Esclavo DP: • Solicitud del OB 82 con el aviso Módulo averiado
RUN → STOP (evento entrante; dirección de diagnóstico del esclavo DP asignado al maestro
DP;
variable OB82_MDL_STOP=1)
Esclavo DP: • Solicitud del OB 82 con el aviso Módulo OK
STOP → RUN (evento saliente;
dirección de diagnóstico del esclavo DP asignado al maestro DP;
Evaluación en el programa de aplicación

En la tabla siguiente se muestra cómo es posible evaluar en el maestro DP p.ej. las
transiciones RUN-STOP del esclavo DP (véase también la tabla 3-5).
En el maestro DP En el esclavo DP (CPU 41x)

Direcciones de diagnóstico (ejemplos): Direcciones de diagnóstico (ejemplos):
Dirección de diagnóstico de maestro=1023 Dirección de diagnóstico de esclavo=422
Dirección de diagnóstico de esclavo en el Dirección de diagnóstico de maestro=carece
sistema maestro=1022 de importancia
La CPU solicita el OB 82 con, entre otras, las CPU: RUN → STOP

informaciones siguientes: La CPU genera un telegrama de diagnóstico
• OB 82_MDL_ADDR:=1022 para el esclavo DP .
• OB82_EV_CLASS:=B#16#39
(evento entrante)
• OB82_MDL_DEFECT:=fallo en módulo
Sugerencia: Estas informaciones aparecen
también en el búfer de diagnóstico de la CPU
En el programa de aplicación debería
programarse también la función SFC 13
“DPNRM_DG” para leer los datos de diagnóstico
del esclavo DP.
En el entorno DPV1 conviene utilizar la función
SFB 54, que ofrece la información de alarma
completa.

3-12 A5E00267854-02
3.1.4 CPU 41x como esclavo DP
Introducción
En el presente apartado se tratan las características y los datos técnicos de las CPU
utilizadas como esclavo DP.
Las características y las especificaciones técnicas de todas las CPU 41x se describen a
partir del apartado 6.1.
Condiciones
1. No es posible configurar más de una interface DP de cada CPU como esclavo DP.
2. ¿Debe ser la interface MPI/DP una interface DP? En caso afirmativo, es necesario
configurarla como interface DP.
Antes de la puesta en marcha tiene que configurarse la CPU como esclavo DP. A tal
efecto, hay que efectuar los siguietnes pasos en STEP 7
-- activar la CPU como esclavo DP,
-- asignar una dirección PROFIBUS,
-- asignar una dirección de diagnóstico de esclavo,
-- determinar las áreas de direccionamiento para el intercambio de datos con el maestro
DP.
Archivos GSD
Se requiere un archivo GSD para poder configurar la CPU como esclavo DP en un sistema
ajeno.
El archivo GSD está disponible en la siguiente página de Internet:
http://www.ad.siemens.de/csi_e/gsd para su descarga gratuita.
También es posible descargar el archivo GSD del buzón del centro de interfaces en Fürth
llamando al número +49 (911) 737972.
Telegrama de configuración y parametrización

STEP 7 facilita la configuración/parametrización de la CPU 41x. Si se requiere una
descripción del telegrama de configuración y de parametrización, p.ej. para el control
mediante un monitor de bus, puede obtenerse dicha descripción en la internet bajo
http://www.ad.siemens.de/simatic-cs indicando el ID de registro 1452338.

A5E00267854-02 3-13
Estado/Forzar, programación a través de PROFIBUS

Como alternativa a la interface MPI, es posible programar la CPU a través de la interface
PROFIBUS-DP o bien ejecutar las funciones de PG ’Estado y Control’. A tal efecto, es
necesario habilitar tales funciones al configurar la CPU como esclavo DP en STEP 7.
Nota
Las funciones Programación u Observar y Forzar a través de la interface PROFIBUS-DP
prolongan el ciclo DP.
Transferencia de datos a través de de una memoria intermedia

La CPU 41x utilizada como esclavo DP incluye una memoria intermedia hacia
PROFIBUS DP. Los datos son transferidos entre la CPU como esclavo DP y el maestro DP
siempre a través de esta memoria intermedia. A tal efecto, se configuran hasta 32 áreas de
direccionamiento.
Es decir, el maestro DP inscribe sus datos en estas áreas de direccionamiento de la
memoria intermedia y la CPU lee esos datos en el programa de aplicación, y viceversa.
Maestro DP CPU 41x como esclavo DP
Memoria E/S E/S

intermedia en el
espacio de
direccionamiento
de la periferia
PROFIBUS
Figura 3-3 Memoria intermedia en la CPU 41x como esclavo DP

3-14 A5E00267854-02
Áreas de direccionamiento de la memoria intermedia

En STEP 7 se configuran áreas de direccionamiento de entrada y salida:
• Se puede configurar un máximo de 32 áreas de direccionamiento de entrada o salida.
• Cada área de direccionamiento puede tener hasta 32 bytes
• En total, se puede configurar un máximo de 244 bytes de entradas y 244 bytes de
salidas.
En la tabla siguiente encontrará un ejemplo de configuración para la asignación direcciones
de la memoria de transferencia. Esta tabla también se encuentra en la ayuda para la
configuración de STEP 7.
Tabla 3-6 Ejemplo de configuración para las áreas de direccionamiento en la memoria

intermedia
Tipo Dirección de Tipo Dirección de Longitud Unidad Consistencia

maestro esclavo
1 t 222 A 310 2 Byte Unidad
2 A 0 t 13 10 Palabra Toda la
longitud
:
32
Áreas de Áreas de Estos parámetros de las áreas de
direccionamiento en la direccionamiento en la direccionamiento tienen que ser idénticos
CPU maestro DP CPU esclavo DP para el maestro DP y el esclavo DP
Reglas
Al trabajar con la memoria intermedia deberán observarse las reglas siguientes:
• Asignación de las áreas de direccionamiento:
-- Los datos de entrada del esclavo DP son siempre los datos de salida del maestro DP
-- Los datos de salida del esclavo DP son siempre los datos de entrada del maestro DP
• Las direcciones pueden asignarse discrecionalmente. En el programa de aplicación se
accede a los datos mediante instrucciones de carga/transferencia o las funciones SFC 14
y 15. También es posible asignar direcciones de la imagen de proceso a las entradas o
salidas (consulte también el capítulo 3.1.1).
Nota
Para la memoria intermedia se asignan las direcciones del área de direccionamiento DP de
la CPU 41x.
¡Las direcciones asignadas en la memoria intermedia no pueden emplearse también para
los módulos periféricos en la CPU 41x!
• La dirección más baja de cada área de direccionamiento es la dirección inicial de la

respectiva área de direccionamiento.
• La longitud, la unidad y la consistencia de las áreas de direccionamiento coherentes
deben ser idénticas para el maestro DP y el esclavo DP.

A5E00267854-02 3-15
Maestro DP S5
Si se emplea una IM 308 C como maestro DP y la CPU 41x como esclavo DP, rige lo
siguiente para el intercambio de datos consistentes:
Es necesario programar el FB 192 en la IM 308-C para que se transfieran datos
consistentes entre el maestro DP y el esclavo DP. Unicamente mediante el FB 192 son
extraídos o leídos los datos de la CPU 41x de forma coherente en un bloque.
S5-95 como maestro DP

Si se emplea un AG S5-95 como maestro DP, deben ajustarse sus parámetros del bus
también para la CPU 41x como esclavo DP.

3-16 A5E00267854-02
Programa de ejemplo
A continuación se muestra un pequeño programa de ejemplo para el intercambio de datos
entre el maestro DP y el esclavo DP. Se utilizan aquí las direcciones de la tabla 3-6.
En la CPU esclavo DP En la CPU maestro DP

L 2 Procesamiento
T MB 6 previo en el
L EB 0 esclavo DP
T MB 7
L MW 6 Retransmisión de
T PAW 310 los datos al
maestro DP
L PEB 222 Postprocesamiento
T MB 50 de los datos
L PEB 223 recibidos en el
L B#16#3 maestro DP
+ I
T MB 51
L 10 Procesamiento
+ 3 previo en el
T MB 60 maestro DP
CALL SFC 15 Transmisión de los
LADDR:= W#16#0 datos al esclavo
RECORD:= P#M60.0 Byte20 DP
RET_VAL:= MW 22
CALL SFC 14 Recepción de los
LADDR:=W#16#D datos del maestro
RET_VAL:=MW 20 DP
RECORD:=P#M30.0 Byte20
L MB 30 Postprocesamiento
L MB 7 de los datos
+ I recibidos
T MW 100
Transferencia de datos en el modo STOP

Al pasar la CPU esclavo DP a STOP, se sobrescriben con “0” los datos en la memoria
intermedia de la CPU, es decir el maestro DP lee “0”.
Al pasar el maestro DP a STOP, se conservan los datos actuales en la memoria intermedia
de la CPU y ésta puede seguir extrayéndolos.
Dirección PROFIBUS
No puede ajustarse 126 como dirección PROFIBUS para la CPU 41x como esclavo DP.

A5E00267854-02 3-17
3.1.5 Diagnósticos de la CPU 41x como esclavo DP
Diagnóstico mediante diodos LED -- CPU 41x

En la tabla 3-7 se explica el significado de los LED BUSF.
En cada caso luce o parpadea siempre el LED BUSF asignado a la interface configurada
como interface PROFIBUS-DP.
Tabla 3-7 Significado de los LED “BUSF” en la CPU 41x como esclavo DP
BUSF Significado Remedio

apag. Configuración correcta --
parpadea La CPU 41x está parametrizada • Verificar la CPU 41x
indebidamente. No se intercambian • Comprobar si el conector de bus está enchufado
datos entre el maestro DP y la CPU 41x. debidamente
Causas: • Comprobar si está interrumpido el cable de bus hacia
• ha transcurrido el tiempo de el maestro DP
vigilancia de exploración • Comprobar la configuración y la parametrización.
• la comunicación de bus a través de
PROFIBUS está interrumpida
• la dirección PROFIBUS es errónea
luce • Cortocircuito en el bus • Comprobar la estructura del bus
Activar el cálculo de la topología de bus en un sistema maestro DP mediante la SFC 103

“DP_TOPOL”
Existe un repetidor de diagnósticos para mejorar las posibilidades de determinar qué módulo
ha sufrido desperfectos o dónde se encuentra la ruptura en el cable DP si se producen
averías con la instalación en marcha. Este módulo actúa como esclavo y puede calcular la
topología de una línea DP y, a partir de ella, detectar las averías.
Mediante la SFC 103 “DP_TOPOL” se activa el cálculo de la topología de bus de un sistema
maestro DP a través del repetidor de diagnósticos. La SFC 103 se describe en la ayuda en
pantalla correspondiente y en el manual “Funciones de sistema y funciones estándar”. El
repetidor de diagnósticos se describe en el manual “Repetidor de diagnósticos para
PROFIBUS-DP”, nº de referencia 6ES7972-0AB00-8AD0.
Diagnóstico de esclavos mediante STEP 5 o STEP 7

El diagnóstico de esclavos se atiene a la norma EN 50170, volumen 2, PROFIBUS. En
función del maestro DP, puede extraerse el mismo mediante STEP 5 ó STEP 7 para todos
los esclavos DP que se atengan a esa norma.
La extracción y la estructura del diagnóstico de esclavos se describen en los apartados
siguientes.

3-18 A5E00267854-02
Diagnóstico S7
El diagnóstico S7 puede ser solicitado en el programa de aplicación por todas las unidades
diagnosticables de la gama de módulos SIMATIC S7. En la información correspondiente a
los módulos y en el catálogo se indica qué módulos son diagnosticables. La estructura del
diagnóstico S7 es idéntica para los módulos centralizados y los descentralizados.
Los datos de diagnóstico de un módulo figuran en los registros de datos 0 y 1 de la zona de
datos del sistema de ese módulo. El registro 0 contiene 4 bytes de datos de diagnóstico, que
describen el estado actual de un módulo. El registro 1 contiene además datos de
diagnóstico específicos del módulo.
La estructura de los datos de diagnóstico aparece en el manual de referencia Funciones
estándar y funciones de sistema.
Extracción del diagnóstico
Tabla 3-8 Extracción del diagnóstico mediante STEP 5 y STEP 7 en el sistema maestro
Sistema de Bloque o registro en Aplicación Consultas

automatización con STEP 7
maestro DP
SIMATIC S7 Registro “Diagnóstico Mostrar el diagnóstico de esclavos Véase “Diagnosticar el
esclavo DP” en texto explícito en la superficie hardware” en la ayuda
STEP 7 online de STEP 7 y en el
manual del usuario
STEP 7
SFC 13 Leer el diagnóstico de esclavos SFC: consulte el manual
“DP NRM_DG” (depositándolo en el área de datos de referencia Funciones
del programa de aplicación) de sistema y funciones
estándar
SFC 51 “RDSYSST” Leer sublistas SZL.
En la alarma de diagnóstico con el
ID SZL W#16#00B3, solicitar la Manual de referencia
función SFC 51 y leer la SZL de la Funciones de sistema y
CPU esclava. funciones
c o es estándar
es á da
SFB 54 “RDREC” Para el entorno DPV1 rige: Leer la
información de alarma dentro del
respectivo OB de alarma
FB 125/FC 125 Evaluar el diagnóstico de esclavos En Internet bajo
http://www.ad.siemens.de/
simatic-cs
ID 387 257
SIMATIC S5 con FB 192 “IM308C” Leer el diagnóstico de esclavos FB: consulte el manual
IM 308-C como (depositándolo en el área de datos Sistema de periferia
maestro DP del programa de aplicación) descentralizada ET 200
SIMATIC S5 con SFB 230 “S_DIAG”
autómata
programable S5-95U
como maestro DP

A5E00267854-02 3-19
Ejemplo de lectura del diagnóstico de esclavos con el FB 192 “IM 308C”

He aquí un ejemplo de cómo se lee el diagnóstico de esclavos para un esclavo DP en el
programa de aplicación STEP 5 a base del FB 192.
Suposiciones
Para este programa de aplicación STEP 5 rigen las suposciones siguientes:
• La IM 308-C ocupa como maestro DP las ventanas 0 ... 15 (número 0 de IM 308-C).
• El esclavo DP tiene la dirección PROFIBUS 3.
• El diagnóstico de esclavos debe depositarse en DB 20. A tal efecto se puede emplear
también cualquier otro bloque de datos.
• El diagnóstico de esclavos consta de 26 bytes.
Programa de aplicación STEP 5
AWL Explicación
:A DB 30
:SPA FB 192
Nombre :IM308C
DPAD : KH F800 Area de direccionamiento prefijada para IM 308-C
IMST : KY 0, 3 Nº IM = 0, dirección PROFIBUS del esclavo DP = 3
FCT : KC SD Función: Leer el diagnóstico de esclavos
GCGR : KM 0 No es evaluado
TYP : KY 0, 20 Area de datos S5: DB 20
STAD : KF +1 Datos de diagnóstico desde palabra de datos 1
LENG : KF 26 Longitud del diagnóstico = 26 bytes
ERR : DW 0 Código de error depositado en DW 0 de DB 30

3-20 A5E00267854-02
Direcciones de diagnóstico en combinación con la funcionalidad del maestro DP

En la CPU 41x hay que asignar direcciones de diagnóstico para el PROFIBUS-DP.
Obsérvese en la configuración que las direcciones de diagnóstico DP se asignan por un lado
al maestro DP y por otro lado al esclavo DP.
CPU S7 como maestro DP CPU S7 como esclavo DP
PROFIBUS
En la configuración se determinan 2 direcciones de diagnóstico:
Dirección de diagnóstico Dirección de diagnóstico
Al configurar el maestro DP hay que Al configurar el esclavo DP hay que

determinar (en el respectivo proyecto del determinar (en el respectivo proyecto
maestro DP) una dirección de diagnóstico del esclavo DP) asimismo una dirección
para el esclavo DP. A continuación se de diagnóstico asignada al esclavo DP.
dice que esta dirección de diagnóstico A continuación se dice que esta
está asignada al maestro DP. dirección de diagnóstico está asignada
al esclavo DP.
A través de dicha dirección de A través de dicha dirección de
diagnóstico, se notifica al maestro DP el diagnóstico, se notifica al esclavo DP el
estado del esclavo DP o si está estado del maestro DP o si está
interrumpido el bus (véase también la interrumpido el bus (véase también la
tabla 3-5). tabla 3-9).
Figura 3-4 Direcciones de diagnóstico para el maestro DP y el esclavo DP

A5E00267854-02 3-21
En la tabla 3-9 se describe cómo la CPU 41x detecta como esclavo DP las modificaciones
de estados operativos o las interrupciones de la transferencia de datos.
Tabla 3-9 Detección de eventos de una CPU 41x como esclavo DP
Evento Reacción del esclavo DP

Interrupción del bus • Solicitud del OB 86 con el aviso Fallo de estación
(cortocircuito, conector (evento entrante; dirección de diagnóstico del esclavo DP asignado a
desenchufado) otro esclavo DP)
• En caso de acceso a la periferia: Solicitud del OB 122
(error de acceso a periferia)
Maestro DP: • Solicitud del OB 82 con el aviso Módulo averiado
RUN → STOP (evento entrante;
dirección de diagnóstico del esclavo DP asignado a otro esclavo DP;
Maestro DP: • Solicitud del OB 82 con el aviso Módulo OK
STOP → RUN (evento saliente;
dirección de diagnóstico del esclavo DP asignado a otro esclavo DP;

En la siguiente tabla 3-10 se muestra cómo es posible evaluar en el esclavo DP p.ej. las
transiciones RUN-STOP del maestro DP (véase también la tabla 3-9).
Tabla 3-10 Evaluación de transiciones RUN-STOP en el maestro DP/esclavo DP
En el maestro DP En el esclavo DP
Direcciones de diagnóstico (ejemplos): Direcciones de diagnóstico (ejemplos):
Dirección de diagnóstico de maestro=1023 Dirección de diagnóstico de esclavo=422
Dirección de diagnóstico de esclavo en el Dirección de diagnóstico de maestro=carece
sistema maestro=1022 de importancia
CPU: RUN → STOP La CPU solicita el OB 82 con, entre otras, las

informaciones siguientes:
• OB 82_MDL_ADDR:=422
(evento entrante)
• OB82_MDL_DEFECT:=fallo en módulo

3-22 A5E00267854-02
Estructura del diagnóstico de esclavos
Byte 0
Byte 1 Estados de estación 1 a 3
Byte 2
Byte 3 Dirección PROFIBUS del maestro
Byte 4 Byte alto Identificador del

Byte 5 Byte bajo fabricante
Byte 6 Diagnóstico de módulo

hasta . (la longitud depende de la
byte x . cantidad de áreas de
. direccionamiento configuradas
en la memoria intermedia1)
Byte x+1 Diagnóstico de estación

hasta .
(la longitud depende de la
byte y .
cantidad de áreas de
.
direccionamiento configuradas
en la memoria intermedia)
1)
Excepción: Si el maestro DP está configurado erróneamente, el esclavo
DP interpreta aquí 35 áreas de direccionamiento configuradas (46H).
Figura 3-5 Estructura del diagnóstico de esclavos

A5E00267854-02 3-23
3.1.6 CPU 41x como esclavo DP: estado de equipo 1 a 3
Estados de estación 1 a 3
Los estados de estación 1 a 3 ofrecen una visión de conjunto del estado de un esclavo DP.
Tabla 3-11 Estructura del estado de estación 1 (byte 0)
Bit Significado Remedio

0 1:El esclavo DP no puede ser explorado • ¿Es correcta la dirección DP ajustada en el esclavo
por el maestro DP. DP?
• ¿Conector de bus enchufado?
• ¿Tensión aplicada al esclavo DP?
• ¿Repetidor RS 485 ajustado debidamente?
• Reinicializar el esclavo DP
1 1: El esclavo DP no está listo aún para el • Esperar, porque el esclavo DP está arrancando
intercambio de datos.
2 1: Los datos de configuración enviados • ¿Son correctos el tipo de estación o la estructura del
desde el maestro DP al esclavo DP no esclavo DP introducidos en el software?
coinciden con la estructura de éste.
3 1:Alarma de diagnóstico generada • Se puede leer el diagnóstico
por cambio RUN-STOP de la CPU
0:Alarma de diagnóstico generada
por cambio STOP-RUN de la CPU
4 1: Función no admitida, p. ej. modificación • Verificar la configuración
de la dirección DP a través del software
5 0:Este bit es siempre “0”. --
6 1:Este tipo de esclavo DP no coincide con • ¿Es correcto el tipo de estación introducido en el
la configuración software. software (error de parametrización)?
7 1:El esclavo DP ha sido parametrizado por • El bit es siempre 1, si, p. ej., accede al esclavo DP a
un maestro DP diferente al que tiene través de la PG u otro maestro DP.
acceso actualmente al esclavo DP. La dirección DP del maestro parametrizador se halla en
el byte de diagnóstico “Dirección PROFIBUS del
maestro”.

3-24 A5E00267854-02
Bit Significado
0 1: El esclavo DP debe ser parametrizado y configurado de nuevo.
1 1: Se ha recibido un aviso de diagnóstico. El esclavo DP sólo puede seguir funcionando
tras subsanarse la anomalía (aviso de diagnóstico estático).
2 1: Este bit es siempre “1” si existe un esclavo DP con dicha dirección DP.
3 1: Está activada la vigilancia de exploración para este esclavo DP.
4 0: Este bit es siempre “0”.
7 1: Este esclavo DP está desactivado, es decir retirado del procesamiento cíclico.
Bit Significado
0
hasta 0: Estos bits son siempre “0”
6
7 1: • Se recibieron más avisos de diagnóstico que los que puede almacenar el esclavo
DP.
• El maestro DP no puede registrar en su búfer de diagnóstico todos los avisos de
diagnóstico enviados por el esclavo DP.
Dirección PROFIBUS de maestro

El byte de diagnóstico ’Dirección PROFIBUS del maestro’ contiene la dirección DP del
maestro DP
• que ha parametrizado el esclavo DP y
• que tiene acceso de lectura y de escritura al esclavo DP.
Tabla 3-14 Estructura de la dirección PROFIBUS del maestro (byte 3)
Bit Significado
0a7 Dirección DP del maestro DP que ha parametrizado el esclavo DP y tiene acceso de lectura
y de escritura a éste.
FFH: El esclavo DP no ha sido parametrizado por ningún maestro DP.

A5E00267854-02 3-25
Código del fabricante

El identificador del fabricante contiene un código donde se describe el tipo del esclavo DP.
Tabla 3-15 Estructura del código del fabricante (bytes 4, 5)
Byte 4 Byte 5 Código del fabricante de la CPU

80H C5H 412-1
80H C6H 412-2
80H C7H 414-2
80H C8H 414-3
80H CAH 416-2
80H CBH 416-3
80H CCH 417-4

3-26 A5E00267854-02
Diagnóstico de código
Del diagnóstico de código se deduce para qué área de direccionamiento configurada en la
memoria intermedia se ha efectuado una entrada.
7 0 Bit Nº
Byte 6 0 1
Longitud del diagnóstico de código

incl. byte 6 (en función del número de áreas de direccionamiento
configuradas, hasta 6 bytes)
Registro para la 6ª a 13ª área de direccionamiento configurada
7 6 5 4 3 1 Bit Nº
Byte 7
Configuración teórica≠real
Configuración teórica≠real o CPU esclava en STOP
Configuración teórica≠real
Código para diagnóstico de módulo
Registro para la 2ª área de direccionamiento configurada
7 6 5 4 3 2 1 0 Bit Nº
Byte 8
7 6 5 4 3 2 1 0 Bit Nº
Byte 9

7 6 5 4 3 2 1 0 Bit Nº
Byte 10
7 6 5 4 3 2 1 0 Bit Nº
Byte 11 0 0 0 0 0

Figura 3-6 Estructura del diagnóstico de código en la CPU 41x

A5E00267854-02 3-27
Diagnóstico del aparato

El diagnóstico de aparato proporciona informaciones detalladas sobre un esclavo DP. El
diagnóstico de aparato empieza a partir del byte x y puede comprender como máximo 20
bytes.
En la figura siguiente se exponen la estructura y el contenido de los bytes para un área de
direccionamiento configurada en la memoria intermedia.
7 6 0 Bit Nº
byte x 0 0
Longitud del diagnóstico de estación

incl. bte x (= máximo 20 bytes)
Código para diagnóstico de estación
Byte x +1 01H: Código para alarma de

diagnóstico
7 0 02H: Código para alarma de proceso
Byte x +2 Número del área de
direccionamiento configurada en la
memoria intermedia
A tal efecto rige: número + 3
(Ejemplo:
CPU = 02H
1ª área de direcc. = 04H
2ª área de direcc. = 05H, etc.)
Byte x +3 0 0 0 0 0 0 0 0 (siempre 0)
Byte x +4
hasta byte Datos de diagnóstico (consulte la
x +7 figura 3-8) o
datos de alarma
Figura 3-7 Estructura del diagnóstico de estación

3-28 A5E00267854-02
A partir del byte x +4

El significado de los bytes desde el byte x+4 depende del byte x +1 (véase la figura 3-7).
El byte x +1 incluye el código para ...

Alarma de diagnóstico (01H) Alarma de proceso (02H)
Los datos de diagnóstico contienen los 16 bytes Es posible programar discrecionalmente 4 bytes
con la información de estado de la CPU. En la con informaciones de alarma para la alarma de
figura 3-8 se muestra la ocupación de los proceso. Estos 4 bytes se transfieren en STEP 7
primeros 4 bytes en los datos de diagnóstico. mediante la SFC 7 “DP_PRAL” al maestro DP.
Los 12 bytes restantes son siempre 0.
Bytes x +4 hasta x +7 para la alarma de diagnóstico

En la figura 3-8 se muestran la estructura y el contenido de los bytes x +4 hasta x +7 para la
alarma de diagnóstico. El contenido de tales bytes corresponde al contenido del registro de
datos 0 para el diagnóstico en STEP 7 (en este caso no están ocupados todos los bits).
7 0 Bit Nº
Byte x +4 0 0 0 0 0 0 0
0: Módulo OK
1: Fallo en módulo
7 4 3 0 Bit Nº
Byte x +5 0 0 0 0 1 0 1 1
Identificación para área de direccionamiento

en la memoria intermedia (constante)
7 2 0 Bit Nº
Byte x +6 0 0 0 0 0 0 0
0: Modo RUN
1: Modo STOP
7 0 Bit Nº
Byte x +7 0 0 0 0 0 0 0 0
Figura 3-8 Bytes x +4 hasta x +7 alarma de diagnóstico y de proceso

A5E00267854-02 3-29
Alarmas con un maestro DP S7

Al utilizar la CPU 41x como esclavo DP es posible activar una alarma de proceso en el
maestro DP desde el programa de aplicación. Tras solicitar la función SFC 7 “DP_PRAL” es
activado un OB 40 en el programa de aplicación del maestro DP. Mediante SFC 7 se puede
transferir en una palabra doble una información de alarma al maestro DP, que es evaluable
en el OB 40 dentro de la variable OB40_POINT_ADDR. La información de alarma es
programable discrecionalmente. La función SFC 7 “DP_PRAL” se describe detalladamente
en el manual de referencia Software de sistema para S7-300/400 - Funciones de sistema y
funciones estándar.
Alarmas con otro maestro DP

Si se opera la CPU 41x con otro maestro DP, son reproducidas dichas alarmas dentro del
diagnóstico de estación de la CPU 41x. Los respectivos eventos de diagnóstico deberán
procesarse posteriormente en el programa de aplicación del maestro DP.
Nota
Para poder evaluar las alarmas de diagnóstico y de proceso a través del diagnóstico de
estación con otro maestro DP, se debe observar lo siguiente:
• El maestro DP deberá poder almacenar los avisos de diagnóstico, es decir que éstos
tendrán que depositarse en un búfer anular dentro del maestro DP. Si el maestro DP no
puede guardar los mensajes de diagnóstico, sólo se almacenará el último mensaje de
diagnóstico entrante.
• El usuario debe consultar en su programa de aplicación a intervalos regulares los
respectivos bits en el diagnóstico de estación. Hay que tener en cuenta el tiempo de
ejecución de bus de PROFIBUS-DP para consultar los bits al menos una vez de forma
sincrónica con el tiempo de ejecución de bus.
• Mediante una IM 308-C como maestro DP no pueden utilizarse las alarmas de proceso
dentro del diagnóstico de estación, pues se notifican únicamente las alarmas entrantes y
no las salientes.

3-30 A5E00267854-02
3.2 Comunicación directa

A partir de STEP 7 V 5.0 se puede configurar la “comunicación directa” para las estaciones
PROFIBUS. Las CPU 41x pueden actuar en la comunicación directa como emisor o como
receptor.
La “Comunicación directa” constituye una relación de comunicación especial entre las
estaciones de PROFIBUS-DP.
3.2.1 Principio de la comunicación directa
La comunicación directa se caracteriza porque las estaciones PROFIBUS-DP pueden

“escuchar” los datos que un esclavo DP reenvía a su maestro DP.
Gracias a este mecanismo, la estación que “escucha” (receptor) tiene acceso directo a los
datos de entrada modificados de los esclavos DP remotos.
Durante la configuración en STEP 7 se determina a través de las respectivas direcciones de
entrada de periferia en qué área de direccionamiento del receptor deben ser leídos los datos
deseados del emisor.
Una CPU 41x puede ser:
Emisor como esclavo DP
Receptor como esclavo DP o maestro DP, o bien como CPU no
implementada en un sistema maestro (véase la figura 3-9).
Ejemplo
En la figura 3-9 se representan a base de un ejemplo las “relaciones” de comunicación
directa de datos que pueden configurarse. La figura incluye todos los maestros DP y
esclavos DP de una CPU 41x. Téngase en cuenta que los demás tipos de esclavo DP
(ET 200M, ET 200X, ET 200S) sólo pueden ser emisores.
Sistema Sistema
maestro DP 1 maestro DP 2
CPU 41x-2 CPU 41x como CPU 41x como

maestro DP 1 maestro DP 2
PROFIBUS
Esclavo CPU 41x Esclavo

CPU 41x CPU 41x DP 3 como DP 5
como como esclavo
esclavo esclavo DP 4
DP 1 DP 2
Figura 3-9 Comunicación directa mediante CPU 41x

A5E00267854-02 3-31
3.2.2 Diagnóstico en la comunicación directa
Direcciones de diagnóstico
Para el intercambio directo de datos se asigna una dirección de diagnóstico en el receptor:
CPU S7 como emisor CPU S7 como receptor
PROFIBUS
Dirección de diagnóstico
Durante la configuración se determina

en el receptor una dirección de
diagnóstico asignada al emisor.
A través de dicha dirección de
diagnóstico, se notifica al receptor el
estado del emisor o si está interrumpido
el bus (véase también la tabla 3-16).
Figura 3-10 Dirección de diagnóstico para el receptor en el intercambio directo de datos
En la tabla 3-16 se expone cómo la CPU 41x en calidad de receptor detecta las
interrupciones en la transferencia de datos.
Tabla 3-16 Detección de eventos por las CPUs 41x como receptor en el intercambio directo de
datos
Evento ¿Qué sucede en el receptor?

Interrupción del bus • Solicitud del OB 86 con el aviso Fallo de estación
(cortocircuito, conector (evento entrante; dirección de diagnóstico del receptor asignado al
desenchufado) emisor)
• En caso de acceso a la periferia: Solicitud del OB 122
(error de acceso a periferia)

3-32 A5E00267854-02

En la siguiente tabla 3-17 se muestra cómo es posible evaluar p.ej. el fallo de estación del
emisor en el receptor (véase también la tabla 3-16).
Tabla 3-17 Evaluación de fallo de estación del emisor en el intercambio directo de datos
En el emisor En el receptor
Direcciones de diagnóstico (ejemplos): Dirección de diagnóstico (ejemplo)
Dirección de diagnóstico de maestro=1023 Dirección de diagnóstico=444
Dirección de diagnóstico de esclavo en el
sistema maestro=1022
Fallo de estación La CPU solicita el OB 86 con, entre otras, las

informaciones siguientes:
• OB 86_MDL_ADDR:=444
(evento entrante)
• OB86_FLT_ID:=B#16#C4
(fallo de una estación DP)

A5E00267854-02 3-33
3.3 Datos coherentes

Los datos que pertenecen a un mismo grupo por su contenido y que describen un estado de
proceso en un momento concreto se denominan “datos coherentes”. Para que los datos
sean coherentes, no es posible modificarlos ni actualizarlos durante el procesamiento o la
transmisión.
Ejemplo
Para que la CPU disponga de una imagen coherente de las señales de proceso durante el
procesamiento cíclico del programa, las señales de proceso se leen antes del
procesamiento del programa en la imagen del proceso de las entradas o se escriben
después del procesamiento del programa en la imagen del proceso de las salidas. A
continuación, el programa de usuario no accede directamente a los módulos de señal
durante el procesamiento del programa cuando reaccionan las áreas de operandos de
entradas (E) y salidas (A), sino que accede al área de memoria interna de la CPU en la que
se encuentra la imagen del proceso.
SFC 81 “UBLKMOV”
Mediante la SFC 81 “UBLKMOV” se copia el contenido de un área de memoria (= área de
origen) de forma coherente en otra área de memoria (= área de destino). El proceso de
copia no se puede interrumpir por otras funciones del sistema operativo.
Mediante la SFC 81 “UBLKMOV” se pueden copiar las siguientes áreas de memoria:
• Marcas
• Contenido DB
• Imagen de proceso de las entradas
• Imagen de proceso de las salidas
La cantidad de datos máxima que se puede copiar asciende a 512 bytes. Tenga en cuenta
las limitaciones específicas de la CPU, que figuran, por ejemplo, en la lista de operaciones.
Como el proceso de copia no se puede interrumpir, puede aumentar el tiempo de respuesta
ante alarmas de la CPU cuando se utiliza la SFC 81 “UBLKMOV”.
Las áreas de origen y de destino no pueden solaparse. Si el área de destino indicada es
mayor que el área de origen, sólo se copiarán en el área de destino tantos datos como
existan en el área de origen. Si el área de destino es menor que el área de origen, sólo se
copiarán tantos datos como tengan cabida en el área de destino.

3-34 A5E00267854-02
3.3.1 Coherencia en las funciones y en los bloques de comunicación
En el sistema S7-400, las peticiones de comunicación no se procesan en el punto de control

de ciclo, sino en espacios de tiempo fijos durante el ciclo del programa.
Por parte del sistema, los formatos de datos Byte, Palabra y Doble palabra se procesan de
forma coherente, es decir, la transferencia o el procesamiento de 1 byte, 1 palabra
(= 2 bytes) o 1 doble palabra (= 4 bytes) no se puede interrumpir.
Si en el programa de usuario se llaman bloques de comunicación (p. ej. SFB 12 “BSEND”)
que sólo se pueden utilizar por pares (p. ej. SFB 12 “BSEND” y SFB 13 “BRCV”) y que
acceden a datos comunes, el acceso a esta área de datos se puede coordinar, por ejemplo,
mediante el parámetro “DONE”. Por lo tanto, en el programa de usuario no es posible
garantizar la coherencia de los datos que se transfieren de forma local junto con estos
bloques de comunicación.
No ocurre lo mismo con las funciones de comunicación S7, que no requieren ningún bloque
en el programa de usuario en el equipo de destino (p. ej. SFB 14 “GET”, SFB 15 “PUT”). En
este caso, hay que tener en cuenta el tamaño de los datos coherentes durante la
programación.
3.3.2 Acceso a la memoria de trabajo de la CPU
Las funciones de comunicación del sistema operativo acceden en bloques de tamaño fijo a
la memoria de trabajo de la CPU. El tamaño del bloque es la longitud variable hasta 462
bytes como máximo.
3.3.3 Lectura coherente de los datos de un esclavo normalizado DP y

escritura coherente de datos en un esclavo normalizado DP
Lectura coherente de los datos de un esclavo normalizado DP mediante la SFC 14

“DPRD_DAT”
La SFC 14 “DPRD_DAT” (read consistent data of a DP-normslave) permite leer de forma
coherente los datos de un esclavo normalizado DP.
Si no se produce ningún fallo durante la transferencia de datos, los datos leídos se
introducen en el área de destino fijada por el parámetro RECORD.
El área de destino debe tener la misma longitud que se haya configurado para el módulo
seleccionado con STEP 7.
Con cada llamada de la SFC 14 sólo se puede acceder a los datos de un módulo/ID de DP
bajo la dirección de inicio configurada.

A5E00267854-02 3-35
3.3.4 Escritura coherente de datos en un esclavo normalizado DP

mediante la SFC 15 “DPWR_DAT”
La SFC 15 “DPWR_DAT” (write consistent data to a DP-normslave) permite transferir de

forma coherente los datos de RECORD al esclavo normalizado DP direccionado.
El área de origen debe tener la misma longitud que se haya configurado para el módulo
seleccionado con STEP 7.
Nota
La norma Profibus DP define límites máximos para la transferencia de datos útiles
coherentes (consulte el siguiente apartado). Los esclavos normalizados DP convencionales
respetan estos límites máximos. En las CPU antiguas (<1999) había limitaciones
específicas relativas a la transferencia de datos útiles coherentes. Las longitudes máximas
de datos que este tipo de CPUs pueden leer o escribir de forma coherente desde y hacia un
esclavo normalizado DP figura en los datos técnicos de dichas CPU, bajo el título “Maestro
DP – Datos útiles por esclavo DP”. Las CPU recientes exceden con este valor la longitud de
los datos que facilita o toma un esclavo normalizado DP.
Límites máximos para la transferencia de datos útiles coherentes a un esclavo DP

La norma Profibus DP define límites máximos para la transferencia de datos útiles
coherentes a un esclavo DP. Por este motivo, en un esclavo normalizado DP se pueden
transferir de forma coherente en un bloque 64 palabras = 128 bytes de datos útiles como
máximo.
Durante la configuración, determine el tamaño del área coherente. Para ello, en el formato
de identificación especial (SKF) se puede ajustar una longitud máxima para los datos
coherentes 64 palabras = 128 bytes (128 bytes para entradas y 128 bytes para salidas). No
se admite una longitud mayor.
Este límite máximo sólo es válido para datos útiles puros. Los datos de parámetros y de
diagnósticos se agrupan en registros de datos completos y, de este modo, se transfieren de
forma coherente.
En el formato de identificación general (AKF) se puede ajustar una longitud máxima para los
datos coherentes de 16 palabras = 32 bytes (32 bytes para entradas y 32 bytes para
salidas). No se admite una longitud mayor.
Tenga también en cuenta que una CPU 41x que actúe como esclavo DP debe poder ser
configurable a través del formato de identificación general en un maestro externo (conexión
a través de GSD). Por este motivo, la memoria de transferencia de una CPU 41x que actúe
como esclavo DP con respecto a PROFIBUS DP tiene un tamaño máximo de 16 palabras =
32 bytes.

3-36 A5E00267854-02
3.3.5 Acceso coherente a los datos sin utilizar la SFC 14 o la SFC 15
El acceso coherente a los datos > 4 bytes es posible en las CPU descritas en este manual
sin utilizar la SFC 14 o la SFC 15. El área de datos de un esclavo DP que se tenga que
transferir de forma coherente se transfiere a una imagen parcial del proceso. La información
de esta área es siempre coherente. Posteriormente, es posible acceder a la imagen parcial
del proceso mediante comandos de carga o transferencia (p. ej., L EW 1). De esta forma
disfrutará de una posibilidad de acceso a los datos coherentes especialmente cómoda y
eficaz (gracias a un menor consumo de tiempo). Así, es posible una integración y
parametrización eficaz de, por ejemplo, drives u otros esclavos DP.
En el caso de un acceso directo (p. ej. L PEW o T PAW) no se produce ningún error de
acceso a la periferia.
Nota importante para la adaptación de la solución SFC14/15 a la solución de imagen de
proceso:
• Para la adaptación de la solución SFC14/15 a la solución de imagen de proceso no se
recomienda la utilización simultánea de funciones del sistema y de la imagen de proceso.
Básicamente, la imagen de proceso se corrige durante la escritura por medio de la
función de sistema SFC 15, pero no durante la lectura. Esto quiere decir que la
coherencia entre los valores de la imagen de proceso y los valores de la función de
sistema SFC 14 no está garantizada.
• La SFC 50 “RD_LGADR” da como resultado un área de direccionamiento distinto con la
solución SFC 14/15 que con la solución de imagen de proceso.
• Si se utiliza un CP 443-5 ext, la utilización simultánea de la SFC 14/15 y de la imagen del
proceso provoca que sea imposible la lectura/escritura en la imagen de proceso o la
lectura/escritura a través de la SFC 14/15.

A5E00267854-02 3-37
Ejemplo:
El ejemplo siguiente (para la imagen parcial del proceso 3 “TPA 3”) ilustra una configuración
posible en HW Config:
• TPA 3 en la salida: Estos 50 bytes figuran de forma coherente en la imagen parcial del
proceso 3 (lista desplegable “Coherente vía > Longitud total”) y, por tanto, se pueden leer
mediante comandos “entrada de carga xy” normales.
• La selección en la lista desplegable “Imagen parcial del proceso > ------” bajo Entrada
significa que no se realiza ningún almacenamiento en la imagen de proceso. Sólo es
posible el manejo con las funciones de sistema SFC14/15.

3-38 A5E00267854-02
Concepto de memoria y tipos de arranque 4
Indice del apartado

4.1 Descripción general del concepto de memoria de las CPU S7-400 4-2
4.2 Descripción general de los tipos de arranque de las CPU S7-400 4-5

A5E00267854-02 4-1
Concepto de memoria y tipos de arranque
4.1 Descripción general del concepto de memoria

de las CPU S7-400
Distribución de las áreas de memoria

La memoria de las CPU S7 puede distribuirse en las áreas siguientes:
Memoria de carga externa

RAM respaldada por pila o
Flash
Memory remanente Memoria de carga
para datos del proyecto,
(bloques, símbolos, comen-
Memoria de carga integrada tarios, configuración y
parámetros)
RAM respaldada por pila
Memoria central códigos

para programa
Imagen del proceso de las
entradas y salidas
Memoria central
Búfer de diagnóstico
para bloques importantes
para la ejecución
Memoria central datos
para datos
Pila de datos locales
Memoria del sistema

contiene marcas, temporiza-
dores, contadores, pila de blo-
ques y
pila de interrupciones

4-2 A5E00267854-02
Nota importante para las CPU con distribución parametrizable de la memoria de

trabajo
Cuando se modifique mediante parametrización la distribución de la memoria central, al
cargar los datos del sistema en la CPU se reorganizará la memoria central. Esto tiene como
consecuencia que los bloques de datos que hayan sido creados con una función del sistema
(SFC) serán borrados y a los demás bloques de datos se les asignarán valores iniciales de
la memoria de carga.
El tamaño disponible de la memoria de trabajo para bloques de código y de datos se
modifica durante la carga de datos del sistema si se alteran los siguientes parámetros:
• Tamaño de la imagen del proceso (byte a byte; en la ficha “Ciclo/Marca de reloj”)
• Recursos para comunicación (sólo S7-400; en la ficha “Memoria”)
• Tamaño del búfer de diagnóstico (en la ficha “Diagnóstico/Reloj”)
• Cantidad de datos locales para todas las clases de prioridad (ficha “Memoria”)
Base de cálculo para estimar la memoria central necesaria

Con el fin de no sobrepasar el tamaño de la memoria central disponible en la CPU, al
parametrizar se deberán tener en cuenta los siguientes requerimientos de memoria:
Tabla 4-1 Memoria necesaria
Parámetro Memoria central necesaria En la memoria de

programa/datos
Tamaño de la imagen del 12 bytes por byte en la imagen Memoria de programa
proceso (entradas) de proceso de las entradas
Tamaño de la imagen del 12 bytes por byte en la imagen Memoria de programa
proceso (salidas) de proceso de las salidas
Recursos de comunicación 72 bytes por orden de Memoria de programa
(peticiones de comunicación
comunicación)
Tamaño del búfer de 32 bytes por entrada del búfer de Memoria de programa
diagnóstico diagnóstico
Cantidad de datos locales 1 byte por cada byte de datos Memoria de datos
locales

A5E00267854-02 4-3
Tipos de memoria en las CPU S7-400

• Memoria de carga para los datos del proyecto, p.ej. bloques, configuración hardware y
datos de parametrización, así como desde la versión 5.1 completada con símbolos y
comentarios.
• Memoria central para los bloques importantes para la ejecución (bloques lógicos y
bloques de datos).
• Memoria del sistema (RAM) con los elementos de almacenamiento que cada CPU pone
a disposición del programa de aplicación, tales como marcas, temporizadores o
contadores. La memoria del sistema contiene además la pila de bloques y la pila de
interrupciones.
• La memoria del sistema de la CPU proporciona asimismo memorias intermedias (pila de
datos locales, búfer de diagnóstico y recursos de comunicación), que se asignan al
programa al solicitarse un bloque para sus datos temporales. Tales datos son válidos
únicamente mientras está activado el bloque.
Modificando los valores predeterminados para la imagen del proceso, los datos locales,
el búfer de diagnóstico y los recursos de comunicación (véanse las características del
objeto de la CPU en la configuración de hardware), es posible influir en la memoria
central disponible para los bloques importantes para la ejecución.
Cuidado
Tener en cuenta lo siguiente cuando vaya a ampliar la imagen del proceso de una CPU:
Configurar aquellos módulos que sólo deban operar por encima de la imagen del proceso
de tal manera que también queden por encima de la imagen del proceso ampliada. Esto se
aplica especialmente con los módulos IP y WF que operan en la cápsula de adaptación S5
en un S7 400.
Capacidad de memoria flexible

• Memoria central:
La capacidad de la memoria central se determina eligiendo de la variada gama de
unidades CPU una CPU adecuada.
• Memoria de carga:
Para los programas de volumen pequeño y medio es suficiente la memoria de carga
integrada.
Para los programas más extensos se puede ampliar la memoria de carga enchufando
tarjetas de memoria RAM.
Además, hay diponibles tarjetas de memoria FLASH para conservar los programas
incluso sin pila tampón en caso de interrumpirse la tensión. Dichas tarjetas de memoria
FLASH (a partir de 4 MB) también sirven para enviar y realizar actualizaciones del
sistema operativo.
Respaldo en tampón
• La pila tampón respalda transitoriamente la parte integrada y externa de la memoria de
carga, la sección de datos de la memoria central y la sección de código.

4-4 A5E00267854-02
4.2 Descripción general de los tipos de arranque de las

CPU S7-400
Rearranque en frío
• En un rearranque en frío son repuestos todos los datos (imagen del proceso, marcas,
temporizadores, contadores y bloques de datos) a los valores iniciales depositados en el
programa (memoria de carga), independientemente de si fueron parametrizados como
datos remanentes o no remanentes.
• El programa vuelve a ejecutarse desde el principio (OB de arranque u OB 1).
Rearranque completo (en caliente)

• En el rearranque completo se inicializan la imagen del proceso, así como las marcas, los
temporizadores y los contadores no remanentes.
Las marcas, los temporizadores y los contadores remanentes conservan su último valor
válido.
Todos los bloques de datos que han sido parametrizados con la propiedad “Non Retain”
se ponen a sus valores de carga. Los demás blqoues de datos conservan su último valor
válido.
• El programa vuelve a ejecutarse desde el principio (OB de arranque u OB 1).
• En caso de interrumpirse la alimentación, sólo es posible el rearranque en caliente si se
opera con respaldo en tampón.
Rearranque normal
• En el rearranque normal conservan su último valor válido todos los datos, incluida la
imagen del proceso.
• La ejecución del programa prosigue exactamente con la instrucción que fue interrumpida.
• Las salidas no son modificadas hasta que acaba el ciclo actual.
• En caso de interrumpirse la alimentación, sólo se podrá efectuar un rearranque normal si
el funcionamiento está respaldado.

A5E00267854-02 4-5

4-6 A5E00267854-02
Tiempos de ciclo y de respuesta del S7-400 5
En el presente capítulo se describe la composición de los tiempos de ciclo y de respuesta
del S7-400.
Utilizando una PG se puede leer el tiempo de ciclo del programa de aplicación en la CPU
correspondiente (véase el manual Configurar el hardware y la comunicación con
STEP 7 V5.3 o superior).
Con ayuda de ejemplos se muestra cómo calcular el tiempo de ciclo.
Un parámetro muy importante a la hora de observar un proceso es el tiempo de respuesta.
En el presente capítulo se describe detalladamente cómo calcularlo. Si se utiliza una
CPU 41x-2 DP como maestro en la red PROFIBUS DP, es necesario tener en cuenta
además los tiempos de ciclo (vea el apartado 5.5).
Índice del capítulo

5.1 Tiempo de ciclo 5-2
5.2 Cálculo del tiempo de ciclo 5-4
5.3 Tiempos de ciclo diferentes 5-7
5.4 Carga por comunicación 5-9
5.5 Tiempo de respuesta 5-12
5.6 Cálculo de los tiempos de ciclo y de respuesta 5-17
5.6 Ejemplos de cálculo de los tiempos de ciclo y de respuesta 5-17
5.8 Tiempo de respuesta a alarmas 5-22
5.9 Ejemplo de cálculo para el tiempo de respuesta a alarmas 5-24
5.10 Reproducibilidad de alarmas de retardo y alarmas cíclicas 5-25
Otras informaciones
Si desea obtener más informaciones sobre los siguientes tiempos de ejecución, consulte la
lista de operaciones S7-400. En ella encontrará todas las instrucciones STEP 7 procesables
por las respectivas CPUs con sus tiempos de ejecución, así como todos los SFCs/SFBs
integrados en las CPUs y las funciones IEC solicitables en STEP 7 con sus tiempos de
ejecución.

A5E00267854-02 5-1
Tiempos de ciclo y de respuesta del S7-400
5.1 Tiempo de ciclo
En este apartado se exponen la composición del tiempo de ciclo y la forma de calcular el

mismo.
Definición del tiempo de ciclo

El tiempo de ciclo es el período que requiere el sistema operativo para procesar un ciclo de
programa –es decir, el ciclo de un OB 1– así como todas las secciones del programa y
actividades del sistema que interrumpen dicho ciclo.
Este tiempo es supervisado.
Modelo de segmentos de tiempo

La ejecución cíclica del programa y, por consiguiente, también el procesamiento del
programa de aplicación se llevan a cabo en segmentos de tiempo. Para mostrar mejor las
distintas operaciones, se parte del supuesto de que cada segmento de tiempo dura
exactamente 1 ms.
Imagen del proceso

Con el fin de que la CPU cuente con una imagen consistente de las señales del proceso
durante la ejecución cíclica del programa, éstas son leídas o inscritas antes de la ejecución
del programa. A partir de ahora, cuando la CPU activa las zonas de operandos entradas (E)
y salidas (S) durante la ejecución del programa no accede directamente a los módulos de
señales, sino al área de memoria interna de la CPU donde se halla la imagen de las
entradas/salidas.

5-2 A5E00267854-02
Desarrollo de la ejecución cíclica del programa

En la tabla y la figura siguientes se exponen las distintas fases de la ejecución cíclica del
programa.
Tabla 5-1 Ejecución cíclica del programa
Paso Operación
1 El sistema operativo inicia el tiempo de vigilancia del ciclo.
2 La CPU emite los valores de la imagen del proceso de las salidas a los
módulos de salida.
3 La CPU lee el estado de las entradas en los módulos de entrada y actualiza la
imagen de proceso de las entradas.
4 La CPU procesa el programa de aplicación en segmentos de tiempo y ejecuta
las operaciones incluidas en el programa.
5 Al final de un ciclo, el sistema operativo ejecuta las tareas pendientes, p. ej.,
cargar y eliminar bloques.
6 Si hubiera transcurrido mientras tanto el tiempo de ciclo mínimo configurado,
la CPU retorna a continuación al principio del ciclo y reinicia la vigilancia del
tiempo de ciclo.
Elementos del tiempo de ciclo
PAA: Imagen de proceso de las salidas

PAE: Imagen de proceso de las entradas
ZKP: Punto de control del ciclo
SiOp: Sistema operativo
PAA
Segmentos de tiempo (1 ms c/u)
PAE Tiempo de
ciclo
Programa de aplicación
ZKP (SiOp)
Segmento de
tiempo (1 ms)
Sistema operativo
Funciones de comunicación
Figura 5-1 Elementos y composición del tiempo de ciclo

A5E00267854-02 5-3
5.2 Cálculo del tiempo de ciclo
Prolongación del tiempo de ciclo

En principio hay que considerar que el tiempo de ciclo de un programa de aplicación es
prolongado por:
• el tratamiento de alarmas controlado por tiempo
• el tratamiento de alarmas de proceso (vea también el apartado 5.8)
• el diagnóstico y el tratamiento de errores (vea también el apartado 5.9)
• la comunicación vía MPI y a través de CPs conectados al bus K
(p.ej. ETHERNET, PROFIBUS, DP); esto ya va incluido en la carga por comunicación
• ciertas funciones especiales, como el control y la observación de variables
o el estado de los bloques
• la transferencia y el borrado de bloques, así como la compresión de la memoria del
programa de aplicación
• test interno de la memoria
Factores de influencia
En la tabla siguiente se muestran los factores que influyen en el tiempo de ciclo.
Tabla 5-2 Factores de influencia en el tiempo de ciclo
Factores Observación
Tiempo de transferencia para
la imagen del proceso de
... véase la tabla 5-3
salidas (PAA) y la imagen del
proceso de entradas (PAE)
Tiempo de ejecución del ... se calcula a partir de los tiempos de ejecución de las distintas
programa de usuario operaciones (vea la Lista de operaciones S7-400).
Tiempo de ejecución del
sistema operativo en el punto ... vea la tabla 5-7
de control del ciclo
Prolongación del tiempo de La máxima carga del ciclo admisible debida a la comunicación se
ciclo debida a la parametriza en % en STEP 7 (manual Programar con STEP 7). Vea
comunicación el apartado 5.4.
Carga del tiempo de ciclo por Las alarmas pueden interrumpir en todo moemento el programa de
alarmas aplicación.
... vea la tabla 5-5
Nota
En las CPU producidas antes de 10/1998 es actualizada la imagen del proceso de las
salidas antes del punto de control del ciclo.

5-4 A5E00267854-02
Actualización de la imagen del proceso

La tabla siguiente contiene los tiempos de la CPU para la actualización de la imagen del
proceso (tiempo de transferencia de la imagen del proceso). Los tiempos que se indican son
“valores ideales” que pueden prolongarse debido a alarmas o a la comunicación de la CPU.
El tiempo de transferencia para la actualización de la imagen del proceso se calcula como
sigue:
K + proporción del aparato central (de la línea A de la tabla siguiente)

+ proporción del aparato de ampliación con acoplamiento local (de la línea B)
+ proporción del aparato de ampliación con acoplamiento remoto (de la línea C)
+ proporción a través del interface DP integrado (de la línea D)
+ proporción de datos coherentes a través del interface DP integrado (de la línea E1)
+ proporción de datos coherentes a través del interface DP externo (de la línea E2)
= Tiempo de transferencia para la actualización de la imagen de proceso
Las tablas siguientes contienen los diversos componentes del tiempo de transferencia para
la actualización de la imagen de proceso (tiempo de transferencia de imagen de proceso).
Los tiempos que se indican son “valores ideales” que pueden prolongarse debido a alarmas
o a la comunicación de la CPU.
Tabla 5-3 Proporciones del tiempo de transferencia de la imagen de proceso
Proporciones CPU 412 CPU 414 CPU 416 CPU 417

n = Número de bytes de la imagen del proceso
k= Número de áreas coherentes ***) de la imagen del
proceso
K Carga base 22 μs 18 μs 10 μs 7 μs
A En el aparato central *) n * 1,9 μs n * 1,9 μs n * 1,9 μs n * 1,9 μs
B En el aparato de ampliación con acoplamiento local *) n * 5 μs n * 5 μs n * 5 μs n * 5 μs
C En el aparato de ampliación con acoplamiento remoto
*) **)
Leer n * 12 μs n * 12 μs n * 12 μs n * 12 μs
Escribir n * 11 μs n * 11 μs n * 11 μs n * 11 μs
D En el área DP para la interfaz DP integrada 13 μs + 4,0 μs + 2,0 μs + 1,5 μs +
n * 0,4 μs n * 0,25 μs n * 0,1 μs n * 0,1 μs
E En el área DP para la interfaz DP externo (CP 443-5 2,3 μs + 1,3 μs + 1,0 μs + 1,0 μs +
extended) n * 2,3 μs n * 2,0 μs n * 2,0 μs n * 2,0 μs
F Datos coherentes en la imagen de proceso para el k * 45 μs k * 4,0 μs k * 2,0 μs k * 1,5 μs

1 interface DP integrado + n*0,25 μs + n*0,25 μs + n*0,15 μs + n*0,21 μs
F Datos coherentes en la imagen de proceso para el k * 33 μs k * 2,1 μs k * 2,0 μs k * 2,0 μs
2 interface DP externo (CP 443-5 extended) + n *2,0 μs + n *0,5 μs +n * 0,5 μs + n *1,9 μs
*) Tratándose de periféricos que se conecten en el aparato central o en el de ampliación,

el valor indicado contiene el tiempo de ejecución del módulo de periferia
**) Medido con un IM460-3 y un IM461-3 con un acoplamiento de 100 m de longitud
***) Los márgenes ajustados en HW Config que se leen de la periferia o se escriben en la periferia de una
sola vez (y, por tanto, de forma coherente)

A5E00267854-02 5-5
Tiempo de ejecución del sistema operativo en el punto de control del ciclo

La tabla siguiente contiene los tiempos de ejecución del sistema operativo en el punto de
control del ciclo de las CPUs.
Tabla 5-4 Tiempo de ejecución del sistema operativo en el punto de control del ciclo
Ejecución CPU 412-1 CPU 412-2 CPU 414-2 CPU 414-3 CPU 416-2 CPU 416-3 CPU 417-4
Control del 331 μs a 381 μs a 222 μs a 270 μs a 140 μs a 179 μs a 164 μs a
ciclo en el 545 μs 560 μs 348 μs 391 μs 220 μs 260 μs 233 μs
PCC ∅ 339 μs ∅ 391 μs ∅ 228 μs ∅ 276 μs ∅ 144 μs ∅ 184 μs ∅ 168 μs
Prolongación del ciclo por intercalación de alarmas
Tabla 5-5 Prolongación del ciclo por intercalación de alarmas
CPU Alarma Alarma de Alarma Alarma de Alarma Error progra-/

de diagnóst. horaria retardo cíclica acceso a
proceso periferia
CPU 696 μs 752 μs 490 μs 504 μs 504 μs 224 μs / 232 μs
412-1/-2
CPU
420 μs 450 μs 350 μs 300 μs 300 μs 135 μs / 140 μs
414-2/-3
CPU
280 μs 305 μs 280 μs 200 μs 200 μs 90 μs / 90 μs
416-2/-3
CPU 417-4 260 μs 280 μs 350 μs 185 μs 185 μs 80 μs / 90 μs
A esta prolongación tiene que añadirse el tiempo de ejecución del programa en el nivel de
alarmas.
Si se intercalan varias alarmas, se suman los respectivos tiempos.

5-6 A5E00267854-02
5.3 Tiempos de ciclo diferentes
El tiempo de ciclo (Tzyk) no tiene la misma duración para cada ciclo. En la figura siguiente se
muestran los diferentes tiempos de ciclo Tzyk1 y Tzyk2. Tzyk2 es mayor que Tzyk1 porque el
OB 1 procesado cíclicamente es interrumpido por un OB de alarma horaria (en este caso:
OB 10).
Ciclo actual Ciclo siguiente Ciclo subsiguiente

T zyk 1 T zyk 2
OB10
PAA PAE PAA PAE PAA PAE

actuali- actuali- OB1 ZKP actuali- actuali- OB1 OB1 ZKP actuali- actuali-
zar zar zar zar zar zar
Figura 5-2 Tiempos de ciclo diferentes
Otro motivo que origina la diversidad de duración de los tiempos de ciclo es el hecho de que
el tiempo de procesamiento de los bloques (p. ej., OB 1) puede variar debido a los
siguientes factores:
• instrucciones condicionadas,
• llamadas de bloque condicionadas,
• rutas de programa diferentes,
• bucles, etc.
Tiempo de ciclo máximo

STEP 7 permite modificar el tiempo de ciclo máximo predeterminado (tiempo de vigilancia
de ciclo). Una vez transcurrido dicho tiempo es solicitado el OB 80, en el que se puede
determinar cómo debe reaccionar la CPU a ese error cronológico. Si no se redispara el
tiempo de ciclo con la SFC 43, el OB 80 duplica el tiempo de ciclo durante la primera
llamada. En este caso, durante la segunda llamada del OB 80, la CPU pasa a STOP.
Si la memoria de la CPU no contiene el OB 80, la CPU pasa a STOP.

A5E00267854-02 5-7
Tiempo de ciclo mínimo

En STEP 7 se puede ajustar un tiempo de ciclo mínimo para una CPU. Esto resulta
adecuado cuando
• Los intervalos de tiempo transcurridos entre los inicios del procesamiento del programa
del OB1 (ciclo libre) deben ser prácticamente idénticos.
• Debido a la breve duración del tiempo de ciclo, la actualización de las imágenes de
proceso se ejecuta con una frecuencia innecesaria.
• Se desea procesar un programa en segundo plano con el OB 90.
Ciclo actual Ciclo siguiente

Tmax
Reserva
Tmin
T zyk T wart
PK16 OB40
PK07 OB10
Imagen de proc. Imagen de proc. Imagen de proceso Act

PK01 Actualización Actualización OB1 OB1 ZKP Actualización ima
imagen proces imagen proceso imagen procesode de
de salidas de entradas salidas
PK29 OB90 OB90

(= PK0, 29)
Tmin = Tiempo de ciclo mínimo ajustable

Tmax = Tiempo de ciclo máximo ajustable
Tzyk = Tiempo de ciclo
Twart = Diferencia entre Tminy el tiempo de ciclo efectivo;
durante este tiempo pueden procesarse las alarmas presentadas, el OB de fondo u otras tareas ZKP.
PK = Clase de prioridad
Figura 5-3 Tiempo de ciclo mínimo
El tiempo de ciclo efectivo equivale a la suma de Tzyk y Twart. Por consiguiente, es siempre
mayor o igual que Tmin.

5-8 A5E00267854-02
5.4 Carga por comunicación
El sistema operativo de la CPU ofrece continuamente a la comunicación el porcentaje de la

potencia de procesamiento total de la CPU que se ha configurado (técnica de segmentos de
tiempo). Si no se requiere dicha potencia de procesamiento para la comunicación, queda
disponible para el tratamiento restante.
En la configuración del hardware se puede ajustar la carga por la comunicación entre el 5 %
y el 50 %. Por defecto está ajustado el valor 20 %.
Este procentaje se debe considerar un valor medio, es decir, en un segmento de tiempo, el
porcentaje de comunicación puede superar considerablemente el 20 %. A su vez, la cuota
de comunicación en el próximo segmento de tiempo tiene un porcentaje menor o incluso
igual a 0 %. Esta relación se expresa también mediante la fórmula siguiente:
Tiempo de = tiempo de ciclo × 100

ciclo efectivo 100 - ”carga por comunicación configurada en %”
¡Redondear el resultado a la próxima cifra entera!
Figura 5-4 Fórmula: influencia ejercida por la carga por comunicación
Consistencia de los datos

El programa de aplicación es interrumpido para procesar la comunicación. La interrupción
puede tener lugar tras cada instrucción. Dichas peticiones de comunicación pueden alterar
los datos del usuario.
Debido a ello no se puede garantizar la consistencia de los datos a lo largo de varios
accesos.
Si desea garantizar una consistencia que abarque más de una sola instrucción, consulte en
el manual Software de sistema para S7-300/400; Funciones de sistema y funciones
estándar el apartado Vista de conjunto de las funciones S7 y las funciones básicas S7.
Segmento de tiempo (1 ms) Interrupción del

programa de aplicación
Sistema operativo
Cuota parametrizable
entre 5 % y 50 %
Funciones de comunicación
Figura 5-5 Fraccionamiento de un segmento de tiempo
De la proporción restante, el sistema operativo de S7-400 requiere sólo una parte

despreciablemente pequeña para funciones internas.

A5E00267854-02 5-9
Ejemplo de carga por comunicación del 20 %

En la configuración del hardware se ha programado una carga por comunicación del 20 %.
El tiempo de ciclo calculado es de 10 ms.
Por lo tanto, un 20 % de carga por comunicación supone que, de cada segmento de tiempo,
se destina un promedio de 200 μs para la comunicación y 800 μs para el programa de
usuario. Por lo tanto, la CPU requiere 10 ms / 800 μs = 13 segmentos de tiempo para
procesar un ciclo. En consecuencia, el tiempo de ciclo real equivale a 13 segmentos de
tiempo de 1 ms = 13 ms si la CPU aprovecha enteramente la carga por comunicación
configurada.
Es decir, una comunicación del 20 % no prolonga el ciclo linealmente en 2 ms, sino en 3 ms.
Ejemplo de carga por comunicación del 50 %

En la configuración del hardware se ha programado una carga por comunicación del 50 %.
El tiempo de ciclo calculado es de 10 ms.
Esto supone que, de cada segmento de tiempo, se destinan 500 μs para el ciclo. Por lo
tanto, la CPU requiere 10 ms / 500 μs = 20 segmentos de tiempo para procesar un ciclo. En
consecuencia, el tiempo de ciclo real equivale a 20 ms si la CPU aprovecha enteramente la
carga por comunicación configurada.
Por lo tanto, un 50 % de carga por comunicación supone que, de cada segmento de tiempo,
se destinan 500 μs para la comunicaicón y 500 μs para el programa de usuario. Por lo tanto,
la CPU requiere 10 ms / 500 μs = 20 segmentos de tiempo para procesar un ciclo. En
consecuencia, el tiempo de ciclo real equivale a 20 segmentos de tiempo de 1 ms = 20 ms si
la CPU aprovecha completamente la carga por comunicación configurada.
De este modo, la comunicación del 50 % no prolonga el ciclo linealmente en 5 ms, sino en
10 ms.

5-10 A5E00267854-02
Dependencia entre el tiempo de ciclo real y la carga por comunicación

En la figura siguiente se expone la dependencia no lineal entre el tiempo de ciclo real y la
carga por comunicación. Hemos elegido como ejemplo un tiempo de ciclo de 10 ms.
Tiempo
de ciclo 30 ms
La carga por comunicación es ajustable dentro
de este sector
25 ms
20 ms
15 ms
10 ms
5 ms
0 % 5 % 10 % 20 % 30 % 40 % 50 % 60 %
Carga por comunicación
Figura 5-6 Dependencia entre el tiempo de ciclo real y la carga por comunicación
Otras repercusiones en el tiempo de ciclo efectivo

Debido a la prolongación del tiempo de ciclo mediante el porcentaje de comunicación, se
producen, desde un punto de vista estadístico, más eventos asíncronos dentro de un ciclo
de OB 1, como por ejemplo, alarmas. Ello prolonga adicionalmente el ciclo del OB 1. Esta
prolongación depende de la cantidad de eventos que se presentan por cada ciclo OB 1 y del
tiempo que dura su procesamiento.
Observaciones
• Compruebe cómo repercute en el servicio de la instalación el reajuste del parámetro
“Carga del ciclo por la comunicación”.
• Hay que tener en cuenta la carga por comunicación al configurar el tiempo de ciclo
máximo, de lo contrario, se producirán errores de tiempo.
Recomendaciones
• A ser posible, asuma el valor preajustado.
• ¡Aumente el valor tan sólo si se emplea la CPU principalmente para fines de
comunicación y el programa de aplicación no es de duración crítica! ¡En los demás casos
sólo debería reducir el valor!

A5E00267854-02 5-11
5.5 Tiempo de respuesta
Definición del tiempo de respuesta

El tiempo de respuesta es el lapso que transcurre desde la detección de una señal de
entrada hasta el cambio de estado de la señal de salida combinada con la misma.
Margen de fluctuación
El tiempo de respuesta efectivo está comprendido entre un tiempo de reacción mínimo y uno
máximo. Al configurar su instalación se deberá contar siempre con el tiempo de respuesta
máximo.
A continuación se tratan el tiempo de reacción mínimo y el máximo, para explicar mejor el
margen de fluctuación del tiempo de respuesta.
Factores
El tiempo de respuesta depende del tiempo de ciclo y de los factores siguientes:
• Retardo de las entradas y las salidas
• Tiempos de ciclo DP adicionales en la red PROFIBUS-DP
• Procesamiento en el programa de aplicación
Retardo de las entradas/salidas

Según el módulo en cuestión, es necesario considerar los siguientes tiempos de retardo:
• para entradas digitales:
tiempo de retardo de entrada
• para entradas digitales aptas para alarmas:
el tiempo de retardo de entrada +
tiempo de preparación interno del módulo
• para salidas digitales: tiempos de retardo despreciables
• para salidas de relé: tiempos de retardo típicos de 10 ms a 20 ms.
El retardo de las salidas de relé depende, entre otros, de
la temperatura y la tensión.
• para entradas analógicas:
el tiempo de ciclo para la entrada analógica
• para salidas analógicas:
el tiempo de respuesta para la salida analógica
Estos tiempos de retardo figuran en los datos técnicos de los módulos de señales.

5-12 A5E00267854-02
Tiempos de ciclo DP en la red PROFIBUS-DP

Si se ha configurado una red PROFIBUS-DP mediante STEP 7, STEP 7 calcula el tiempo de
ciclo DP típico previsto. De esta manera, podrá visualizar el tiempo de ciclo DP de la
configuración en la PG en los parámetros de bus.
En la figura siguiente se expone una vista de conjunto del tiempo de ciclo DP. En este
ejemplo se presupone que cada esclavo DP tiene un promedio de 4 bytes de datos.
Tiempo 17 ms
de rotación
7 ms
6 ms Velocidad: 1,5 MBit/s
5 ms
4 ms
3 ms
2 ms Velocidad: 12
MBit/s
1 ms
mín. Intervalo de
slave
Cantidad de
1 2 4 8 16 32 64
esclavos DP
Figura 5-7 Tiempos de ciclo DP en la red PROFIBUS-DP
Si se utiliza una red PROFIBUS-DP con varios maestros, deberá tener en cuenta el tiempo
de ciclo DP para cada uno de ellos. Es decir, es necesario calcular por separado el tiempo
por cada maestro y sumar los tiempos.

A5E00267854-02 5-13
Tiempo de respuesta mínimo

La figura siguiente muestra bajo qué condiciones se alcanza el tiempo de respuesta más
corto.
PCC (SiOp)
Retardo de las entradas
PAA
Inmediatamente antes de cargarse la PAE cambia el estado de la
entrada observada. Es decir, que aún se tiene en cuenta en la PAE
PAE la modificación de la señal de entrada.
Tiempo de respuesta
El programa de aplicación procesa aquí la modificación de la señal de

Programa de
usuario entrada.
PCC (SiOp)
Aquí se transfiere a las salidas la reacción del programa de aplicación

a la modificación de la señal de entrada.
PAA
Retardo de las salidas
Figura 5-8 Tiempo de respuesta mínimo
Cálculo
El tiempo de respuesta (mínimo) está formado por los tiempos siguientes:
• 1 × Tiempo de transferencia de imagen de proceso de las entradas +
• 1 × Tiempo de transferencia de imagen de proceso de las salidas +
• 1 × Tiempo de procesamiento del programa +
• 1 × Tiempo de procesamiento de sistema operativo en PCC +
Esto corresponde a la suma del tiempo de ciclo y el retardo de las entradas y salidas.
Nota
Si la CPU y el módulo de señales no se encuentran en el aparato central, habrá que añadir
el doble del tiempo de ejecución del telegrama esclavo DP (incl. el procesamiento en el
maestro DP).

5-14 A5E00267854-02
Tiempo de respuesta máximo

En la figura siguiente se muestra cuándo se presenta el tiempo de respuesta máximo.
PCC (SiOp)
Retardo de las entradas
+ tiempo de ciclo DP en
PROFIBUS-DP
PAA
Durante la carga de la PAE cambia el estado de la
entrada observada. Es decir, que ya no se tiene en
PAE
cuenta en la PAE la modificación de la señal de
entrada.
Programa de
aplicación
Tiempo de respuesta
PCC (SiOp)
PAA
Aquí se tiene en cuenta en la PAE la modificación de
PAE la señal de entrada.
El programa de aplicación procesa aquí la
Programa de modificación de la señal de entrada.
usuario
PCC(SiOp)
Aquí se transfiere a las salidas la reacción del
programa de aplicación a la modificación de la señal de
entrada.
PAA Retardo de las salidas
+ tiempo de ciclo DP en
PROFIBUS-DP
Figura 5-9 Tiempo de respuesta máximo
Cálculo
El tiempo de respuesta (máximo) está formado por los tiempos siguientes:
• 2 × Tiempo de transferencia de imagen de proceso de las entradas +
• 2 × Tiempo de transferencia de imagen de proceso de las salidas +
• 2 × Tiempo de procesamiento de sistema operativo +
• 2 × Tiempo de procesamiento del programa +
• 2 × Tiempo de ejecución del telegrama esclavo DP (incl. procesamiento en maestro DP)
+
Esto corresponde a la suma del doble del tiempo de ciclo y el retardo de las entradas y
salidas, así como el doble del tiempo de ciclo DP.

A5E00267854-02 5-15
Accesos directos a la periferia

Es posible acortar los tiempos de respuesta mediante accesos directos a la periferia desde
el programa de aplicación. Por ejemplo con:
• L PEB o
• T PAW.
se pueden eludir en parte los tiempos de respuesta antedichos.
Reducción del tiempo de respuesta

De esta manera se reduce el máximo tiempo de respuesta a
• retardo de las entradas y las salidas
• tiempo de ejecución del programa de aplicación (que puede ser interrumpido por el
procesamiento de alarmas de mayor prioridad)
• tiempo de ejecución de los accesos directos
• 2 x tiempo de rotación de DP
En la tabla se especifican los tiempos de ejecución y las instrucciones de acceso directo de
las CPU a módulos periféricos. Los tiempos indicados constituyen “valores ideales”.
Tabla 5-6 Reducción del tiempo de respuesta
Tipo de acceso CPU CPU CPU CPU

412-1 414-2 416-2 417-4
412-2 414-3 416-3
Módulo de periferia
Leer byte 3,0 μs 2,7 μs 2,4 μs 2,3 μs
Leer palabra 4,7 μs 4,4 μs 3,9 μs 3,8 μs
Leer doble palabra 7,6 μs 7,2 μs 6,9 μs 6,7 μs
Escribir byte 3,2 μs 2,8 μs 2,4 μs 2,3 μs
Escribir palabra 4,7 μs 4,5 μs 4,1 μs 4,0 μs
Escribir palabra doble 8,1 μs 7,7 μs 7,3 μs 7,2 μs
Aparato de ampliación con acoplamiento local
Escribir palabra doble 21,1 μs 20,7 μs 20,4 μs 20,2 μs

5-16 A5E00267854-02
Tabla 5-6 Reducción del tiempo de respuesta, continuación
Tipo de acceso CPU CPU CPU CPU

412-1 414-2 416-2 417-4
412-2 414-3 416-3
Leer byte en el aparato de ampliación con acoplamiento remoto
Escribir doble palabra 44,0 μs 44,0 μs 44,0 μs 44,0 μs
Los tiempos mencionados son tiempos de procesamiento de la CPU y son válidos, siempre
que no se indique lo contrario, para los módulos de señales en el aparato central.
Nota
También se pueden obtener breves tiempos de respuesta utilizando alarmas de proceso
(vea el apartado 5.8).
5.6 Cálculo de los tiempos de ciclo y de respuesta
Tiempo de ciclo
1. Determine el tiempo de procesamiento del programa de aplicación valiéndose de la lista
de operaciones.
2. Calcule y añada el tiempo de transferencia para la imagen del proceso. Los respectivos
valores orientativos se especifican en la tabla 5-3.
3. Añada el tiempo de ejecución en el punto de control del ciclo. Los respectivos valores
orientativos se especifican en la tabla 5-3.
El resultado obtenido entonces equivale al tiempo de ciclo.

A5E00267854-02 5-17
Prolongación del tiempo de ciclo debido a la comunicación y a las alarmas

4. Multiplique este resultado por el factor siguiente:
100
100 - “carga por comunicación configurada en %”
5. Calcule el tiempo de ejecución de las secciones del programa procesadoras de alarmas,
valiéndose también de la lista de operaciones. Añada el valor correspondiente de la
tabla 5-5.
Multiplique este valor por el factor obtenido en el paso 4.
Añada este valor al tiempo de ciclo teórico tantas veces como la alarma sea activada en
efecto/probablemente durante el tiempo de ciclo.
Como resultado se obtiene el tiempo de ciclo real aproximado. Anote este resultado.
Tabla 5-7 Ejemplo de cálculo del tiempo de respuesta
Tiempo de respuesta mínimo Tiempo de respuesta máximo

6. Calcule e incluya ahora los retardos de 6. Multiplique el tiempo de ciclo real por el
las salidas y entradas, así como factor 2.
eventualmente
t l t llos tiempos
ti d
de ciclo
i l DP en la
l 7. Calcule e incluya ahora los retardos de
red PROFIBUS DP. las salidas y entradas, así como los tiempos
de ciclo DP en la red PROFIBUS-DP.
7. Como resultado se obtiene el tiempo de 8. Como resultado se obtiene el tiempo de
respuesta mínimo. respuesta máximo.
5.7 Ejemplos de cálculo para los tiempos de ciclo y

de respuesta
Ejemplo I
Se dispone de un S7-400 configurado con los siguientes módulos en el aparato central:
• una CPU 414-2
• 2 módulos de entrada digital SM 421; DI 32×DC 24 V (4 bytes respectivamente en PA)
• 2 módulos de salida digital SM 422; DO 32×DC 24 V/0,5A (4 bytes respectivamente en
PA)
Programa de usuario
Según la lista de operaciones, su programa de aplicación tiene un tiempo de ejecución de
12 ms.

5-18 A5E00267854-02
Cálculo del tiempo de ciclo

En este ejemplo se obtiene el tiempo de ciclo a base de los tiempos siguientes:
• Puesto que el factor específico de la CPU es 1,0, el tiempo de procesamiento del
programa de usuario es de:
aprox. 2,12, ms
• Tiempo de transferencia para la imagen del proceso
Imagen de proceso: 13 μs + 16 bytes×1,5 μs = aprox. 0,037 ms
• Tiempo de ejecución de sistema operativo en el punto de control de ciclo:
aprox. 0,23 ms
El tiempo de ciclo se obtiene sumando los tiempos antedichos:
Tiempo de ciclo = 15,0 ms + 0,05 ms + 0,17 ms = 12,27 ms.
Cálculo del tiempo de ciclo real

• Inclusión de la carga por comunicación (valor preajustado: 20%):
15,22 ms * 100 / (100-20) = 15,24 ms.
• No se prevé el procesamiento de alarmas.
Por consiguiente, el tiempo de ciclo real redondeado es de 15,3 ms.
Cálculo del tiempo de respuesta máximo

• Tiempo de respuesta máximo
15,3 ms * 2 = 30,06 ms.
• El retardo de las entradas y salidas es despreciable.
• Todos los componentes están enchufados en el bastidor central, por lo que no deben
tenerse en cuenta los tiempos de ciclo DP.
• No se prevé el procesamiento de alarmas.
Por consiguiente, el tiempo de respuesta máximo redondeado es de = 31 ms.
Ejemplo II
Se dispone de un S7-400 configurado con los módulos siguientes:
• una CPU 414-2
• 4 módulos de entrada digital SM 421; DI 32×DC 24 V (4 bytes respectivamente en PA)
• 3 módulos de salida digital SM 422; DO 16×DC 24 V/2A (2 bytes respectivamente en
PA)
• 2 módulos de entrada analógica SM 431; AI 8×13Bit (no en PA)
• 2 módulos de salida analógica SM 432; AO 8×13Bit (no en PA)
Parámetros de la CPU
La CPU se ha parametrizado como sigue:
• Carga del ciclo por la comunicación: 40 %

A5E00267854-02 5-19
Según la lista de operaciones, el programa de aplicación tiene un tiempo de ejecución de
10,0 ms.
Cálculo del tiempo de ciclo

En este ejemplo se obtiene el tiempo de ciclo teórico a base de los tiempos siguientes:
• Puesto que el factor específico de la CPU es 1,0, el tiempo de procesamiento del
programa de usuario es de:
aprox. 10,1 ms
• Tiempo de transferencia para la imagen del proceso
Imagen de proceso: 13 μs + 22 bytes×1,5 μs = aprox. 0,049 ms
• Tiempo de ejecución de sistema operativo en punto de control de ciclo:
aprox. 0,23 ms
El tiempo de ciclo se obtiene sumando los tiempos antedichos:
Tiempo de ciclo = 10,0 ms + 0,049 ms + 0,23 ms = 10,28 ms.
Cálculo del tiempo de ciclo real

• Inclusión de la carga por comunicación:
10,23 ms * 100 / (100-40) = 17,1 ms.
• Cada 100 ms es activada una alarma horaria con un tiempo de ejecución de 0,5 ms.
La alarma puede ser activada una vez como máximo durante cada ciclo:
0,5 ms + 0,35 ms (de la tabla 5-5) = 0,85 ms.
Inclusión de la carga por comunicación:
0,85 ms * 100 / (100-40) = 1,42 ms.
• 17,05 ms + 1,42 ms = 18,52 ms.
Por consiguiente, si se tienen en cuenta los segmentos de tiempo el tiempo de ciclo real es
de 18,5 ms.

5-20 A5E00267854-02
Cálculo del tiempo de respuesta máximo

• Tiempo de respuesta máximo
18,5 ms * 2 = 37 ms.
• Tiempos de retardo de las entradas y salidas
-- El módulo de entrada digital SM 421; DI 32×DC 24 V tiene un retardo de entrada de
4,8 ms por canal como máximo.
-- El módulo de salida digital SM 422; DO 16×DC 24 V/2A tiene un retardo de salida
insignificante.
-- El módulo de entrada analógica SM 431; AI 8×13Bit se ha parametrizado para una
supresión de frecuencias perturbadoras de 50 Hz. De ello resulta un tiempo de
conversión de 25 ms por cada canal. Como están activados 8 canales, resulta un
tiempo de ciclo para el módulo de entrada analógica de 200 ms.
-- El módulo de salida analógica SM 432; AO 8×13Bit se ha parametrizado para el
margen de medida 0 a 10 V. De ello resulta un tiempo de conversión de 0,3 ms por
cada canal. Como están activados 8 canales, resulta un tiempo de ciclo de 2,4 ms. A
este tiempo hay que añadir aún el tiempo de estabilización para una carga óhmica,
que es de 0,1 ms. Para una salida analógica resulta entonces un tiempo de respuesta
de 2,5 ms.
• Todos los componentes están enchufados en el bastidor central, por lo que no deben
tenerse en cuenta los tiempos de ciclo DP.
• Caso 1: Al leerse una señal de entrada digital se activa un canal de salida del módulo de
salida digital. De ello resulta el siguiente tiempo de respuesta:
Tiempo de respuesta = 38 ms + 4,8 ms = 41,8 ms.
• Caso 2: Se lee un valor analógico y se emite un valor analógico. De ello resulta el
siguiente tiempo de respuesta:
Tiempo de respuesta = 38 ms + 200 ms + 2,5 ms = 239,5 ms.

A5E00267854-02 5-21
5.8 Tiempo de respuesta a alarmas
Definición del tiempo de respuesta a alarmas

El tiempo de respuesta a alarmas es el tiempo que transcurre desde la primera aparición de
una señal de alarma hasta la llamada de la primera instrucción en el OB de tratamiento de
alarmas.
Por lo general rige lo siguiente: Tienen preferencia las alarmas de mayor prioridad. Es decir,
el tiempo de respuesta a alarmas se prolonga en el tiempo de ejecución del programa para
los OBs de tratamiento de alarmas de mayor prioridad y los de igual prioridad no procesados
aún que se hubieran presentado antes (cola de espera).
Nota
Mediante peticiones de lectura y escritura con cantidad de datos máxima (aprox. 460 bytes) se pueden
retrasar los tiempos de respuesta ante alarmas.
Al transferirse alarmas entre la CPU y el maestro DP, se puede notificar actualmente desde una línea
DP en cada instante sólo una alarma de diagnóstico o de proceso.
Cálculo
Mínimo tiempo de respuesta a alarma de la CPU Máximo tiempo de respuesta a alarma de la CPU
+ mínimo tiempo de respuesta a alarma de los + máximo tiempo de respuesta a alarma de los
módulos de señales módulos de señales
+ tiempo de ciclo DP en PROFIBUS-DP + 2 * tiempo de ciclo DP en PROFIBUS-DP
= tiempo de respuesta a alarma más corto = tiempo de respuesta a alarma más largo
Figura 5-10 Cálculo del tiempo de respuesta a alarmas
Tiempos de respuesta a alarmas de proceso y de diagnóstico de las CPU
Tabla 5-8 Tiempos de respuesta a alarmas de proceso y de diagnóstico; tiempo máximo de re-
spuesta a alarmas sin comunicación
CPU Tiempos de respuesta a a Tiempos de respuesta a Error asíncrono (OB 85

alarmas de proceso alarmas de diagnóstico en la actualización de la
imagen de proceso)
mín. máx. mín. máx.
412-1/-2 544 μs 560 μs 608 μs 624 μs 392 μs
414-2/-3 325 μs 335 μs 365 μs 375 μs 300 μs
416-2/-3 220 μs 230 μs 245 μs 255 μs 200 μs
417-4 200 μs 210 μs 225 μs 235 μs 180 μs

5-22 A5E00267854-02
Prolongación del máximo tiempo de respuesta a una alarma debido a la comunicación

El tiempo máximo de respuesta ante alarmas se prolonga si las funciones de comunicación
se encuentran activas. Esta prolongación se calcula mediante las fórmulas siguientes:
CPU 412: tv = 200 μs + 1000 μs × n%
CPU 414-417: tv = 100 μs + 1000 μs × n%
A tal efecto, n = carga del ciclo por comunicación
Módulos de señales
El tiempo de respuesta a una alarma de proceso de los módulos de señales está formado
por los tiempos siguientes:
• Módulos de entrada digital
Tiempo de respuesta a una alarma de proceso = tiempo de tratamiento de alarma interno
+ retardo de entrada
Los distintos tiempos figuran en la hoja de características del respectivo módulo de
entrada digital.
• Módulos de entrada analógica
Tiempo de respuesta a una alarma de proceso = tiempo de tratamiento de alarmas
interno + tiempo de conversión
El tiempo de tratamiento de alarmas interno de los módulos de entrada analógica es
despreciable. Los tiempos de conversión figuran en la hoja de características del
respectivo módulo de entrada analógica.
El tiempo de reacción a alarma de diagnóstico de los módulos de señales es el tiempo que
transcurre desde la detección de un evento de diagnóstico por el módulo de señales hasta la
activación de la alarma de diagnóstico por este módulo de señales. Dicho tiempo es tan
reducido que puede despreciarse.
Tratamiento de alarmas de proceso

Cuando se llama al OB 40 de alarma de proceso se inicia el tratamiento de alarmas de
proceso. Las alarmas de mayor prioridad interrumpen el tratamiento de alarmas de proceso.
Los accesos directos a la periferia se efectúan durante el tiempo de ejecución de la
instrucción. Al terminar el tratamiento de alarmas de proceso prosigue la ejecución cíclica
del programa o se llaman y procesan otros OBs de alarma de prioridad igual o menor.

A5E00267854-02 5-23
5.9 Ejemplo de cálculo del tiempo de respuesta a alarmas
Elementos del tiempo de respuesta a alarma

Recordemos que el tiempo de reacción a alarma de proceso consta de:
• el tiempo de respuesta a alarmas de proceso de la CPU y
• el tiempo de respuesta a alarmas de proceso del módulo de señales, así como
• 2 × Tiempo de ciclo DP en PROFIBUS-DP
Ejemplo: se dispone de un S7-400 formado por una CPU 416-2 y 4 módulos digitales
integrados en el aparato central. Un módulo de entrada digital es el
SM 421; DI 16×UC 24/60 V; con alarma de proceso y de diagnóstico. Al parametrizar la CPU
y los módulos SM se ha habilitado únicamente la alarma de proceso. Se prescinde del
procesamiento, el diagnóstico y el tratamiento de errores controlados por tiempo. Para el
módulo de entrada digital se ha parametrizado un retardo de entrada de 0,5 ms. No se
requiere ninguna actividad en el punto de control del ciclo. Se ha ajustado una carga del
ciclo por comunicación del 20 %.
Cálculo
En este ejemplo se obtiene el tiempo de respuesta a una alarma de proceso a partir de los
tiempos siguientes:
• Tiempo de respuesta ante alarma de proceso de la CPU 416-2: aprox. 0,23 ms
• Prolongación debida a la comunicación aplicando la fórmula de la tabla 5-11 :
100 μs + 1000 μs × 20% = 300 μs = 0,3 ms
• Tiempo de respuesta ante alarma de proceso del SM 421; DI 16×UC 24/60 V:
-- tiempo de tratamiento de alarma interno: 0,5 ms
-- retardo a la entrada: 0,5 ms
• Como los módulos de señales están enchufados en el aparato central,
carece de importancia el tiempo de ciclo DP en PROFIBUS-DP.
El tiempo de reacción a alarma de proceso equivale a la suma de los tiempos antedichos:
Tiempo de respuesta ante alarma de proceso = 0,35 ms +0,3 ms + 0,5 ms + 0,5 ms = aprox.
1,53 ms.
Este es el tiempo que transcurre desde la aplicación de una señal a la entrada digital hasta
la primera instrucción en el OB 40.

5-24 A5E00267854-02
5.10 Reproducibilidad de alarmas de retardo y alarmas cíclicas
Definición de “reproducibilidad”
Alarma de retardo:
Desfase temporal entre la llamada de la primera instrucción en el OB de alarma y el instante
de alarma programado.
Alarma cíclica:
Margen de fluctuación del intervalo existente entre dos llamadas consecutivas, medido cada
vez en la primera instrucción del OB de alarma.
Reproducibilidad
En la tabla 5-9 se indica la reproducibilidad de las alarmas de retardo y cíclicas en las CPU.
Tabla 5-9 Reproducibilidad de las alarmas de retardo y cíclicas en las CPU
Módulo Reproducibilidad
Alarma de retardo Alarma cíclica
CPU 412-1/-2 --220 μs / +220 μs --35 μs / +35 μs
CPU 414-2/-3 --235 μs / +205 μs --35 μs / +35 μs
CPU 416-2/-3 --210 μs / +210 μs --20 μs / +20 μs
CPU 417-4 --220 μs / +200 μs --20 μs / +20 μs
Estos tiempos rigen únicamente si la alarma puede ejecutarse efectivamente en ese instante
y no es retardada p.ej. por otras alarmas de mayor prioridad o por alarmas de igual prioridad
no ejecutadas aún.

A5E00267854-02 5-25

5-26 A5E00267854-02
Especificaciones técnicas 6
Índice del capítulo

6.1 Especificaciones técnicas de la CPU 412-1; (6ES7412-1XF04-0AB0) 6-2
6.2 Especificaciones técnicas de la CPU 412-2; (6ES7412-2XG04-0AB0) 6-6
6.3 Especificaciones técnicas de la CPU 414-2; (6ES7414-2XG04-0AB0) 6-11
6.4 Especificaciones técnicas de la CPU 414-3; (6ES7414-3XJ04-0AB0) 6-16
6.5 Especificaciones técnicas de la CPU 416-2; (6ES7416-2XK04-0AB0, 6-21
6ES7416-2FK04-0AB0)
6.6 Especificaciones técnicas de la CPU 416-3; (6ES7416-3XL04-0AB0) 6-26
6.7 Especificaciones técnicas de la CPU 417-4; (6ES7417-4XL04-0AB0) 6-31
6.8 Especificaciones técnicas de las Memory Cards 6-36

A5E00267854-02 6-1

(6ES7412-1XF04-0AB0)
CPU y versión de firmware Areas de datos y su remanencia
Referencia 6ES7412-1XF04-0AB0 Área de datos remanente en Memorias central y de carga
total (incl. marcas, en conjunto (con pila de
• Versión de firmware V 4.0.0
temporizadores y respaldo)
Paquete de programas a partir de STEP 7 V 5.2 SP1 contadores)
correspondiente HF3 con actualización HW
Marcas 4 Kbytes
Memorias
• remanencia ajustable de MB 0 a MB 4095
Memoria central
• remanencia preajustada de MB 0 a MB 15
• integrada 72 Kbytes para código
Marcas de ciclo 8 (1 byte de marcas)
72 Kbytes para datos
Bloques de datos máx. 511
Memoria de carga (DB 0 reservado)
• integrada RAM 256 Kbytes • tamaño máx. 64 Kbytes
• ampliable FEPROM con tarjeta de memoria Datos locales (ajustables) máx. 8 bytes
(FLASH) hasta 64 Mbytes
• por defecto 4 Kbytes
• ampliable RAM con tarjeta de memoria
(RAM) hasta 64 Mbytes Bloques
Respaldo con pila sí, todos los datos OB véase lista de operaciones
Tiempos de ejecución típicos • tamaño limitado por la memoria de

trabajo
Tiempos de ejecución de
Profundidad de anidamiento
• operaciones binarias 0,1 µs
• según clase de prioridad 24
• operaciones de palabras 0,1 µs
• adicionales dentro de un 1
• aritmética en coma fija 0,1 µs OB de error
• aritmética en coma 0,3 µs FB máx. 256
flotante
• tamaño limitado por la memoria de
Temporizadores, contadores y su remanencia trabajo
Contadores S7 2048 FC máx. 256
• remanencia ajustable de Z 0 a Z 2047 • tamaño limitado por la memoria de
• por defecto de Z 0 a Z 7 trabajo
• rango de contaje 1 a 999 Areas de direccionamiento (entradas/salidas)
Contador IEC sí Area total de 4 Kbytes/4 Kbytes

direccionamiento de periferia
• tipo SFB
• descentralizada incl. direcciones de
Temporizadores S7 2048 diagnóstico, direcciones para
• remanencia ajustable de T 0 a T 2047 interfases de periferia etc..
• por defecto ningún temporizador interfaz MPI/DP 2 Kbytes/2 Kbytes

remanente
• rango de temporización 10 ms a 9.990 s Imagen del proceso 4 Kbytes/4 Kbytes
Temporizador IEC sí (ajustable)
• tipo SFB • por defecto 128 bytes/128 bytes

• cantidad de imágenes máx. 15
parciales
• datos consistentes máx. 244 bytes
Canales digitales máx. 32768/32768
• centralizados máx. 32768/32768
Canales analógicos máx. 2048/2048
• centralizados máx. 2048/2048

6-2 A5E00267854-02
Ampliación Funciones de aviso S7

Aparatos centrales/de máx. 1/21 Cantidad de equipos máx. 8
ampliación registrables para funciones
de aviso (p. ej. WIN CC o
Modo multiprocesador máx. 4 CPU
SIMATIC OP)
(con UR1 ó UR2)
Avisos de símbolos sí
Cantidad de IM enchufables máx. 6
(total) • cantidad de avisos
• IM 460 máx. 6 -- en total máx. 512
-- base de 100 ms ninguno
• IM 463-2 máx. 4
-- base de 500 ms máx. 256
Cantidad de maestros DP
-- base de 1.000 ms máx. 256
• integrados 1
• cantidad de valores 1
• a través de IM 467 máx. 4 adicionales/aviso
• a través de CP 443-5 máx. 10 -- con base de 100 ninguno
Ext. ms
IM 467 no se puede utilizar en combinación con CP 443-5 -- con base de 500, 1
Ext. 1.000 ms
IM 467 no se puede utilizar en combinación con CP 443-1
Avisos de bloques sí
EX40 en funcionamiento PN IO
Cantidad de módulos S5 máx. 6
• bloques ALARM_S/SQ máx. 70
o bloques ALARM_D/
enchufables a través de
DQ activos
cápsula de adaptación (en el
simultáneamente
bastidor central)
Bloques ALARM_8 sí
Módulos de función y
procesadores de • Cantidad de órdenes de máx. 300
comunicación operables comunicación para
bloques ALARM_8 y
• FM limitado por la cantidad de
bloques para
slots y de enlaces
comunicación S7
• CP 440 limitado por la cantidad de (ajustable)
slots
• preajustado 150
• CP 441 limitado por la cantidad de
Avisos del sistema de sí
conexiones
control de procesos
• CP Profibus y Ethernet máx. 14
Cantidad de archivos 4
incl. CP 443-5 Extended
registrables
e IM 467
simultáneamente (SFB 37
Funciones de tiempo AR_SEND)
Reloj sí Funciones de test y puesta en marcha
• respaldado sí Observar/forzar variable sí
• resolución 1 ms • Variables Entradas/salidas, marcas, DB,
entradas/salidas periféricas,
• precisión en caso de
temporizadores, contadores
-- POWER OFF divergencia/día 1,7 s
• Cantidad de variables máx. 70
-- POWER ON divergencia/día 8,6 s
Forzado permanente sí
Contadores de horas de 8
funcionamiento
• Variables Entradas/salidas, marcas,
entradas/salidas periféricas
• números 0a7
• valores posibles 0 a 32.767 horas
Estado del bloque sí
• granularidad 1 hora
Paso individual sí
• remanencia sí
Búfer de diagnóstico sí
Sincronización de la hora sí
• Cantidad de registros máx. 200 (ajustable)
• en PLC, MPI y DP como maestro o esclavo
• Por defecto 120
Cantidad de puntos de 4
parada

A5E00267854-02 6-3
Funciones de comunicación 1ª interfaz, funcionamiento MPI

Comunicación PG/OP sí • Servicios
Cantidad de OPs 15 sin procesamiento de -- comunicación sí
conectables avisos, 8 con procesamiento PG/OP
de avisos
-- routing sí
Cantidad de recursos de 16, de ellos 1 reservado para
-- comunicación datos sí
enlace para enlaces S7 por PG y 1 para OP
globales
todos los interfaces y CPs
Comunicación por datos sí -- comunicación sí
globales básica S7
• Cantidad de círculos máx. 8 -- comunicación S7 sí

GD • Velocidades de hasta 12 Mbaudios
• Cantidad de paquetes transmisión
GD 1ª interfaz, funcionamiento maestro DP
-- Emisor máx. 8 • Servicios
-- Receptor máx. 16 -- comunicación sí
PG/OP
• Tamaño de los máx. 64 bytes
paquetes GD -- routing sí
-- de ellos 1 variable -- comunicación
consistentes básica S7
-- comunicación S7
Comunicación básica S7 sí
-- equidistancia sí
• en funcionamiento MPI vía SFC X_SEND, X_RCV,
X_GET y X_PUT -- SYNC/FREEZE sí
• en funcionamiento DP vía SFC I_GET e I_PUT -- activar/desactivar sí

esclavos DP
• datos útiles por orden máx. 76 bytes
• Velocidades de hasta 12 Mbaudios
-- de ellos 1 variable transferencia
consistentes
• Cantidad de esclavos máx. 32
Comunicación S7 sí DP
• datos útiles por orden máx. 64 Kbytes • Area de máx. 2 Kbytes entradas / 2
-- de ellos 1 variable (462 bytes) direccionamiento Kbytes salidas
consistentes • Datos útiles por esclavo máx. 244 byte E,
Comunicación compatible vía FC AG_SEND y DP máx. 244 byte S,
con S5 AG_RECV, máximo vía 10 CP máx. 244 slots
443-1 o 443-5 máx. 128 bytes por slot
• datos útiles por orden máx. 8 bytes Nota:

-- de ellos 240 bytes • La suma total de los bytes de entrada de todos los slots
consistentes no puede ser superior a 244.
Comunicación estándar sí (a través de CP y FB

• La suma total de los bytes de salida de todos los slots no
puede ser superior a 244.
(FMS) cargable)
• El área de memoria de la interfaz (máx. 2 KBytes entra-
Interfaces das / 2 KBytes salidas) no puede exceder en total en los
1ª interfaz 32 esclavos.
Tipo de interfaz integrada

Física RS 485/Profibus
Aislamiento galvánico sí
Alimentación en la interfaz máx. 150 mA
(DC 15 a 30 V)
Cantidad de recursos de MPI: 16
enlace DP: 16
Funcionalidad
• MPI sí
• PROFIBUS DP maestro DP/esclavo DP

6-4 A5E00267854-02
1ª interfaz, funcionamiento esclavo DP Modo isócrono

• Servicios Datos útiles por esclavo en máx. 244 bytes
-- Estado/Forzar modo isócrono
-- Programación Cantidad máxima de bytes Debe ser válido:
y esclavos en una imagen Cantidad de bytes / 100 +
-- Routing
de proceso cantidad de esclavos < 16
• Archivo GSD http://www.ad.siemens.de/csi_
e/gsd Equidistancia sí
• Velocidades de hasta 12 Mbaudios Frecuencia mínima 1,5 ms

transferencia 0,5 ms sin utilizar la
SFC 126, 127
• Memoria intermedia 244 bytes entradas /
Frecuencia máxima
244 bytes salidas 32 ms
véase el manual
-- slots virtuales máx. 32 Funcionamiento isócrono
-- datos útiles por máx. 32 bytes
Tiempo de sincronización CiR
área de direcciones
-- de ellos 32 bytes Carga base 100 ms
consistentes Tiempo por byte de E/S 200 µs
Programación Dimensiones
Lenguaje de programación KOP, FUP, AWL, SCL Dimensiones de montaje 25×290×219
Juego de operaciones véase lista de operaciones (A×A×P en mm)
Niveles de paréntesis 8 Slots requeridos 1
Funciones de sistema véase lista de operaciones Peso aprox. 0,72 kg

(SFC) Tensiones, intensidades
Cantidad de funciones SFC Consumo de corriente del típ. 0,6 A
activas a la vez por línea bus S7-400 (5 V c.c.) máx. 0,7 A
• DPSYC_FR 2 Consumo de corriente del Suma de los consumos de los
• D_ACT_DP 4 bus S7-400 (DC 24 V) componentes conectados a
• RD_REC 8 La CPU no consume los interfaces MPI/DP, pero
corriente a 24 V, sólo máx. 150 mA por interface
• WR_REC 8 proporciona esta tensión al
• WR_PARM 8 interface MPI/DP.
• PARM_MOD 1 Intensidad de respaldo 350 µA

máx. 890
• WR_DPARM 2
Tiempo máximo de v. manual Datos de los
• DPNRM_DG 8 respaldo módulos, capítulo 3.3
• RDSYSST 1 ... 8 Alimentación de la CPU con DC 5 a 15 V
• DP_TOPOL 1 tensión de respaldo externa
Bloques de función del v. lista de operaciones Disipación del módulo típ. 3,0 W
sistema (SFB)
Cantidad de bloques SFB
activos a la vez
• RDREC 8
• WRREC 8
Protección del programa de por contraseña
usuario
Acceso a datos coherentes sí
en la imagen del proceso

A5E00267854-02 6-5

(6ES7412-2XG04-0AB0)
Referencia 6ES7412-2XG04-0AB0 Área de datos remanente en Memorias central y de carga
total (incl. marcas, en conjunto (con pila
temporizadores y tampón)
Marcas 4 Kbytes
Memorias
Memoria central
Bloques de datos máx. 511 (DB 0 reservado)
Memoria de carga
• tamaño máx. 64 Kbytes
• integrada RAM 256 Kbytes
Datos locales (ajustables) máx. 8 Bytes
• ampliable FEPROM con tarjeta de memoria
(FLASH) hasta 64 Mbytes • preajustado 4 Kbytes
• ampliable RAM con tarjeta de memoria Bloques

(RAM) hasta 64 Mbytes OB véase lista de operaciones
Respaldo sí • tamaño máx. 64 Kbytes
• con pila todos los datos Profundidad de anidamiento
• sin pila ninguno • según clase de prioridad 24
Tiempos de ejecución típicos • adicionales dentro de un 1
Tiempos de ejecución de OB de error
• operaciones binarias 0,1 µs FB máx. 256
• operaciones de palabras 0,1 µs • tamaño máx. 64 Kbytes
• aritmética en coma fija 0,1 µs FC máx. 256
• aritmética en coma 0,3 µs • tamaño máx. 64 Kbytes

flotante Areas de direccionamiento (entradas/salidas)
Temporizadores, contadores y su remanencia Area total de 4 Kbytes/4 Kbytes
Contadores S7 2048 direccionamiento de periferia
• remanencia ajustable de Z 0 a Z 2047 • descentralizada incl. direcciones de

diagnóstico, direcciones para
• por defecto de Z 0 a Z 7 interfases de periferia etc..
• rango de contaje 1 a 999 interfaz MPI/DP 2 Kbytes/2 Kbytes
Contador IEC sí interfaz DP 4 Kbytes/4 Kbytes
• tipo SFB Imagen del proceso 4 Kbytes/4 Kbytes
Temporizadores S7 2048 (ajustable)
• remanencia ajustable de T 0 a T 2047 • por defecto 128 bytes/128 bytes
• por defecto ningún temporizador • cantidad de imágenes máx. 15

remanente parciales
• rango de temporización 10 ms a 9.990 s • datos consistentes máx. 244 bytes
Temporizador IEC sí Canales digitales máx. 32768/

máx. 32768
• tipo SFB
• centralizados máx. 32768/
máx. 32768
Canales analógicos máx. 2048/
máx. 2048
máx. 2048

6-6 A5E00267854-02

SIMATIC OP)
(con UR1 ó UR2)
-- base de 100 ms ninguno
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 256
• integrados 2
• cantidad de valores 1
• a través de CP 443-5 máx. 10 -- con base de 100 ms ninguno
Ext.
-- con base de 500, 1
IM 467 no es compatible con el CP 443-5 Extended 1.000 ms
IM 467 no es compatible con el CP 443-1 EX40 en
funcionamiento PN IO
• bloques ALARM_ S/SQ máx. 70
o bloques ALARM_D/
DQ activos
simultáneamente
bastidor central)
Bloques ALARM_8 sí
procesadores de • Cantidad de órdenes de máx. 300
comunicación operables comunicación para
bloques ALARM_8 y
bloques para
slots y de enlaces
comunicación S7
• CP 440 limitado por la cantidad de (ajustable)
slots
• Por defecto 150
Avisos del sistema de control sí
conexiones
de procesos
CPs incl. CP 443-5
registrables
Extended e IM 467
Funciones de tiempo AR_SEND)
Reloj sí Funciones de test y puesta en marcha
• respaldado sí Observar/Forzar variable sí
• resolución 1 ms • Variable Entradas/salidas, marcas,
DB, entradas/salidas
periféricas, temporizadores,
-- POWER OFF divergencia/día 1,7 s contadores
-- POWER ON divergencia/día 8,6 s • Cantidad de variables máx. 70
Contadores de horas de 8 Forzar sí
funcionamiento
• Variable Entradas/salidas, marcas,
• números 0a7 entradas/salidas periféricas
• valores posibles 0 a 32.767 horas • Cantidad máx. 64
• granularidad 1 hora Estado del bloque sí
• remanencia sí Paso individual sí
Sincronización de la hora sí Búfer de diagnóstico sí
• en PLC, MPI y DP como maestro o esclavo • Cantidad de registros máx. 400 (ajustable)
• Por defecto 120
parada

A5E00267854-02 6-7
Funciones de comunicación 1ª interfaz funcionamiento MPI

conectables avisos, 8 con procesamiento PG/OP
de avisos
-- routing sí
globales
-- comunicación básica sí
Comunicación por datos sí
S7
globales
-- comunicación S7 sí
• Cantidad de círculos GD máx. 8
• Cantidad de paquetes
transferencia
GD
1ª interfaz funcionamiento maestro DP
-- Emisor máx. 8
• Servicios
-- Receptor máx. 16
-- comunicación sí
• Tamaño de los paquetes máx. 64 bytes PG/OP
GD
-- routing sí
-- de ellos consistentes 1 variable -- comunicación básica sí
Comunicación básica S7 sí S7
• en funcionamiento MPI vía SFC X_SEND, X_RCV, -- comunicación S7 sí
X_GET y X_PUT -- equidistancia sí
• en funcionamiento vía SFC I_GET y I_PUT -- SYNC/FREEZE sí
maestro DP
-- activar/desactivar sí
• datos útiles por orden máx. 76 bytes esclavos DP
-- de ellos consistentes 1 variable • Velocidades de hasta 12 Mbaudios
Comunicación S7 sí transferencia
• datos útiles por orden máx. 64 Kbytes • Cantidad de esclavos máx. 32

DP
-- de ellos consistentes 1 variable (462 bytes)
• Área de máx. 2 Kbytes entradas / 2
Comunicación compatible vía FC AG_SEND y direccionamiento Kbytes salidas
con S5 AG_RECV, máx. con 10 CP
443-1 o 443-5 • Datos útiles por esclavo máx. 244 Byte E,
DP máx. 244 Byte A,
• datos útiles por orden máx. 8 bytes máx. 244 Slots
máx. 128 bytes por slot
-- de ellos consistentes 240 bytes
Comunicación estándar sí (a través de CP y FB Nota:
(FMS) cargable) • La suma total de los bytes de entrada de todos los slots
no puede ser superior a 244.
Interfaces
1ª interfaz puede ser superior a 244.
Tipo de interfaz integrado • El área de memoria de la interfaz (máx. 2 KBytes entra-
das / 2 KBytes salidas) no puede exceder en total en los
32 esclavos.
(DC 15 a 30 V)
enlace DP: 16
Funcionalidad
• MPI sí

6-8 A5E00267854-02
1ª interfaz funcionamiento esclavo DP 2ª interfaz funcionamiento esclavo DP

• Servicios Especificaciones técnicas igual que en la 1ª interfaz
-- Observar/Forzar Programación
-- Programación Lenguaje de programación KOP, FUP, AWL, SCL
-- Routing
Juego de operaciones véase lista de operaciones
• Archivo GSD http://www.ad.siemens.de/csi
_e/gsd Niveles de paréntesis 8
• Velocidades de hasta 12 Mbaudios Funciones de sistema (SFC) véase lista de operaciones

transferencia Cantidad de funciones SFC
• Memoria intermedia 244 bytes entradas / activas a la vez por línea
244 bytes salidas • WR_REC 8
-- slots virtuales máx. 32 • DP_SYC_FR 2
-- datos útiles por área máx. 32 bytes
de direcciones
• D_ACT_DP 4
-- de ellos consistentes 32 bytes • RD_REC 8
2ª interfaz • WR_PARM 8
Tipo de interfaz integrado • PARM_MOD 1
Física RS 485/Profibus • WR_DPARM 2
Aislamiento galvánico sí • DPNRM_DG 8
Alimentación en la interfaz máx. 150 mA • RDSYSST 1 ... 8

(DC 15 a 30 V) • DP_TOPOL 1
Cantidad de recursos de 16 Bloques de función del véase lista de operaciones
enlace sistema (SFB)
Funcionalidad Cantidad de bloques SFB
• PROFIBUS DP maestro DP/esclavo DP activos a la vez
2ª interfaz funcionamiento maestro DP • RDREC 8

• Servicios • WRREC 8
-- comunicación sí Protección del programa de por contraseña
PG/OP usuario
-- routing sí Acceso a datos coherentes sí
-- comunicación básica en la imagen del proceso
S7 Tiempo de sincronización CiR
-- comunicación S7
Carga base 100 ms
Tiempo por byte de E/S 200 µs
-- SYNC/FREEZE sí
Modo isócrono
esclavos DP Datos útiles por esclavo en máx. 244 bytes
modo isócrono
transferencia Cantidad máxima de bytes y Debe observarse:
esclavos en una imagen de Número de bytes / 100 +
• Cantidad de esclavos máx. 64 proceso
DP número de esclavos < 16
Equidistancia sí
direccionamiento Kbytes salidas Frecuencia mínima 1,5 ms,
0,5 ms sin utilizar la
• Datos útiles por esclavo máx. 244 bytes E,
SFC 126, 127
DP máx. 244 bytes A,
máx. 244 slots Frecuencia máxima 32 ms
v. manual 5 ms
Nota: Funcionamiento isócrono
• La suma total de los bytes de entrada de todos los slots Dimensiones
Dimensiones de montaje 25×290×219
(A×A×P en mm)
• El área de memoria de la interfaz (máx. 2 KBytes entra- Slots requeridos 1
das / 2 KBytes salidas) no puede exceder en total en los Peso 0,72 kg
32 esclavos.

A5E00267854-02 6-9
Tensiones, intensidades
Consumo de corriente del típ. 1,0 A
bus S7-400 (5 V c.c.) máx. 1,2 A
Consumo de corriente del Suma de los consumos de
bus S7-400 (DC 24 V) los componentes conectados
La CPU no consume a los interfaces MPI/DP, pero
corriente a 24 V, máx. 150 mA por interface
simplemente proporciona
esta tensión en la interfaz
MPI/DP.
Corriente de respaldo típ. 350 µA
máx. 890 µA
Tiempo máximo de respaldo v. manual Datos de los
módulos, capítulo 3.3
Alimentación de la CPU con DC 5 a 15 V
tensión de respaldo externa
Disipación del módulo típ. 4,5 W

6-10 A5E00267854-02

(6ES7414-2XG04-0AB0)
Referencia 6ES7414-2XG04-0AB0 Área de datos remanente en Memorias central y de carga
total (incl. marcas, en conjunto (con pila
temporizadores y tampón)
Marcas 8 Kbytes
Memorias
Memoria central
Bloques de datos máx. 4.095 (DB 0 reservado)
Memoria de carga
Datos locales (ajustables) máx. 16 Kbytes
(FLASH) hasta 64 Mbytes • por defecto 8 Kbytes

Respaldo con pila sí, todos los datos • tamaño máx. 64 Kbytes
Tiempos de ejecución típicos Profundidad de anidamiento
Tiempos de ejecución de • según clase de prioridad 24
• operaciones binarias 0,06 µs • adicionales dentro de un 1
• operaciones de palabras 0,06 µs OB de error
• aritmética en coma fija 0,06 µs FB máx. 2.048

flotante FC máx. 2.048
Temporizadores, contadores y su remanencia • tamaño máx. 64 Kbytes
Contadores S7 2048 Areas de direccionamiento (entradas/salidas)
• remanencia ajustable de Z 0 a Z 2047 Area total de 8 Kbytes/8 Kbytes
• por defecto de Z 0 a Z 7 direccionamiento de periferia
• rango de contaje 1 a 999 • descentralizada incl. direcciones de

Contador IEC sí interfases de periferia etc.
• tipo SFB interfaz MPI/DP 2 Kbytes/2 Kbytes
Temporizadores S7 2048 interfaz DP 6 Kbytes/6 Kbytes
• remanencia ajustable de T 0 a T 2047 Imagen del proceso 8 Kbytes/8 Kbytes
• por defecto ninguno remanente (ajustable)
• rango de temporización 10 ms a 9.990 s • por defecto 256 bytes/256 bytes
Temporizador IEC sí • cantidad de imágenes máx. 15

parciales
• tipo SFB
Canales digitales máx. 65536/
máx. 65536
máx. 65536
máx. 4096
máx. 4096

A5E00267854-02 6-11

SIMATIC OP)
(con UR1 ó UR2)
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 512
• integrados 2
• cantidad de valores
• a través de CP443-5 Ext. máx. 10 -- con base de 100 ms máx. 1
IM 467 no se puede utilizar en combinación con CP 443-5 -- con base de 500, máx. 10
Ext. 1.000 ms
IM 467 no es compatible con el CP 443-1 EX40 en
funcionamiento PN IO
• bloques ALARM_S/SQ o máx. 100
bloques ALARM_D/ DQ
activos simultáneamente
bastidor central) Bloques ALARM_8 sí
Módulos de función y • Cantidad de peticiones máx. 600
procesadores de de comunicación para
comunicación operables bloques ALARM_8 y
bloques para
comunicación S7
slots y de enlaces
(ajustable)
• por defecto 300
slots
de procesos
conexiones
registrables
CP, LANs incl. CP 443-5
Extended e IM 467
AR_SEND)
Funciones de tiempo
Funciones de test y puesta en marcha
Reloj sí
Estado/Forzar variable sí
• respaldado sí
• resolución 1 ms DB, entradas/salidas
contadores
Forzar sí
funcionamiento
• números 0a7
Paso individual sí
• remanencia sí
• Cantidad de entradas máx. 400 (ajustable)
• Por defecto 120
parada

6-12 A5E00267854-02

Comunicación PG/OP sí Servicios
Cantidad de OPs 31 sin procesamiento de • Comunicación PG/OP sí
conectables avisos, 8 con procesamiento
de avisos -- routing sí
Cantidad de recursos de 32, de ellos 1 reservado para -- comunicación datos sí

enlace para enlaces S7 por PG y 1 para OP globales
todos los interfaces y CPs -- comunicación básica sí
Comunicación por datos sí S7
globales -- comunicación S7 sí
• Cantidad de círculos GD máx. 8 • Velocidades de hasta 12 Mbaudios
• Cantidad de paquetes transferencia
GD 1ª interfaz funcionamiento maestro DP
• Tamaño de los paquetes máx. 64 bytes PG/OP
GD -- routing sí
-- de ellos consistentes 1 variable -- comunicación básica sí
S7
• en funcionamiento mae- vía SFC I_GET y I_PUT -- SYNC/FREEZE sí

stro DP -- activar/desactivar sí
-- de ellos consistentes 16 bytes • Velocidades de hasta 12 Mbaudios

transferencia
Comunicación S7 sí
• datos útiles por cometido máx. 64 Kbytes DP
-- de ellos consistentes 1 variable (462 bytes) • Área de máx. 2 Kbytes entradas / 2
Funciones compatibles con vía FC AG_SEND y direccionamiento Kbytes salidas
S5 AG_RECV, máx. con 10 CP • Datos útiles por esclavo max. 244 bytes E,
443-1 o 443-5 DP max. 244 bytes A,
• datos útiles por orden máx. 8 Bytes max. 244 slots
max. 128 bytes por slot
Nota:
(FMS) cargable) • La suma total de los bytes de entrada de todos los slots
Interfaces • La suma total de los bytes de salida de todos los slots no
Tipo de interfaz integrada • El área de memoria de la interfaz (máx. 2 KBytes entra-
das / 2 KBytes salidas) no puede exceder en total en los
Física RS 485/Profibus 32 esclavos.
Alimentación en la interface máx. 150 mA
(DC 15 a 30 V)
enlace DP: 16
Funcionalidad
• MPI sí

A5E00267854-02 6-13
1ª interfaz funcionamiento esclavo DP Nota:

La CPU sólo puede ser configurada como esclavo DP una • La suma total de los bytes de entrada en todos los slots
sola vez, aunque posea varias interfaces. no puede ser superior a 244.
• Servicios • La suma total de los bytes de salida en todos los slots no
-- estado/forzar;
-- programación;
• El área de direcciones de la interfaz (máx. 6 KBytes de
entradas/6 KBytes de salidas) no se debe rebasar en
-- routing total en todos los 96 esclavos.
• Archivo GSD http://www.ad.siemens.de/csi 2ª interfaz funcionamiento esclavo DP
_e/gsd
Especificaciones técnicas igual que en la 1ª interfaz
Programación
transferencia
Lenguaje de programación KOP, FUP, AWL, SCL
244 bytes salidas Juego de operaciones véase lista de operaciones
-- slots virtuales máx. 32 Niveles de paréntesis 8
-- datos útiles por área máx. 32 bytes Funciones de sistema (SFC) véase lista de operaciones
de direcciones
Bloques de función del véase lista de operaciones
sistema (SFB)
2ª interfaz
Cantidad de funciones SFC
Tipo de interfaz integrada activas a la vez por línea
Física RS 485/Profibus • DPSYC_FR 2
Aislamiento galvánico sí • D_ACT_DP 4
Alimentación en la interfaz máx. 150 mA • RD_REC 8
(DC 15 a 30 V)
• WR_REC 8
Cantidad de recursos de 16
enlace • WR_PARM 8
Funcionalidad • PARM_MOD 1
• PROFIBUS DP maestro DP/esclavo DP • WR_DPARM 2
2ª interfaz funcionamiento maestro DP • DPNRM_DG 8
• Servicios • RDSYSST 1a8

-- comunicación sí • DP_TOPOL 1
PG/OP
Bloques de función del véase lista de operaciones
-- routing sí sistema (SFB)
-- comunicación básica Cantidad de bloques SFB
S7 activos a la vez
-- comunicación S7
• RDREC 8
• WRREC 8
-- SYNC/FREEZE sí
-- activar/desactivar sí usuario
esclavos DP
• Velocidades de hasta 12 Mbaudios en la imagen del proceso
transferencia
DP Carga base 100 ms
• Area de máx. 6 Kbytes entradas / 6 Tiempo por byte de E/S 80 µs
direccionamiento Kbytes salidas
• Datos útiles por esclavo max. 244 bytes E,
DP max. 244 bytes A,
max. 244 slots
max. 128 bytes por slot

6-14 A5E00267854-02
Modo isócrono Tensiones, intensidades

Datos útiles por esclavo en máx. 244 bytes Consumo de corriente del típ. 1,0 A
modo isócrono bus S7-400 (5 V c.c.) máx. 1,2 A
Cantidad máxima de bytes y Debe observarse:
esclavos en una imagen de Número de bytes / 100 + bus S7-400 (DC 24 V) los componentes conectados
proceso Número de esclavos < 26 La CPU no consume a las interfaces MPI/DP, pero
Equidistancia sí corriente a 24 V, sólo máx. 150 mA por interfaz
proporciona esta tensión al
Frecuencia mínima 1 ms, interfaz MPI/DP.
0,5 ms sin utilizar la SFC
Intensidad de respaldo típ. 550 µA
126, 127
máx. 1530 µA
Frecuencia máxima 32 ms
v. manual
Funcionamiento isócrono
Dimensiones
(A×A×P en mm)
Slots requeridos 1
Peso 0,72 kg

A5E00267854-02 6-15

(6ES7414-3XJ04-0AB0)
Referencia 6ES7414-3XJ04-0AB0 Área de datos remanente en Memorias central y de carga
Marcas 8 Kbytes
Memorias
Memoria central
Memoria de carga

Respaldo con pila sí, todos los datos • capacidad máx. 64 Kbytes

Contadores S7 2048 Areas de direccionamiento (entradas/salidas)
• remanencia ajustable de Z 0 a Z 2047 Area total de 8 Kbytes/8 Kbytes
• rango de contaje 1 a 999 • descentralizado incl. direcciones de

• remanencia ajustable de T 0 a T 2047 Imagen del proceso 8 Kbytes/8 Kbytes

parciales
• tipo SFB
máx. 65536
máx. 65536
máx. 4096
máx. 4096

6-16 A5E00267854-02

SIMATIC OP)
(con UR1 ó UR2)
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 512
• integrados 2
• a través de IF 964-DP 1 adicionales/aviso
• a través de IM 467 máx. 4 -- con base de 100 ms máx. 1
• a través de CP443-5 Ext. máx. 10 -- con base de 500, máx. 10
IM 467 no se puede utilizar en combinación con CP 443-5 1.000 ms
Ext. Avisos de bloques sí
bloques ALARM_D/ DQ
Cantidad de módulos S5 máx. 6 activos simultáneamente
Bloques ALARM_8 sí
bastidor central) • Cantidad de peticiones máx. 600
de comunicación para
bloques ALARM_8 y
procesadores de
bloques para
comunicación operables
comunicación S7
• FM limitado por la cantidad de (ajustable)
slots y de enlaces
• preajustado 300
slots
de procesos
conexiones
registrables
• CP Profibus y Ethernet máx. 14 simultáneamente (SFB 37
incl. CP 443-5 Extended AR_SEND)
e IM 467
Funciones de tiempo
Observar/Forzar variable sí
Reloj sí
• respaldado sí DB, entradas/salidas
• resolución 1 ms
contadores
-- red desc. divergencia/día 1,7 s
Forzar sí
-- red con. divergencia/día 8,6 s
Contadores de horas de 8 entradas/salidas periféricas
funcionamiento
• números 0a7
Paso individual sí
• remanencia sí
• Cantidad de registros máx. 3.200 (ajustable)
• Por defecto 120
• en PLC, MPI y IF 964 como maestro o esclavo
DP
parada

A5E00267854-02 6-17
Funciones de comunicación -- comunicación de sí

datos globales
Comunicación PG/OP sí
Cantidad de OPs 31 sin procesamiento de
S7
conectables avisos,
8 con procesamiento de -- comunicación S7 sí
avisos
Cantidad de recursos de 32, de ellos 1 reservado para transferencia
• Servicios
globales -- comunicación sí
PG/OP
-- routing sí
GD -- comunicación básica sÍ
S7
-- Emisor máx. 8
-- Receptor máx. 16
• Tamaño de los paquetes máx. 64 bytes
GD -- SYNC/FREEZE sí
-- de ellos consistentes 1 variable -- activar/desactivar sí
esclavos DP
transferencia
X_GET y X_PUT
• en funcionamiento DP vía SFC I_GET y I_PUT
DP
• Area de máx. 2 Kbytes entradas / 2
-- de ellos consistentes 1 variable direccionamiento Kbytes salidas
Comunicación S7 sí • Datos útiles por esclavo max. 244 bytes E,
DP max. 244 bytes S,
• datos útiles por orden máx. 64 Kbytes
max. 244 slots
-- de ellos consistentes 1 variable (462 bytes) max. 128 bytes je Slot
Comunicación compatible vía FC AG_SEND y Nota:
con S5 AG_RECV, máximo con 10 • La suma total de los bytes de entrada en todos los slots
CP 443-1 o 443-5 no debe ser superior a 244.
• datos útiles por orden máx. 8 bytes • La suma total de los bytes de salida en todos los slots no
-- de ellos consistentes 240 bytes debe ser superior a 244.
Comunicación estándar sí (a través de CP y FB entradas/ 2 KBytes de salidas) no se puede rebasar en
(FMS) cargable) total en todos los 32 esclavos.
Interfaz 1ª interfaz funcionamiento esclavo DP
1ª interfaz La CPU sólo puede configurarse una vez como esclavo DP,
Tipo de interfaz integrado aunque la CPU posea varias interfaces.
Física RS 485/Profibus • Servicios

-- estado/forzar;
-- programación;
-- encaminamiento
(DC 15 a 30 V)
• Archivo GSD http://www.ad.siemens.de/csi
Cantidad de recursos de MPI: 32 _e/gsd
enlace DP: 16
Funcionalidad transferencia
• MPI sí • Memoria intermedia 244 bytes entradas /
• PROFIBUS DP maestro DP/esclavo DP 244 bytes salidas
1ª interfaz funcionamiento MPI -- slots virtuales máx. 32

• Servicios
de direcciones
-- comunicación sí -- de ellos consistentes 32 bytes
PG/OP
-- routing sí

6-18 A5E00267854-02
2ª interfaz Cantidad de funciones SFC

activas a la vez por línea
• DPSYC_FR 2
• D_ACT_DP 4

• RD_REC 8
(DC 15 a 30 V) • WR_REC 8
Cantidad de recursos de 16 • WR_PARM 8
enlace
• PARM_MOD 1
Funcionalidad
• WR_DPARM 2
• DPNRM_DG 8
• RDSYSST 1a8
• Servicios
• DP_TOPOL 1
PG/OP Bloques de función del véase lista de operaciones
sistema (SFB)
-- routing sí
Cantidad de bloques SFB
activos a la vez
S7
• RDREC 8
• WRREC 8
-- SYNC/FREEZE sí Protección del programa de por contraseña

usuario
esclavos DP Acceso a datos coherentes sí
transferencia Tiempo de sincronización CiR
• Cantidad de esclavos máx. 96 Carga base 100 ms
DP Tiempo por byte de E/S 80 µs
• Area de máx. 6 Kbytes entradas / Modo isócrono
direccionamiento 6 Kbytes salidas
Datos útiles por esclavo en máx. 128 bytes
• Datos útiles por esclavo max. 244 byte E, modo isócrono
DP máx. 244 byte S,
máx. 244 slots Cantidad máxima de bytes y Debe observarse:
máx. 128 bytes por slot esclavos en una imagen de Número de bytes / 100 +
proceso Número de esclavos < 26
Nota:
Equidistancia sí
• La suma total de los bytes de entrada en todos los slots
no debe ser superior a 244. Frecuencia mínima 1 ms,
• La suma total de los bytes de salida en todos los slots no 0,5 ms sin utilizar la
debe ser superior a 244. SFC 126, 127
• El área de direcciones de la interfaz (máx, 6 KBytes de Frecuencia máxima 32 ms
entradas/ 6 KBytes de salidas) no se debe rebasar en
v. manual
total en todos los 96 esclavos.
2ª interfaz funcionamiento esclavo DP
Dimensiones
3ª interfaz (A×A×P en mm)
Tipo de interfaz Módulo interface enchufable Slots requeridos 2
Módulo interfaz utilizable IF-964-DP Peso 1,07 kg
Programación
Juego de operaciones véase lista de operaciones
Niveles de paréntesis 8
Funciones de sistema (SFC) véase lista de operaciones

A5E00267854-02 6-19
bus S7-400 (DC 5 V) máx. 1,3 A
corriente a 24 V, sólo máx. 150 mA por interface
interface MPI/DP.
máx. 1530 µA

6-20 A5E00267854-02

(6ES7416-2XK04-0AB0, 6ES7416-2FK04-0AB0)
CPU y estado de producto Áreas de datos y su remanencia
Referencia 6ES7416-2XK04-0AB0 Área de datos remanente en Memorias central y de carga
Marcas 16 Kbytes
Memorias
Memoria central
Memoria de carga

• operaciones binarias mín. 0,04 µs • adicionales dentro de un 2
• operaciones de palabras mín. 0,04 µs OB de error
• aritmética en coma fija mín. 0,04 µs FB máx. 2.048
• aritmética en coma mín. 0,12 µs • tamaño máx. 64 Kbytes

Contadores S7 2048 Áreas de direccionamiento (entradas/salidas)
• remanencia ajustable de Z 0 a Z2047 Área total de 16 Kbytes/16 Kbytes

• remanencia ajustable de T 0 a T2047 Imagen del proceso 16 Kbytes/16 Kbytes
• por defecto ningún temporizador (ajustable)
remanente • por defecto 512 bytes/512 bytes
• rango de temporización 10 ms a 9.990 s • cantidad de imágenes máx. 15
Temporizador IEC sí parciales
• tipo SFB • datos consistentes máx. 244 bytes

máx. 131072
máx. 131072
máx. 8192
máx. 8192

A5E00267854-02 6-21

SIMATIC OP)
(con UR1 ó UR2)
• IM 460 máx. 6 -- en total máx. 1.024
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 1.024
• integrados 2
• a través de CP443-5 Ext. máx. 10 -- con base de 100 ms máx. 1
IM 467 no se puede utilizar en combinación con CP 443-5 -- con base de 500, máx. 10
Ext. 1.000 ms
bloques ALARM_D/ DQ
enchufables mediante
activos simultáneamente
bastidor central) Bloques ALARM_8 sí
Módulos de función y • Cantidad de órdenes de máx. 1800
procesadores de comunicación para
comunicación operables bloques ALARM_8 y
bloques para
comunicación S7
slots y de enlaces
(ajustable)
• por defecto 600
slots
de procesos
conexiones
registrables
incl. CP 443-5 Extended
e IM 467
AR_SEND)
Funciones de tiempo
Reloj sí
Observar/forzar variable sí
• respaldado sí
• resolución 1 ms DB, entradas/salidas
contadores
Forzar sí
funcionamiento
• números 0a7
Paso individual sí
• remanencia sí
• Cantidad de registros máx. 3.200 (ajustable)
• Por defecto 120
parada

6-22 A5E00267854-02
Funciones de comunicación Funcionalidad

Comunicación PG/OP sí • MPI sí
Cantidad de OPs 63 sin procesamiento de • PROFIBUS DP maestro DP/esclavo DP
conectables avisos,
1ª interfaz funcionamiento MPI
12 con procesamiento de
avisos • Servicios
Cantidad de recursos de 64, de ellos 1 reservado para -- comunicación sí
enlace para enlaces S7 por PG y 1 para OP PG/OP
-- routing sí
-- comunicación de sí
globales
datos globales
• Cantidad de paquetes S7
GD
-- Emisor máx. 16
-- Receptor máx. 32 transferencia
• Tamaño de los paquetes máx. 64 bytes 1ª interfaz funcionamiento maestro DP
GD
• Servicios
-- de ellos consistentes 1 variable
-- funciones PG/OP sí
-- routing sí
X_GET y X_PUT
S7
• en funcionamiento mae- vía SFC I_GET y I_PUT
stro DP
-- SYNC/FREEZE sí
esclavos DP
-- de ellos consistentes 1 variable (462 bytes) transferencia
Comunicación compatible vía FC AG_SEND y • Cantidad de esclavos máx. 32
con S5 AG_RECV, máx. con 10 CP DP
443-1 o 443-5
• datos útiles por orden máx. 8 bytes direccionamiento Kbytes salidas
-- de ellos consistentes 240 bytes • Datos útiles por esclavo máx. 244 bytes E,
DP máx. 244 bytes A,
máx. 244 slots
(FMS) cargable)
Interfaces
Nota:
1ª interfaz • La suma total de los bytes de entrada en todos los slots
Tipo de interfaz integrado no debe ser superior a 244.
Física RS 485/Profibus • La suma total de los bytes de salida en todos los slots no
debe ser superior a 244.
Aislamiento galvánico sí • El área de direcciones de la interfaz (máx. 2 KBytes de
Alimentación en la interfaz máx. 150 mA entradas/ 2 KBytes de salidas) no se debe rebasar en
(DC 15 a 30 V) total en todos los 32 esclavos.
enlace DP: 32, en caso de utilizar
un repetidor de diagnóstico
en la línea, se reduce en 1 el
número de recursos de en-
lace de la línea

A5E00267854-02 6-23

La CPU sólo puede configurarse una vez como esclavo DP, • La suma total de los bytes de entrada en todos los slots
aunque posea varias interfaces. no puede ser superior a 244.
-- estado/forzar;
-- programación;
entradas/ 8 KBytes de salidas) no se puede rebasar en
_e/gsd
Programación
transferencia
244 bytes salidas Juego de operaciones véase lista de operaciones
-- slots virtuales máx. 32 Niveles de paréntesis 8
-- datos útiles por área máx. 32 bytes Funciones de sistema (SFC) véase lista de operaciones
de direcciones
Cantidad de funciones SFC
activas a la vez
2ª interfaz
• DPSYC_FR 2
• D_ACT_DP 4
• RD_REC 8
• WR_REC 8
(DC 15 a 30 V) • WR_PARM 8
Cantidad de recursos de 32, en caso de utilizar un re- • PARM_MOD 1

enlace petidor de diagnóstico en la • WR_DPARM 2
línea se reduce en 1 el
número de recursos de en- • DPNRM_DG 8
lace en la línea • RDSYSST 1a8
Funcionalidad • DP_TOPOL 1
• PROFIBUS DP Maestro DP/esclavo DP Bloques de función del véase lista de operaciones
2ª interfaz funcionamiento maestro DP sistema (SFB)
• Servicios Cantidad de bloques SFB

activos a la vez
PG/OP • RDREC 8
-- routing sí • WRREC 8
-- comunicación básica sí Protección del programa de por contraseña
S7 usuario
-- comunicación S7 sí Acceso a datos coherentes sí
-- equidistancia sí en la imagen del proceso
-- SYNC/FREEZE sí Tiempo de sincronización CiR
-- activar/desactivar sí Carga base 100 ms
esclavos DP
transferencia
DP
DP máx. 244 bytes S,
máx. 244 slots

6-24 A5E00267854-02

modo isócrono bus S7-400 (DC 5 V) máx. 1,2 A
esclavos en una imagen de Número de bytes / 100 + bus S7-400 (DC 24 V) los componentes conectados
proceso Número de esclavos < 40 La CPU no consume a los interfaces MPI/DP, pero
Equidistancia sí corriente a 24 V, sólo máx. 150 mA por interface
Frecuencia mínima 1 ms, interface MPI/DP.
SFC 126, 127
máx. 1539 µA
v. manual
Dimensiones
(Ancho×A×P en mm)
Slots requeridos 1
Peso 0,72 kg

A5E00267854-02 6-25

(6ES7416-3XL04-0AB0)
CPU y versión de firmware Áreas de datos y su remanencia
Referencia 6ES7416-3XL04-0AB0 Área de datos remanente en Memorias central y de carga
Marcas 16 Kbytes
Memorias
Memoria central
Memoria de carga
(FLASH) hasta 64 Mbytes • preajustado 16 Kbytes


Contadores S7 2048 Áreas de direccionamiento (entradas/salidas)
• remanencia ajustable de Z 0 a Z2047 Área total de 16 Kbytes/16 Kbytes

Contador IEC sí interfases de la periferia etc.
• remanencia ajustable de T 0 a T2047 Imagen del proceso 16 Kbytes/16 Kbytes

parciales
• tipo SFB
máx. 131072
máx. 131072
máx. 8192
máx. 8192

6-26 A5E00267854-02

SIMATIC OP)
(con UR1 ó UR2)
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 1.024
• integrados 2
• a través de CP443-5 Ext. máx. 10 -- con base de 500, máx. 10
bloques ALARM_D/ DQ
Cantidad de módulos S5 máx. 6 activos simultáneamente
enchufables mediante
Bloques ALARM_8 sí
bastidor central) • Cantidad de peticiones máx. 1800
de comunicación para
bloques ALARM_8 y
procesadores de
bloques para
comunicación operables
comunicación S7
• FM limitado por la cantidad de (ajustable)
slots y de enlaces
• por defecto 600
slots
de procesos
conexiones
registrables
• CP Profibus y Ethernet máx. 14 simultáneamente (SFB 37
incl. CP 443-5 Extended AR_SEND)
e IM 467
Funciones de tiempo
Observar/forzar variable sí
Reloj sí
• respaldado sí DB, entradas/salidas
• resolución 1 ms
contadores
Forzar sí
Contadores de horas de 8 entradas/salidas periféricas
funcionamiento
• números 0a7
Paso individual sí
• remanencia sí
• cantidad de registros máx. 3.200 (ajustable)
• por defecto 120
• en PLC, MPI, DP e IF como maestro o esclavo
964 DP
parada

A5E00267854-02 6-27

conectables avisos, PG/OP
-- routing sí
avisos
-- comunicación de sí
datos globales
todas las interfaces y CPs -- comunicación básica sí
S7
globales -- comunicación S7 sí
transferencia
PG/OP
• Tamaño de los paquetes máx. 64 bytes
GD -- routing sí
-- de ellos consistentes 1 variable -- comunicación base sí
S7
• en funcionamiento DP vía SFC I_GET y I_PUT -- SYNC/FREEZE sí
• datos útiles por orden máx. 76 bytes -- activar/desactivar sí
esclavos DP
transferencia
-- de ellas reservadas 1 para PG, 1 para OP
Comunicación compatible vía FC AG_SEND y DP
443-1 o 443-5
• datos útiles por orden máx. 8 Bytes
-- de ellos consistentes 240 bytes DP máx. 244 bytes A,
máx. 244 slots
(FMS) cargable)
Nota:
Interfaces
• La suma total de los bytes de entrada en todos los slots
1ª interfaz no puede ser superior a 244.
Tipo de interfaz integrada • La suma total de los bytes de salida en todos los slots no
Física RS 485/Profibus puede ser superior a 244.
Aislamiento galvánico sí entradas/ 8 KBytes de salidas) no se puede rebasar en
Alimentación en la interfaz máx. 150 mA total en todos los 125 esclavos.
(DC 15 a 30 V)
enlace DP: 32; en caso de utillizar
un repetidor de diagnóstico
en la línea, se reduce en uno
el número de recursos de
enlace de la línea
Funcionalidad
• MPI sí

6-28 A5E00267854-02

La CPU debe configurarse sólo una vez como esclavo DP, • La suma total de los bytes de entrada en todos los slots
aunque posea varias interfaces. no puede ser superior a 244.
-- estado/forzar;
-- programación;
_e/gsd
Especificacioens técnicas igual que en la 1ª interfaz
3ª interfaz
transferencia
Tipo de interfaz Módulo interface enchufable
• Memoria intermedia 244 bytes entradas / 244
bytes salidas Módulo interface utilizable IF-964-DP
-- slots virtuales máx. 32 Especificaciones técnicas igual que en la 2ª interfaz
-- datos útiles por área máx. 32 bytes Programación
de direcciones
2ª interfaz Juego de operaciones véase lista de operaciones
Tipo de interfaz integrado Niveles de paréntesis 8
Física RS 485/Profibus Funciones de sistema (SFC) véase lista de operaciones
Aislamiento galvánico sí Cantidad de funciones SFC

activas a la vez
(DC 15 a 30 V) • DPSYC_FR 2
Cantidad de recursos de 32, en caso de utilizar un re- • D_ACT_DP 4

enlace petidor de diagnóstico en la • RDREC 8
línea, se reduce en 1 el
número de recursos de en- • WRREC 8
lace dela línea • WR_PARM 8
Funcionalidad • PARM_MOD 1
• PROFIBUS DP Maestro DP/esclavo DP • WR_DPARM 2
2ª interfaz funcionamiento maestro DP • DPNRM_DG 8
• Servicios • RDSYSST 1a8
PG/OP
• DP_TOPOL 1
-- routing sí Bloques de función del véase lista de operaciones

sistema (SFB)
S7 Cantidad de bloques SFB
activos a la vez
• RD_REC 8
• WR_REC 8
-- SYNC/FREEZE sí
usuario
esclavos DP
transferencia
DP Carga base 100 ms
• Área de máx. 8 Kbytes entradas / 8 Tiempo por byte de E/S 40 µs
máx. 244 slots

A5E00267854-02 6-29

modo isócrono bus S7-400 (5 V c.c.) máx. 1,4 A
esclavos en una imagen de Cantidad de bytes / 100 + bus S7-400 (DC 24 V) los componentes conectados
proceso Cantidad de esclavos < 40 La CPU no consume a los interfaces MPI/DP, pero
Equidistancia sí corriente a 24 V, sólo como máx. 150 mA por
proporciona esta tensión al interface
Frecuencia mínima 1 ms, interface MPI/DP.
SFC 126, 127
máx. 1530 µA
v. manual
Dimensiones
(A×A×P en mm)
Slots requeridos 2
Peso 1,07 kg

6-30 A5E00267854-02

(6ES7417-4XL04-0AB0)
CPU y versión de firmware Áreas de datos y su remanencia
Referencia 6ES7417-4XL04-0AB0 Área de datos remanente en Memorias central y de carga
Marcas 16 Kbytes
Memorias
Memoria central
• integrada 10 Mbytes para código
10 Mbytes para datos
Memoria de carga

(RAM) OB véase lista de operaciones
hasta 64 Mbytes
Respaldo con pila sí, todos los datos
Profundidad de anidamiento
Tiempos de ejecución típicos
• según clase de prioridad 24
Tiempos de ejecución de
• adicionales dentro de un 2
• operaciones binarias 0,03 µs OB de error
• operaciones de palabras 0,03 µs FB máx. 6.144
• aritmética en coma fija 0,03 µs • tamaño máx. 64 Kbytes
• aritmética en coma 0,09 µs FC máx. 6.144
flotante
Temporizadores, contadores y su remanencia
Áreas de direccionamiento (entradas/salidas)
Contadores S7 2048
Área total de 16 Kbytes/16 Kbytes
• remanencia ajustable de Z 0 a Z2047 direccionamiento de periferia
• por defecto de Z 0 a Z 7 • descentralizada incl. direcciones de
• rango de contaje 1 a 999 diagnóstico, direcciones para
interfases de la periferia etc.
Contador IEC sí
interfaz MPI/DP 2 Kbytes/2 Kbytes
• tipo SFB
interfaz DP 8 Kbytes/8 Kbytes
Temporizadores S7 2048
Imagen del proceso 16 Kbytes/16 Kbytes
• remanencia ajustable de T 0 a T2047 (ajustable)
• por defecto ninguno remanente • por defecto 1.024 bytes/1.024 bytes
• rango de temporización 10 ms a 9.990 s • cantidad de imágenes máx. 15
Temporizador IEC sí parciales
• tipo SFB • datos consistentes máx. 244 bytes

máx. 131072
máx. 131072
máx. 8192
máx. 8192

A5E00267854-02 6-31

SIMATIC OP)
(con UR1 ó UR2)
• IM 463-2 máx. 4
-- base de 1.000 ms máx. 1.024
• integrados 2
• a través de CP443-5 Ext máx. 10 -- con base de 500, máx. 10
IM 467 no se puede utilizar en combinación con CP 443-1 • bloques ALARM_S/SQ o máx. 200
EX40 en funcionamiento PN IO bloques de ALARM_D/
Cantidad de módulos S5 máx. 6 DQ activos
enchufables mediante simultáneamente
cápsula de adaptación (en el Bloques ALARM_8 sí
bastidor central)
• Cantidad de órdenes de máx. 10000
Módulos de función y comunicación para
procesadores de bloques ALARM_8 y
comunicación operables bloques para
• FM limitado por la cantidad de comunicación S7
slots y de enlaces (ajustable)
• CP 440 limitado por la cantidad de • por defecto 1200

slots Avisos del sistema de control sí
• CP 441 limitado por la cantidad de de procesos
conexiones Cantidad de archivos 64
• CP Profibus y Ethernet máx. 14 registrables
incl. CP 443-5 Extended simultáneamente (SFB 37
e IM 467 AR_SEND)
Funciones de tiempo Funciones de test y puesta en marcha
Reloj sí Observar/forzar variable sí
• respaldado sí • Variable Entradas/salidas, marcas,

DB, entradas/salidas
• resolución 1 ms periféricas, temporizadores,
• precisión en caso de contadores
-- POWER OFF divergencia/día 1,7 s • Cantidad de variables máx. 70
-- POWER ON divergencia/día 8,6 s Forzar sí
Contadores de horas de 8 • Variable Entradas/salidas, marcas,

funcionamiento entradas/salidas periféricas
• números 0a7 • ’Cantidad de variables máx. 512
• valores posibles 0 a 32.767 horas Estado del bloque sí
• granularidad 1 hora Paso individual sí
• remanencia sí Búfer de diagnóstico sí
Sincronización de la hora sí • Cantidad de registros máx. 3.200 (ajustable)
• en PLC, MPI, DP e IF como maestro o esclavo • Por defecto 120

964 DP Cantidad de puntos de 4
parada

6-32 A5E00267854-02

conectables avisos, PG/OP
-- routing sí
avisos
globales
todos los interfaces y CPs -- comunicación básica sí
S7
globales -- funciones S7 sí
transmisión
-- Receptor máx. 32 -- funciones PG/OP sí
• Tamaño de los paquetes máx. 64 bytes -- routing sí
GD
-- comunicación básica ja
-- de ellos consistentes 1 variable S7
Comunicación básica S7 sí -- comunicación S7
• en funcionamiento MPI vía SFC X_SEND, X_RCV, -- equidistancia sí
X_GET y X_PUT
-- SYNC/FREEZE sí
• en funcionamiento DP vía SFC I_GET y I_PUT
-- de ellos consistentes 16 bytes • Velocidades de hasta 12 Mbaudios
transmisión
DP
Comunicación compatible vía FC AG_SEND y direccionamiento Kbytes salidas
443-1 o 443-5
• datos útiles por orden máx. 8 Bytes máx. 244 slots
máx. 128 byte por slot
Nota:
(FMS) cargable) • La suma total de los bytes de entrada en todos los slots
Interfaces
• La suma total de los bytes de salida en todos los slots no
Tipo de interfaz integrada • El área de direcciones de la interfaz (máx. 2 KBytes de
Física RS 485/Profibus total en todos los 32 esclavos.
Aislamiento galvánico sí 1ª interfaz funcionamiento esclavo DP
Alimentación en la interface máx. 150 mA • Servicios
(DC 15 a 30 V)
-- estado/forzar;
Cantidad de recursos de MPI: 44 -- programación;
enlace DP: 32, en caso de utilizar
un repetidor de diagnóstico -- routing
en la línea, se reduce el • Archivo GSD http://www.ad.siemens.de/csi
número de recursos de en- _e/gsd
lace de la línea
Funcionalidad transferencia
• MPI sí

A5E00267854-02 6-33
• Memoria intermedia 244 bytes entradas / 4ª interfaz

244 bytes salidas
-- slots virtuales máx. 32
Módulo interface utilizable IF-964-DP
de direcciones Especificaciones técnicas igual que en la 2ª interfaz
-- de ellos consistentes 32 bytes Programación
2ª interfaz Lenguaje de programación KOP, FUP, AWL, SCL
Tipo de interfaz integrado Juego de operaciones véase lista de operaciones
Física RS 485/Profibus Niveles de paréntesis 8
Aislamiento galvánico sí Funciones de sistema (SFC) véase lista de operaciones
Alimentación en la interfaz máx. 150 mA Cantidad de funciones SFC
(DC 15 a 30 V) activas a la vez por línea
Cantidad de recursos de 32; en caso de utilizar un • DPSYC_FR 2
enlace repetidor de diagnóstico en
la línea, se reduce en 1 el • D_ACT_DP 4
número de recursos de • RD_REC 8
enlace de la línea.
• WR_REC 8
Funcionalidad
• WR_PARM 8
• PROFIBUS DP Maestro DP/esclavo DP
• PARM_MOD 1
• WR_DPARM 2
• Servicios
• DPNRM_DG 8
PG/OP • RDSYSST 1 ... 8
-- routing sí • DP_TOPOL 1
-- comunicación básica sí Bloques de función del véase lista de operaciones
S7 sistema (SFB)
-- comunicación S7 sí Cantidad de bloques SFB
-- equidistancia sí activos a la vez
-- SYNC/FREEZE sí • RDREC 8
-- activar/desactivar sí • WRREC 8
esclavos DP
• Velocidades de hasta 12 Mbaudios usuario
transferencia
• Cantidad de esclavos máx. 125 en la imagen del proceso
DP
Carga base 100 ms
DP máx. 244 bytes S, Modo isócrono
máx. 244 slots
Datos útiles por esclavo en máx. 244 bytes
máx. 128 byte por slot
modo isócrono
Nota: Cantidad máxima de bytes y Debe ser válido:
• La suma total de los bytes de entrada en todos los slots esclavos en una imagen de Cantidad de bytes / 100 +
no puede ser superior a 244. proceso Cantidad de esclavos < 44
• La suma total de los bytes de salida en todos los slots no Equidistancia sí
Frecuencia mínima 1 ms,
entradas/ 8 KBytes de salidas) no se puede rebasar en 0,5 ms sin utilizar la
total en todos los 125 esclavos. SFC 126, 127
2ª interfaz funcionamiento esclavo DP
Especificaciones técnicas igual que en la 1ª interfaz v. manual
3ª interfaz
Módulo interfaz utilizable IF-964-DP

6-34 A5E00267854-02
Dimensiones
(A×A×P en mm)
Slots requeridos 2
Peso 1,07 kg
bus S7-400 (5 V c.c.) máx. 1,7 A
corriente a 24 V, sólo como máx. 150 mA por
proporciona esta tensión al interface
interfaz MPI/DP.
máx. 1810 µA

A5E00267854-02 6-35
6.8 Especificaciones técnicas de las Memory Cards
Nombre Referencia Consumo Corriente de

a5V respaldo
MC 952 / 64 KB / RAM 6ES7952-0AF00-0AA0 típ. 20 mA típ. 0,5 µA
max. 50 mA max. 20 µA
MC 952 / 256 KB / RAM 6ES7952-1AH00-0AA0 típ. 35 mA típ. 1 µΑ
MC 952 / 1 MB / RAM 6ES7952-1AK00-0AA0 típ. 40 mA típ. 3 µA
MC 952 / 2 MB / RAM 6ES7952-1AL00-0AA0 típ. 45 mA típ. 5 µA
MC 952 / 4 MB / RAM (sólo para CPU 417) 6ES7952-1AM00-0AA0 típ. 45 mA típ. 5 µA
MC 952 / 8 MB / RAM (sólo para CPU 417) 6ES7952-1AP00-0AA0 típ. 45 mA típ. 5 µA
MC 952 / 16 MB / RAM 6ES7952-1AS00-0AA0 típ. 100 mA típ. 50 µA
MC 952 / 64 MB / RAM 6ES7952-1AY00-0AA0 típ. 100 mA típ. 100 µA
MC 952 / 64 KB / 5V FLASH 6ES7952-0KF00-0AA0 típ. 15 mA --
max. 35 mA
MC 952 / 256 KB / 5V FLASH 6ES7952-0KH00-0AA0 típ. 20 mA --
max. 45 mA
MC 952 / 1 MB / 5V FLASH 6ES7952-1KK00-0AA0 típ. 40 mA --
max. 90 mA
MC 952 / 2 MB / 5V FLASH 6ES7952-1KL00-0AA0 típ. 50 mA --
max. 100 mA
MC 952 / 4 MB / 5V FLASH 6ES7952-1KM00-0AA0 típ. 40 mA --
max. 90 mA
MC 952 / 8 MB / 5V FLASH 6ES7952-1KP00-0AA0 típ. 50 mA --
max. 100 mA
MC 952 / 16 MB / 5V FLASH (sólo para CPU 417) 6ES7952-1KS00-0AA0 típ. 55 mA --
max. 110 mA
MC 952 / 32 MB / 5V FLASH (sólo para CPU 417) 6ES7952-1KT00-0AA0 típ. 55 mA --
max. 110 mA
MC 952 / 64 MB / 5V FLASH (sólo para CPU 417) 6ES7952-1KY00-0AA0 típ. 55 mA --
max. 110 mA
Dimensiones A¢A¢P (en mm) 7,5 ¢ 57 ¢ 87
Peso max. 35 g
Inmunidad EMC Dada por la construcción

6-36 A5E00267854-02
Submódulos interface IF 964-DP para S7-400 7

7.1 Submódulo interface IF 964-DP para S7-400 7-2

A5E00267854-02 7-1
Submódulos interface IF 964-DP para S7-400
7.1 Submódulo interface IF 964-DP para S7-400
Referencia
El submódulo interface IF 964-DP con la referencia 6ES7964-2AA04-0AB0 se puede utilizar
en las CPU de los sistemas S7-400 a partir de la versión de firmware 4.0.
El submódulo interface lleva un distintivo en el frontal, por lo que se puede reconocer fácil-
mente cuando está montado.
Propiedades
El submódulo interface IF 964-DP sirve para conectar la periferia descentralizada a la red “
PROFIBUS DP” (PROFIBUS). El módulo está dotado de un interface RS485 con aislamiento
galvánico. La velocidad máxima de transferencia de datos es de 12 Mbits/s.
La longitud máxima del cable depende de la velocidad de transferencia y del número de es-
taciones a conectar. La longitud puede alcanzar 100 m en el caso de un enlace punto a
punto con una velocidad de 12 Mbits/s, y 1.200 m con la velocidad de 9,6 kbits/s.
El sistema puede tener conectadas hasta 125 estaciones.
Figura 7-1 Submódulo interface IF 964-DP (6ES7 964-2AA00-0AB0)

7-2 A5E00267854-02
Nota
Asegúrese de que el submódulo interface IF 964-DP esté desconectado de la alimentación
eléctrica antes de extraerlo o insertarlo.
Al extraer el submódulo de interface estando conectada la alimentación de corriente, la CPU
cambia al estado operativo DEFECT.
Información adicional
Encontrará información sobre el “PROFIBUS DP” en los resúmenes técnicos y manuales
siguientes:
• manuales sobre los maestros DP, p. ej.: Autómata programable S7-300 o Sistemas de
automatización S7-400 para el interface PROFIBUS DP del S7-300
• manual sobre los esclavos DP, p. ej.: Unidad periférica descentralizada ET 200M o
Unidad periférica descentralizada ET 200C
• los manuales de STEP 7

A5E00267854-02 7-3
7.1.1 Asignación de pines del conector
Conector X1
El submódulo incluye en su frontal un conector hembra Sub-D de 9 polos para conectar el
cable de enlace. La tabla 7-1 muestra la asignación de pines de dicho conector.
Tabla 7-1 Conector X1 del IF 964-DP (hembra Sub-D, 9 polos)
Pin Señal Significado Sentido

1 -
2 M 24 24 V potencial de referencia Salida
3 LTG_B Línea B Entrada/salida
4 RTSAS Petición para emitir (AS) Salida
5 M5ext Toma de tierra (sin potencial) Salida
6 P5ext + 5 V (sin potencial), máx. 90 mA Salida
(para la alimentación del terminador del bus)
7 P 24 V +24 V, máx. 150 mA, sin potencial Salida
8 LTG_A Línea A Entrada
9 -

7-4 A5E00267854-02
7.1.2 Especificaciones técnicas
El submódulo interface IF 964-DP conectado al S7-400 es alimentado por la CPU. Las
especificaciones técnicas indican el consumo para dimensionar la fuente de alimentación.
Medidas y Peso Tensiones, intensidades

Dimensiones 26 x 54 x 130 Tensión de alimentación se alimenta del S7-400
A x A x P (mm) Consumo de corriente del bus Suma de los consumos de
Peso 0,065 kg S7-400 corriente de los componen-
El módulo no se alimenta con tes conectados a la inter-
Características 24 V, simplemente ofrece esta faz DP, pero máx. 150 mA
Tasa de transferencia 9,6 kbit/s a 12 Mbit/s tensión en la interfaz DP
Longitud de la línea
• a 9,6 kbit/s máx. 1200 m Capacidad de carga de la toma máx. 90 mA
• a 12 Mbit/s máx. 100 m de 5 V sin potencial (P5ext)
Número de equipos ≤ 125 (depende de la CPU Capacidad de carga de la toma máx. 150 mA
utilizada) de 24 V
Tipo de interfaz RS485 Disipación del módulo 1W

A5E00267854-02 7-5

7-6 A5E00267854-02
Índice alfabético
A CPU 31x-2
áreas de direccionamiento DP, 3-3
Accesos directos a la periferia, 5-16
cambios de estado operativo, 3-32
Actualización de la imagen del proceso, tiempo
direcciones de diagnóstico para PROFIBUS,
de ejecución, 5-4, 5-5
3-11, 3-21
Alarma de diagnóstico
esclavo DP, 3-13
CPU 31x-2 como esclavo DP, 3-29
diagnóstico mediante LED, 3-18
tiempo de respuesta, 5-24
esclavo DP, diagnóstico con STEP 7, 3-18
Alarma de multiprocesamiento, 2-6
intercambio de datos directo, 3-31
Alarma de proceso
interrupción de bus, 3-12, 3-22
CPU 31x-2 como esclavo DP, 3-29
interrupción del bus, 3-32
tiempo de respuesta, 5-22
maestro DP
Alarmas, CPU 315-2 DP como esclavo DP, 3-30
diagnóstico mediante diodos LED, 3-8
Area de direccionamiento, CPU 31x-2, 3-3
diagnóstico mediante STEP 7, 3-9
Areas de memoria, 4-2
memoria intermedia, 3-14
Arranque en frío, 1-17
modificación de estados operativos, 3-12
operaciones, 1-18
modificaciones de estados operativos, 3-22
B D
Borrado total, operaciones, 1-16
Datos coherentes, 3-34
BUSF, 3-8, 3-18
acceso a la memoria de trabajo, 3-35
bloques de comunicación, 3-35
esclavo normalizado DP, 3-35
C funciones de comunicación, 3-35
Cálculo, tiempo de respuesta, 5-12 imagen del proceso, 3-37
Carga del ciclo, comunicación a través de MPI y a SFC 14 ”DPRD_DAT”, 3-35
través del bus de comunicaciones, 5-4 SFC 15 ”DPWR_DAT”, 3-36
CiR, 2-7 SFC 81 ”UBLKMOV”, 3-34
Comunicación a través de MPI y a través del bus Datos de servicio, 2-2
de comunicaciones, carga del ciclo, 5-4 Diagnóstico
Comunicación directa comunicación directa, 3-32
Véase intercambio de datos directo de estación, CPU 31x-2 como esclavo, 3-28
diagnóstico, 3-32 de módulo, CPU 315-2 DP como esclavo DP,
Control del ciclo, Tiempo de ejecución, 5-6 3-27
CPU Diagnóstico de esclavos DP, estructura, 3-23
parámetros, 1-25 Diagnóstico de estación, CPU 31x-2
Selector de modo, 1-14 como esclavo DP, 3-28
CPU 315-2 DP Diagnóstico de módulo, CPU 31x-2 como esclavo
Véase CPU 31x-2 DP, 3-27
maestro DP, 3-4 Dirección PROFIBUS del maestro, 3-25
CPU 316-2 DP. Véase CPU 31x-2 Direcciones de diagnóstico, CPU 31x-2, 3-11,
CPU 318-2. Véase CPU 31x-2 3-21

A5E00267854-02 Índice alfabético-1
Índice alfabético
E M
Esclavo DP Maestro DP
CPU 31x-2, 3-13 CPU 31x-2, 3-4
diagnóstico mediante LED, 3-18 diagnóstico mediante diodos LED, 3-8
Esclavo normalizado DP, datos coherentes, 3-35 diagnóstico mediante STEP 7, 3-9
Esclavo-DP, diagnóstico con STEP 7, 3-18 Memoria intermedia
Especificaciones técnicas CPU 31x-2, 3-14
6ES7 412-1XF03-0AB0, 6-2 para transferencia de datos, 3-14
CPU 412-1, 6-2 Memory Card, 1-19
CPU 412-2, 6-6 Modo isócrono, 3-6
Memory Cards, 6-36 Multiprocesamiento, 2-3
CPU, 6-1
CPU 414-2, 6-11 N
CPU 414-3, 6-16
Nivel de protección, 1-15
CPU 416-2, 6-21
ajustarlo, 1-15
CPU 416-3, 6-26
Número de referencia
CPU 417-4, 6-31
6ES7 412-2XG00-0AB0, 6-6
IF 964-DP, 7-5
6ES7 414-2XG03-0AB0, 6-11
Estado de equipo 1 a 3, 3-24
6ES7 414-3XJ00-0AB0, 6-16
6ES7 416-2XK02-0AB0, 6-21
6ES7 416-3XL00-0AB0, 6-26
F 6ES7 417-4XL00-0AB0, 6-31
FLASH Card, 1-20 Números de referencia
Funciones de supervisión, 1-9 CPU, 6-1
Memory Cards, 6-36
I
IF 964-DP, 7-2 P
conectores, 7-4 Parámetros, 1-25
especificaciones técnicas, 7-5 Parámetros MPI, 1-17
información adicional, 7-3 Pila de bloques, 4-4
propiedades, 7-2 Programa de usuario, tiempo de ejecución, 5-4
Indicadores de error, 1-12
Indicadores de estado, todas las CPU, 1-11
Intercambio de datos, directo, 3-31 R
Intercambio de datos directo, CPU 31x-2, 3-31
RAM Card, 1-20
Interfaz DP, 1-24
Rearranque, operaciones, 1-18
Interfaz MPI, 1-23
Rearranque completo, 1-18
Rearranque en caliente, 1-18
Rearranque normal, 1-18
L operaciones, 1-18
Lectura de datos de servicio, 2-2

Índice alfabético-2 A5E00267854-02
Índice alfabético
S Tiempo de ejecución
actualización -de la imagen del proceso, 5-4,
Selector de modo, 1-14
5-5
Selector en serie, 1-14
Control del ciclo, 5-6
Señalizaciones de error, CPU 41x-3 y 41x-4, 1-13
sistema operativo, 5-6
SFC 81 ”UBLKMOV”, 3-34
Tiempo de ejecución del programa de usuario, 5-4
Sistema operativo, tiempo de ejecución, 5-6
Tiempo de reacción a alarma de diagnóstico, 5-24
Tiempo de reacción a alarma de proceso
de las CPU, 5-23
T de las CPUs, 5-22
Telegrama de configuración. Véase en la internet Tiempo de respuesta, 5-12
bajo http://www.ad.siemens.de/simatic-cs cálculo, 5-12, 5-14, 5-15
Telegrama de parametrización. Véase en la inter- factores, 5-12
net bajo http://www.ad.siemens.de/simatic-cs máximo, 5-15
Tiempo de ciclo, 5-2 mínimo, 5-14
ejemplo de cálculo, 5-17, 5-18 reducirlo, 5-16
elementos, 5-3 Tiempo de respuesta a alarmas de proceso, 5-22
prolongarlo, 5-4 Tiempo de respuesta a una alarma de proceso, de
los módulos de señales, 5-23
Tratamiento de alarmas de proceso, 5-23

A5E00267854-02 Índice alfabético-3
Índice alfabético

Índice alfabético-4 A5E00267854-02

422rfhcpu S

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

422rfhcpu S

Diunggah oleh

Hak Cipta:

Format Tersedia

Prólogo, Índice

Este manual forma parte del paquete de

Copyright Siemens AG 2006 All rights reserved Exención de responsabilidad

Siemens Aktiengesellschaft A5E00267854

Finalidad del manual

Conocimientos básicos necesarios

Ámbito de validez del manual

Sistema de automatización S7-400 Datos de las CPU

Catalogación en el conjunto de la documentación

Sistema Paquetes de documentación

Guía a través del manual

Reciclaje y gestión de residuos

Sistema de automatización S7-400 Datos de las CPU

Sistema de automatización S7-400 Datos de las CPU

A&D Technical Support

Hora: 0:00 - 24:00 / 365 días

Sistema de automatización S7-400 Datos de las CPU

Service & Support en Internet

Sistema de automatización S7-400 Datos de las CPU

Sistema de automatización S7-400 Datos de las CPU

1 Estructura de una CPU 41x . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-1

Sistema de automatización S7-400 Datos de las CPU

5 Tiempos de ciclo y de respuesta del S7-400 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1

Sistema de automatización S7-400 Datos de las CPU

Sistema de automatización S7-400 Datos de las CPU

Sistema de automatización S7-400 Datos de las CPU

Apartado Tema Página

Sistema de automatización S7-400 Datos de las CPU

1.1 Elementos de mando y señalización de las CPU

Elementos de mando y señalización de la CPU 412-1

Impresión de denominación del

Indicadores LED INTF, V 4.0.0

EXTF, BUS1F, FRCE, RUN,

Slot para la tarjeta de memoria

Selector de modo de operación

Bajo la tapa protectora

Bajo la tapa protectora

Figura 1-1 Disposición de los elementos de mando y señalización en la CPU 412-1

Sistema de automatización S7-400 Datos de las CPU

Elementos de mando y señalización de la CPU 41x-2

Impresión de denominación del

Indicadores LED INTF, EXTF, BUS1F

BUS1F, BUS2F, FRCE, RUN, BUS2F

Slot para la tarjeta de memoria

Bajo la tapa protectora

Número de serie Data Matrix Code

Bajo la tapa protectora

Figura 1-2 Disposición de los elementos de mando y señalización en la CPU 41x-2

Sistema de automatización S7-400 Datos de las CPU

Elementos de mando y señalización de la CPU 41x-3

Rotulación de la denominación del

cia abreviado y versión de firmware

Indicadores LED INTF,

IFM1F, FRCE, RUN, STOP

Slot para la tarjeta de memoria

Bajo la tapa protectora Bajo la tapa protectora

Bajo la tapa protectora

Figura 1-3 Disposición de los elementos de mando y señalización en la CPU 41x-3

Sistema de automatización S7-400 Datos de las CPU

Elementos de mando y señalización de la CPU 417-4

Impresión de denominación del

Indicadores LED INTF, V 4.0.0

EXTF, BUS1F, BUS2F, BUS1F