Anda di halaman 1dari 23

LAPORAN HASIL PRAKTIKUM

ELEKTRONIKA DIGITAL

Rangkaian Counter dengan IC 7493

Nama : Misrah Rahayu


NIM : 061630320207
Kelompok :3

POLITEKNIK NEGERI SRIWIJAYA


JURUSAN TEKNIK ELEKTRO
PROGRAM STUDI ELEKTRONIKA
PALEMBANG
2017/2018
LAPORAN HASIL PRAKTIKUM
ELEKTRONIKA DIGITAL

Rangkaian Counter dengan IC 7493

Nama : Rian Julianto


NIM : 061630320212
Kelompok :3

POLITEKNIK NEGERI SRIWIJAYA


JURUSAN TEKNIK ELEKTRO
PROGRAM STUDI ELEKTRONIKA
PALEMBANG
2017/2018
BAB I
PENDAHULUAN

I. Tujuan :
- Mampu merakit rangkaian counter maju dan counter mundur
- Mampu menjelaskan cara kerja counter maju dan counter mundur
- Mampu membuat tabel kebenaran counter berdasarkan hasil percobaan
- Mampu menterjemahkan hasil data percobaan menjadi konversi bilangan
- Mampu menggambar timing diagram untuk counter

II. Teori Dasar


Counter adalah rangkaian digital yang dibuat dari beberapa FF dan gerbang-
gerbang logika untuk mendapatkan angka-angka biner dari pulsa yang diberikan pada
input-inputnya. Counter dibagi dalam dua bagian utama yaitu sebagai counter
asinkron (tak serempak) dan counter sinkron (serempak).
Counter asinkron atau ripple counter adalah counter yang paling sederhana dan
yang paling sering digunakan. Counter ini dapat dibentuk dari JK-FF. Clock untuk
setiap FF didapat dari output FF sebelumnya kecuali FF pertama yang didapat dari
pulsa pembangkit.
Counter maju asinkron seperti gambar 30 (a), dimana terdapat 4 JK – FF yang
dihubungkan secara kaskade (bertingkat). Counter ini menghitung dalam biner dari
010 (0000) ke 1510 (1111). Output Q dari setiap FF memberikan satu nilai tempat
dalam angka biner. Input clock yang dihubungkan pada FFA adalah sebagai input
counter, setiap pulsa clock yang datang akan menghadirkan bit-bit biner pada masing-
masing output FF.
Output Q FFA mempunyai nilai tempat 1s, output Q FFB mempunyai nilai tempat
2s, output Q FFC mrmpunyai nilai tempat 4s, dan terakhir output Q FFD mempunyai
nilai tempat 8s dari counter. Cara kerja counter maju asinkron ini dapat dilihat dengan
gambar, timing diagram dan tabel kebenaran seperti gambar 30(a),30(c), dan tabel
kebenaran hitungannya seperti gambar 30(d).
Cara kerja counter mundur asinkron adalah kebalikan dari counter maju. Jika
counter maju mencacah dari urutan terendah 0000 sampai urutan tertinggi 1111, maka
untuk counter mundur cacahannya dimulai dari urutan 1111 tertinggi hingga
mencapai urutan terendah 0000. Demikian pula untuk menggambarkan timing
diagram counter mundur adalah dengan memulai dari setiap perubahan dari rendah ke
tinggi perubahan keluaran setiap Flip-Flop yang mendahului flip-flop sebelumnya.
Apabila kita susun tabel kebenaran yang berisi data hasil counter mundur maka
terlihat bahwa hitungan dimulai dari angka biner tertinggi yaitu 1111 mundur hingga
mencapai urutan terendah 0000.
Pulsa No. D C B A
0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16
(d). Urutan Cacahan / Hitungan Pulsa.
BAB II
PRAKTIKUM

A. Peralatan dan Komponen


- Rangkaian catu daya
- Rangkaian MVB
- IC7493 2 buah
- Resistor R : 100Ω 4 buah
- Led 4 buah
- Mini Project Board 1 buah
- Multimeter 1 buah
- Jumper-kit

B. Prosedur Praktikum
1. Buatlah rangkaian seperti gambar 31.
2. Pastikan bahwa fungsi flip-flop adalah benar.
3. Kerjakan rangkaian dan isilah tabel kebenarannya.
4. Buatlah rangkaian pembangkit pulsa TTL secara otomatis dan Gambarkan timing
diagramnya dengan melihat input clock.
5. Gambarkan timing diagramnya dengan melihat bentuk-bentuk gelombang pada
osiloskop.
6. Berikan valensi biner untuk setiap 4 output dari counter.
7. Ulangi percobaan dengan mengganti rangkaian percobaan dengan gambar 32.
8. Lakukan pengukuran yang sama seperti pada gambar 31.
9. Bandingkan kedua rangkaian tersebut dan jelaskan analisa saudara.
10. Buatlah kesimpulan dari hasil percobaan ini.

C. Rangkaian Percobaan
Struktur Internal IC 7493
BAB III
HASIL PRAKTIKUM

A. Data Percobaan
Tabel Percobaan pencacahan biner
No. Qa Qb Qc Qd Clock
H L H L H L H L
1 4,05 0,39 3,91 0,21 3,54 0,27 2,49 0,25 5,53
2 3,95 0,22 3,65 0,22 3,41 0,26 3,46 0,23 5,85
3 3,73 0,21 3,68 0,22 3,51 0,15 2,38 0,24 5,95
4 3,55 0,15 3,96 0,3 3,01 0,1 3,41 0,22 6,54
5 3,51 0,21 3,93 0,2 3,52 0,21 3,46 0,23 6,08

Tabel Kebenaran pencacahan Biner


Pulsa No. D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

Timing Diagram
Tabel percobaan pencacahan BCD
No. Qa Qb Qc Qd
H L H L H L H L
1 4,05 0,39 3,91 0,21 3,54 0,27 3,49 0,25
2 3,95 0,22 3,65 0,22 3,41 0,26 3,46 0,23
3 3,73 0,21 3,68 0,22 3,51 0,15 3,38 0,24
4 3,55 0,15 3,96 0,3 3,01 0,4 3,41 0,22
5 3,51 0,21 3,93 0,2 3,52 0,21 3,46 0,23
Clock : High = 5,83
Low = 0,09

Tabel kebenaran Pencacahan BCD


Pulsa No. D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1

Timing Diagram
B. Analisa Data

Counter juga disebut pencacah atau penghitung yaitu rangkaian logika


sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada
bagian masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi
frekuensi, penghitung jarak (odometer), penghitung kecepatan (spedometer), yang
pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen
ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya .

Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian


rupa dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat
dihitung sesuai rancangan. Dalam perancangannya counter dapat tersusun atas
semua jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut.

Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah


naik (Up Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan
cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara
otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga
cacahan terakhir kemudian kembali ke cacahan awal.

Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau
turun yaitu (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari positif
ke negatif atau sebaliknya, (2) output Flip-flop yang diumpankan ke Flip-flop
berikutnya diambilkan dari mana. Dari output Q atau Q, (3) indikator hasil cacahan
dinyatakan sebagai output yang mana. Output Q atau Q. ketiga faktor tersebut di
atas dapat dinyatakan dalam persamaan EX-OR.

Percobaan rangkaian counter dengan IC 7493 ini menggabungkan rangkaian


MVB sebagai clock dan rangkaian catu daya. Cara kerja rangkaian counter ini
ialah mencacah bilangan-bilangan biner dari 0000 sampai urutan tertinggi 1111
yang dapat dilihat dari LED yang flipflop. Masing-masing LED yang tersambung
di rangkaian dengan nama Qa, Qb, Qc, dan Qd. Qa yang tersambung dengan kaki
12 IC, Qb tersambung dengan kaki 9 IC, Qc tersambung dengan kaki 8 IC, Qd
tersambung dengan kaki 11 IC. Pada saat Qa pada posisi High yang pertama,Qb,
Qc, dan Qd ada pada posisi Low dengan penulisan biner 0001 dan pada saat Qa
pada posisi Low, Qb berubah menjadi High dan Qc, Qd masih pada posisi Low
atau dengan biner 0010 dan seterusnya sama seperti yang ada pada tabel
kebenaran. Kondisi tersebut akan berlangsung terus menerus ketika pulsa clock
diberikan.
BAB III
PENUTUP

Kesimpulan

Dari percobaan rangkaian pencacah dapat disimpulkan,

1. Pencacah atau penghitung (counter) merupakan piranti yang penting fungsinya


dalam suatu sistem rangkaian digital.
2. IC pencacah asinkron merupakan suatu rangkaian pencacah yang dibangun dari
rangkaian flip-flop, yang mana masukan (pulsa) clock dirangkai secara berurutan
antara flip-flopnya.
3. IC pencacah sinkron merupakan suatu rangkaian pencacah yang dibangun dari
rangkaian flip-flop, yang mana masukan (pulsa) dirangkai secara langsung pada
clock masing-masing flip-flop penyusunnya.
Daftar Pustaka
Annisah Masayu (2017), Buku modul praktek elektronika digital

http://meibxd-fst12.web.unair.ac.id/artikel_detail-112614-
LAPORAN%20ELEKTRONIKA-
Rangkaian%20Pencacah%20(Asinkron%20dan%20Sinkron).html (diakses pada
5 november 2017)

http://elib.unikom.ac.id/files/disk1/389/jbptunikompp-gdl-hidayat-19436-9-dig07co-
r.pdf (diakses pada 5 November 2017)

http://www.electronics-tutorials.ws/counter/count_2.html (diakses pada 5 November


2017)
BAB I
PENDAHULUAN

III. Tujuan :
- Mampu merakit rangkaian counter maju dan counter mundur
- Mampu menjelaskan cara kerja counter maju dan counter mundur
- Mampu membuat tabel kebenaran counter berdasarkan hasil percobaan
- Mampu menterjemahkan hasil data percobaan menjadi konversi bilangan
- Mampu menggambar timing diagram untuk counter

IV. Teori Dasar


Counter adalah rangkaian digital yang dibuat dari beberapa FF dan gerbang-
gerbang logika untuk mendapatkan angka-angka biner dari pulsa yang diberikan pada
input-inputnya. Counter dibagi dalam dua bagian utama yaitu sebagai counter
asinkron (tak serempak) dan counter sinkron (serempak).
Counter asinkron atau ripple counter adalah counter yang paling sederhana dan
yang paling sering digunakan. Counter ini dapat dibentuk dari JK-FF. Clock untuk
setiap FF didapat dari output FF sebelumnya kecuali FF pertama yang didapat dari
pulsa pembangkit.
Counter maju asinkron seperti gambar 30 (a), dimana terdapat 4 JK – FF yang
dihubungkan secara kaskade (bertingkat). Counter ini menghitung dalam biner dari
010 (0000) ke 1510 (1111). Output Q dari setiap FF memberikan satu nilai tempat
dalam angka biner. Input clock yang dihubungkan pada FFA adalah sebagai input
counter, setiap pulsa clock yang datang akan menghadirkan bit-bit biner pada masing-
masing output FF.
Output Q FFA mempunyai nilai tempat 1s, output Q FFB mempunyai nilai tempat
2s, output Q FFC mrmpunyai nilai tempat 4s, dan terakhir output Q FFD mempunyai
nilai tempat 8s dari counter. Cara kerja counter maju asinkron ini dapat dilihat dengan
gambar, timing diagram dan tabel kebenaran seperti gambar 30(a),30(c), dan tabel
kebenaran hitungannya seperti gambar 30(d).
Cara kerja counter mundur asinkron adalah kebalikan dari counter maju. Jika
counter maju mencacah dari urutan terendah 0000 sampai urutan tertinggi 1111, maka
untuk counter mundur cacahannya dimulai dari urutan 1111 tertinggi hingga
mencapai urutan terendah 0000. Demikian pula untuk menggambarkan timing
diagram counter mundur adalah dengan memulai dari setiap perubahan dari rendah ke
tinggi perubahan keluaran setiap Flip-Flop yang mendahului flip-flop sebelumnya.
Apabila kita susun tabel kebenaran yang berisi data hasil counter mundur maka
terlihat bahwa hitungan dimulai dari angka biner tertinggi yaitu 1111 mundur hingga
mencapai urutan terendah 0000.
Pulsa No. D C B A
0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
16
(d). Urutan Cacahan / Hitungan Pulsa.
BAB II
PRAKTIKUM

D. Peralatan dan Komponen


- Rangkaian catu daya
- Rangkaian MVB
- IC7493 2 buah
- Resistor R : 100Ω 4 buah
- Led 4 buah
- Mini Project Board 1 buah
- Multimeter 1 buah
- Jumper-kit

E. Prosedur Praktikum
11. Buatlah rangkaian seperti gambar 31.
12. Pastikan bahwa fungsi flip-flop adalah benar.
13. Kerjakan rangkaian dan isilah tabel kebenarannya.
14. Buatlah rangkaian pembangkit pulsa TTL secara otomatis dan Gambarkan timing
diagramnya dengan melihat input clock.
15. Gambarkan timing diagramnya dengan melihat bentuk-bentuk gelombang pada
osiloskop.
16. Berikan valensi biner untuk setiap 4 output dari counter.
17. Ulangi percobaan dengan mengganti rangkaian percobaan dengan gambar 32.
18. Lakukan pengukuran yang sama seperti pada gambar 31.
19. Bandingkan kedua rangkaian tersebut dan jelaskan analisa saudara.
20. Buatlah kesimpulan dari hasil percobaan ini.

F. Rangkaian Percobaan
Struktur Internal IC 7493
BAB III
HASIL PRAKTIKUM

C. Data Percobaan
Tabel Percobaan pencacahan biner
No. Qa Qb Qc Qd Clock
H L H L H L H L H L
1 3,9 0,11 3,28 0,12 3,9 0,14 3,8 0,15 5,53 0,15
2 3,7 0,13 3,8 0,13 3,8 0,18 3,6 0,13 5,85 0,14
3 4,0 0,14 3,8 0,14 3,8 0,18 3,5 0,15 5,95 0,14
4 3,8 0,13 4,0 0,13 3,9 0,18 3,8 0,15 6,54 0,14
5 3,9 0,15 3,8 0,13 3,9 0,14 3,7 0,11 6,08 0,12

Tabel Kebenaran pencacahan Biner


Pulsa No. D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

Timing Diagram
Tabel percobaan pencacahan BCD
No. Qa Qb Qc Qd Clock
H L H L H L H L H L
1 3,9 0,12 3,8 0,12 3,9 0,13 3,7 0,14 5,25 0,15
2 3,8 0,13 3,8 0,11 3,8 0,13 3,6 0,13 5,40 0,14
3 3,9 0,13 3,8 0,13 3,8 0,14 3,7 0,14 5,40 0,14
4 3,8 0,14 4,0 0,13 3,9 0,13 3,8 0,13 5,75 0,16
5 3,9 0,15 3,8 0,14 3,7 0,12 3,8 0,14 5,80 0,15

Tabel kebenaran Pencacahan BCD


Pulsa No. D C B A
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1

Timing Diagram
D. Analisa Data

Counter juga disebut pencacah atau penghitung yaitu rangkaian logika


sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada
bagian masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi
frekuensi, penghitung jarak (odometer), penghitung kecepatan (spedometer), yang
pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen
ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya .

Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian


rupa dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat
dihitung sesuai rancangan. Dalam perancangannya counter dapat tersusun atas
semua jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut.

Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah


naik (Up Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan
cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara
otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga
cacahan terakhir kemudian kembali ke cacahan awal.

Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau
turun yaitu (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari positif
ke negatif atau sebaliknya, (2) output Flip-flop yang diumpankan ke Flip-flop
berikutnya diambilkan dari mana. Dari output Q atau Q, (3) indikator hasil cacahan
dinyatakan sebagai output yang mana. Output Q atau Q. ketiga faktor tersebut di
atas dapat dinyatakan dalam persamaan EX-OR.

Percobaan rangkaian counter dengan IC 7493 ini menggabungkan rangkaian


MVB sebagai clock dan rangkaian catu daya. Cara kerja rangkaian counter ini
ialah mencacah bilangan-bilangan biner dari 0000 sampai urutan tertinggi 1111
yang dapat dilihat dari LED yang flipflop. Masing-masing LED yang tersambung
di rangkaian dengan nama Qa, Qb, Qc, dan Qd. Qa yang tersambung dengan kaki
12 IC, Qb tersambung dengan kaki 9 IC, Qc tersambung dengan kaki 8 IC, Qd
tersambung dengan kaki 11 IC. Pada saat Qa pada posisi High yang pertama,Qb,
Qc, dan Qd ada pada posisi Low dengan penulisan biner 0001 dan pada saat Qa
pada posisi Low, Qb berubah menjadi High dan Qc, Qd masih pada posisi Low
atau dengan biner 0010 dan seterusnya sama seperti yang ada pada tabel
kebenaran. Kondisi tersebut akan berlangsung terus menerus ketika pulsa clock
diberikan.
BAB III
PENUTUP

Kesimpulan

Dari percobaan rangkaian pencacah dapat disimpulkan,

4. Pencacah atau penghitung (counter) merupakan piranti yang penting fungsinya


dalam suatu sistem rangkaian digital.
5. IC pencacah asinkron merupakan suatu rangkaian pencacah yang dibangun dari
rangkaian flip-flop, yang mana masukan (pulsa) clock dirangkai secara berurutan
antara flip-flopnya.
6. IC pencacah sinkron merupakan suatu rangkaian pencacah yang dibangun dari
rangkaian flip-flop, yang mana masukan (pulsa) dirangkai secara langsung pada
clock masing-masing flip-flop penyusunnya.
Daftar Pustaka
Annisah Masayu (2017), Buku modul praktek elektronika digital

http://meibxd-fst12.web.unair.ac.id/artikel_detail-112614-
LAPORAN%20ELEKTRONIKA-
Rangkaian%20Pencacah%20(Asinkron%20dan%20Sinkron).html (diakses pada
5 november 2017)

http://elib.unikom.ac.id/files/disk1/389/jbptunikompp-gdl-hidayat-19436-9-dig07co-
r.pdf (diakses pada 5 November 2017)

http://www.electronics-tutorials.ws/counter/count_2.html (diakses pada 5 November


2017)
LAPORAN HASIL PRAKTIKUM
ELEKTRONIKA DIGITAL

Rangkaian Counter dengan IC 7493

Nama : M.ABIYU ATHALLARIZQ


NIM : 061630320906
Kelompok :2

POLITEKNIK NEGERI SRIWIJAYA


JURUSAN TEKNIK ELEKTRO
PROGRAM STUDI ELEKTRONIKA
PALEMBANG
2017/2018
LAPORAN HASIL PRAKTIKUM
ELEKTRONIKA DIGITAL

Rangkaian Counter dengan IC 7493

Nama :EKA FRISSTA JUNIAR


NIM : 061630320200
Kelompok :2

POLITEKNIK NEGERI SRIWIJAYA


JURUSAN TEKNIK ELEKTRO
PROGRAM STUDI ELEKTRONIKA
PALEMBANG
2017/2018