AUTOEVALUACIÓN SEMANA 7

NOMBRE: CÓDIGO:

SELECCIÓN MÚLTIPLE ÚNICA RESPUESTA 5. La función X de un circuito lógico que controla el paso de
una señal A donde la salida de X es A cuando B y C son 0 y es
1. Si un comparador de magnitud 7485 tiene A=1011 y B=1001 A' si al menos B ó C son 1, se expresa:
en sus entradas, las salidas son: a) X= (A⊕B)+(A⊕C) b) X= (A⊕ (B+C))
a) A>B=0, A<B=1, A=B=0 b) A>B=1, A<B=0, A=B=0 c) X= ((AB) ⊕ C ) d) X= A + ( B⊕ C)
c) A>B=1, A<B=1, A=B=0 d) A>B=0, A<B=0, A=B=1
FALSO-VERDADERO (Corrija el enunciado si es falso)
2. Dados los datos hexadecimales A = 3C4 y B = 2D7. La
paridad par puede ser detectada en: 6. Un comparador de 1 bit necesita una compuerta XOR ya
a) solamente A b) solamente B que su ecuación para la salida E (Equal) es A’B’ + AB. ( ).
c) tanto en A como en B d) Ni en A ni en B 7. Al interior de un comparador 7485 hay más de 100
transistores ó 10 compuertas lógicas, por lo tanto es un
3. En un comparador de 4 bits cuyo CI es el 7485, las entradas circuito de tecnología SSI (Small Scale Integration). ( ).
de habilitación son E-1=1, G-1=1 y L-1=1. Si A=0100 y 8. El circuito generador de paridad utiliza la misma cantidad
B=0100, entonces las salidas son: de compuertas lógicas que el detector de paridad. ( ).
a) A>B=1, A<B=1, A=B=1 b) A>B=1, A<B=0, A=B=0 9. Un circuito integrado 74280 puede ser utilizado para
c) A>B=0, A<B=1, A=B=1 d) A>B=0, A<B=0, A=B=1 detectar paridad par o paridad impar. ( ).

4. De los siguientes códigos, el que tiene paridad par es: PREGUNTAS ABIERTAS
a) 10011000 b) 01111000 c) 11111111 10. Diseñe un comparador de dos datos de 12 bits usando 3
d) 11010101 e) todos f) b) y c) solamente circuitos integrados (CI 7485).

AUTOEVALUACIÓN SEMANA 7

NOMBRE: CÓDIGO:

SELECCIÓN MÚLTIPLE ÚNICA RESPUESTA 5. La función X de un circuito lógico que controla el paso de
una señal A donde la salida de X es A cuando B y C son 0 y es
1. Si un comparador de magnitud 7485 tiene A=1011 y B=1001 A' si al menos B ó C son 1, se expresa:
en sus entradas, las salidas son: a) X= (A⊕B)+(A⊕C) b) X= (A⊕ (B+C))
a) A>B=0, A<B=1, A=B=0 b) A>B=1, A<B=0, A=B=0 c) X= ((AB) ⊕ C ) d) X= A + ( B⊕ C)
c) A>B=1, A<B=1, A=B=0 d) A>B=0, A<B=0, A=B=1
FALSO-VERDADERO (Corrija el enunciado si es falso)
2. Dados los datos hexadecimales A = 3C4 y B = 2D7. La paridad
par puede ser detectada en: 6. Un comparador de 1 bit necesita una compuerta XOR ya que
a) solamente A b) solamente B su ecuación para la salida E (Equal) es A’B’ + AB. ( ).
c) tanto en A como en B d) Ni en A ni en B 7. Al interior de un comparador 7485 hay más de 100
transistores ó 10 compuertas lógicas, por lo tanto es un circuito
3. En un comparador de 4 bits cuyo CI es el 7485, las entradas de tecnología SSI (Small Scale Integration). ( ).
de habilitación son E-1=1, G-1=1 y L-1=1. Si A=0100 y B=0100, 8. El circuito generador de paridad utiliza la misma cantidad
entonces las salidas son: de compuertas lógicas que el detector de paridad. ( ).
a) A>B=1, A<B=1, A=B=1 b) A>B=1, A<B=0, A=B=0 9. Un circuito integrado 74280 puede ser utilizado para
c) A>B=0, A<B=1, A=B=1 d) A>B=0, A<B=0, A=B=1 detectar paridad par o paridad impar. ( ).

4. De los siguientes códigos, el que tiene paridad par es: PREGUNTAS ABIERTAS
a) 10011000 b) 01111000 c) 11111111 10. Diseñe un comparador de dos datos de 12 bits usando 3
d) 11010101 e) todos f) b) y c) solamente circuitos integrados (CI 7485).