LAPORAN

EKSPERIMEN II

RANGKAIAN DAN PERSAMAAN LOGIKA

Oleh : Muhammad Firmansyah

532416033

JURUSAN TEKNIK INFORMATIKA

PENDIDIKAN TEKNOLOGI INFORMASI
UNIVERSITAS NEGERI GORONTALO
 EKSPERIMEN II

RANGKAIAN DAN PERSAMAAN LOGIKA

1.1 TUJUAN EKSPERIMEN

a. Memahamin dan mampu mengevaluasi output persamaan logika.
b. Mampu menyusun tabel kebenaran dari sebuah rangkaian logika.
c. Mampu mengimplementasikan rangkaian logika dari sebuah persamaan logika
1.2 EKSPERIMEN YANG DILAKUKAN
a. Mendeskripsikan rangkaian logika, dan kemudian mengevaluasi output rangkaian logika
tersebut.
b. Menyusun tabel kebenaran dari rangkaian logika yang telah dievaluasi outputnya.
c. Mengimplementasikan rangkaian logika dari sebuah persamaan logika, dan menyusun
tabel kebenarannya.
1.3 HASIL DAN PEMBAHASAN EKSPERIMEN
A. Eksperimen 1
 Mendeskripsikan Rangkaian Logika Kedalam Persamaan Logika
a. Rangkaian logika 1

Gambar 1.1
Dari rangkaian logika diatas dapat di ambil sebuah persamaan yaitu Y = ĀB + A̅
 b. Rangkaian logika 2

Gambar 1.2

Dari rangkaian logika pada gambar 1.2 diatas dapat di ambil sebuah persamaan yaitu :

F = ĀB + C

 Evaluasi Hasil Output Pada Rangkaian Logika Menggunakan Persamaan Logika Dan
Kombinasi Inputan
Karna A dianggap sebagai MSB jadi di asumsikan :
 A=1
 B=0
 C=1

Jadi, proses evaluasi hasil output dengan menggunakan kombinasi inputan adalah sebagai
berikut :

a. Rangkaian logika pada gambar 1.1

- Inputan 0 dan 0

Y = ĀB + A̅

Y = 1.0 + 0.1

Y=0+0

Y=0
- Inputan 0 dan 1

Y = ĀB + A̅

Y = 1.1 + 0.0

Y=1+0

Y=1

- Inputan 1 dan 0

Y = ĀB + A̅

Y = 0.0 + 1.1

Y=0+1

Y=1

- Inputan 1 dan 1

Y = ĀB + A̅

Y = 0.1 + 1.0

Y=1+1

Y=0

b. Rangkaian logika pada gambar 1.2

- Inputan 0, 0, dan 0

F = ĀB + C

F = 1.0 + 0

F=0+0

F=0
- Inputan 0, 1, dan 0

F = ĀB + C

F = 1.1 + 0

F=1+0

F=1

- Inputan 1, 0, dan 1

F = ĀB + C

F = 0.0 + 1

F=0+1

F=1

- Inputan 1, 1, dan 1

F = ĀB + C

F = 0.1 + 1

F=0+1

F=1

- Input 0, 0, dan 1
F = ĀB + C
F = 1.0 + 1
F=0+1
F=1
- Inputan 1, 0, dan 0
F = ĀB + C
F = 0.0 + 0
F=0
 - Inputan 1, 1, dan 0
F = ĀB + C
F = 0.1 + C
F=0
- Inputan 0, 1, dan 1
F = ĀB + C
F = 1.1 + 1
F=1+1
F=1
 Tabel Kebenaran Rangkaian Logika

Setealah mengevaluasi hasil output dari kedua rangkaian dan persamaan logika diatas, hasil
output tersebut dimasukan kedalam bentuk tabel kebenaran yang nantinya di jadikan sebagai
acuan pembuktian pada penggunaan simulator DSCH. Bentuk tabel kebenaran dari kedua
rangkaian dan persamaa logika diatas adalah sebagai berikut :

a. Rangkaian logika pada gambar 1.1

A B Ā ̅ ĀB A̅ Y = ĀB + A̅
0 0 1 1 0 0 0
0 1 1 0 1 0 1
1 0 0 1 0 1 1
1 1 0 0 0 0 0

b. Rangkaian logika pada gambar 1.2

A B C Ā ĀB F = ĀB + C
0 0 0 1 0 0
0 1 0 1 1 1
1 0 1 0 0 1
1 1 1 0 0 1
0 0 1 1 1 1
1 0 0 0 0 0
 1 1 0 0 0 1
0 1 1 1 1 1

B. Ekseperimen 2
 Implementasi Persamaan Logika Kedalam Rangkaian Logika

Dari persamaan logika diatas diasumsikan kebutuhan gerbang logika sebagai berikut :
Gerbang OR 2 inputan : 2 buah
Gerbang AND 2 inputan : 1 buah
Gerbang NOT : 2 buah

Dari kebutuhan logika diatas dibuatlah rangkaian logika dengan menggunakan simulator
DSCH dengan bentuk rangkaian logika sebagai berikut :

 Evaluasi Hasil Output Dari Persamaan Logika Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅

Menggunakan Kombinasi
- Inputan 0, 0, 0, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 1
Y = 0.1 + 1
Y=0+1
Y=1
- Inputan 0, 1, 0, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 0
Y = 0.0 + 0
Y=0+0
Y=0
- Inputan 1, 0, 1, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 1
Y = 0.1 + 1
Y=0+1
Y=1
- Inputan 1, 1, 1, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 0
Y = 0.1 + 0
Y=0+0
Y=0
- Inputan 0, 0, 0, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 0
Y = 1.0 + 0
Y=0
- Inputan 0, 0, 1, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 1
Y = 1.1 + 1
Y=1
- Inputan 0, 1, 1, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 0
 Y = 0.1 + 0
Y=0
- Inputan 0, 1, 0, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 1
Y = 0.0 + 1
Y=1
- Inputan 1, 0, 0, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0 + 1
Y = 0.0 + 1
Y=1
- Inputan 1, 0, 1, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 0
Y = 0.1 + 0
Y=0
- Inputan 1, 1, 0, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 1
Y = 0.0 + 1
Y=1
- Inputan 1, 1, 0, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 0
Y = 0.0 + 0
Y=0
 - Inputan 1, 1, 1, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 1
Y = 0.1 + 1
Y=1
- Inputan 1, 0, 0, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).0) + 0
Y = 0.0 + 0
Y=0
- Inputan 0, 0, 1, dan 1
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 0
Y = 1.1 + 0
Y=1
- Inputan 0, 1, 1, dan 0
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅
Y = ((̅̅̅̅̅̅̅̅).1) + 1
Y = 0.1 + 1
Y=1
 Tabel Kebenaran Dari Persamaan Logika Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅

Dari hasil evaluasi output diatas di buatlah sebuah tabel kebenaran untuk persamaan logika :
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅ . Dengan bentuk tabel sebagai berikut :

A B C D ̅ ̅̅̅̅̅̅̅̅̅ (̅̅̅̅̅̅̅̅̅).C Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅

0 0 0 0 1 0 0 1
0 1 0 1 0 1 0 0
1 0 1 0 1 1 1 1
1 1 1 1 0 1 1 0
0 0 0 1 0 1 0 0
 0 0 1 0 1 1 1 1
0 1 1 1 0 0 0 0
0 1 0 0 1 0 0 1
1 0 0 0 1 0 0 1
1 0 1 1 0 0 0 0
1 1 0 0 1 0 0 1
1 1 0 1 0 0 0 0
1 1 1 0 1 0 0 1
1 0 0 1 0 0 0 0
0 0 1 1 0 1 1 1
0 1 1 0 1 0 0 1

1.4 PEMBUKTIAN
A. Eksperimen I

Pada gambar 1.1 dan 1.2 telah dilakukan evaluasi output dengan mengubah rangkaian
logika kedalam bentuk persamaan dan didapatkan hasil seperti yang terdapat pada tabel
kebenaran. Dari tabel kebenaran tersebut dilakukan kembali sebuah percobaan pembuktian
dengan menggunakan simulator DSCH untuk membuktikan kebenaran dari hasil evaluasi output
pada tabel kebenaran. Dan dari percobaan menggunakan simulator DSCH di dapatkan hasil
sebagai berikut :

a. Tabel Kebenaran Untuk Gambar 1.1 dan Percobaan Menggunakan Simulator DSCH
A B Ā ̅ ĀB A̅ ĀB + A̅ Hasil Percobaan DSCH

1 0 0 1 0 1 1
 0 1 1 0 1 0 1

0 0 1 1 0 0 0

1 1 0 0 0 0 0

Dari 4 kombinasi inputan pada tabel pembuktian diatas didapatkan hasil bahwa Y = ĀB +
A̅ menghasilkan dua output hight dengan input 1 0 dan 0 1 dengan hasil output 1 dan di
buktikan dengan simulator DSCH yang ditandai dengan lampu indikator menyala dan dua output
low yaitu 0 0 dan 1 1 dengan hasil output 0 yang dibuktikan dengan simulator DSCH yang
ditandai dengan lampu indikator mati/tidak menyala.

b. Tabel Kebenaran Untuk Gambar 1.2 dan Percobaan Menggunakan Simulator DSCH

A B C Ā ĀB F = ĀB + C Hasil Percobaan
Simulator DSCH

0 0 0 1 0 0

0 1 0 1 1 1
 1 0 1 0 0 1

1 1 1 0 0 1

0 0 1 1 1 1

1 0 0 0 0 0

1 1 0 0 0 1

0 1 1 1 1 1

Dari 6 kombinasi inputan pada tabel pembuktian diatas didapatkan hasil bahwa F = ĀB +
C menghasilkan lima output hight dengan input 0 1 0, 1 0 1, 1 1 1, 0 0 1, dan 0 1 1 dengan hasil
output 1 dan di buktikan dengan simulator DSCH yang ditandai dengan lampu indikator
menyala. Dan dari hasil evaluasi ouput juga didapatkan tiga output low dengan input 0 0 0, 1 0 0,
dan 1 1 0 yang telah di uji dengan menggunakan simulator DSCH dengan mengasilkan output 0
dan lampu indikator mati/tidak menyala.
 B. Eksperimen II

Dari rangkaian logika pada eksperimen 2 diatas didapatkan hasil evaluasi output serperti
yang terdapat pada tabel kebenaran. Dan dari tabel kebenaran tersebut dilakukan percobaan
pembuktian dengan menggunakan simulator DSCH. Dengan hasil sebagai berikut :

A B C D ̅ ̅̅̅̅̅̅̅̅̅ (̅̅̅̅̅̅̅̅̅).C Y = ((̅̅̅̅̅̅̅̅̅).c) + Hasil Percobaan

̅ Simulator DSCH

0 0 0 0 1 0 0 1

0 1 0 1 0 1 0 0

1 0 1 0 1 1 1 1

1 1 1 1 0 1 1 0

0 0 0 1 0 1 0 0

0 0 1 0 1 1 1 1
0 1 1 1 0 0 0 0

0 1 0 0 1 0 0 1

1 0 0 0 1 0 0 1

1 0 1 1 0 0 0 0

1 1 0 0 1 0 0 1

1 1 0 1 0 0 0 0

1 1 1 0 1 0 0 1

1 0 0 1 0 0 0 0
 0 0 1 1 0 1 1 1

0 1 1 0 1 0 0 1

Dari 16 kombinasi inputan pada tabel pembuktian diatas didapatkan hasil bahwa
Y = ((̅̅̅̅̅̅̅̅̅).c) + ̅ menghasilkan 9 output hight dengan hasil output 1 yang di buktikan
dengan simulator DSCH yang menandakan lampu indikator menyala. Dan dari percobaan
tersebut didapatkan pula tujuh output low dengan hasil output 0 yang dibuktikan dengan
simulator DSCH yang menandakan lampu indikator mati/tidak menyala.

1.5 Kesimpulan

Dari eksperimen 1 dengan dua rangkaian logika dan experimen 2 dengan satu persamaan
logika didapatkan hasil bahwa hasil evaluasi output yang di masukan kedalam tabel kebenaran
pada kedua eksperimen ekuivalen dengan percobaan evaluasi output dengan menggunakan
simulator DSCH.