1

Prática 5: Somadores Binários

Nome do autor: Mirla Borges Costa

Afiliação do autor: Engenharia Elétrica – UFPI

E-mail: mirlacccosta@hotmail.com

Resumo: Nesta prática serão estudados os A aritmética digital aplica-se de formas

métodos para a implementação de somadores
binários bem como a analise do
funcionamento de um CI somador.
Palavras-chave: Somadores, CI, CI Somador.
Abstract: In this practice will be studied the
methods for the implementation of binary
adders as well as the analysis of the operation of
an adder IC.
Key Words: Adders, CI, CI Adder
I. OBJETIVO
 Verificar a implementação da soma binária
de números sem sinal;
distintas na sociedade, tendo como uso mais
frequente em calculadoras digitais. As operações
binárias aritméticas ocorrem do mesmo modo
que as operações decimais, assim, a operação
binária da soma começa a partir do bit menos
significativo (least-significant-digit - LSD) dos
números e segue somando até o bit mais
significativo (most-significant-digit - MSD).
Além disso, a adição binária possui quatro casos
de soma:
(1)
(2)
(3)

 Projetar um circuito meio-somador; (4)

 Projetar um circuito somador-completo; O resultado das equações 3 e 4 devem-se ao

resultado do valor carry (vai um) o qual ocupa a
 Verificar o funcionamento do somador posição do MSD do valor do resultado da soma,
binário de 4 bits 7483; pois ele acumula o valor 1 na soma para a
próxima casa binária, portanto, percebe-se que
II. MATERIAL UTILIZADO em uma soma binária de dois bits de entrada é
 Módulo de treinamento didático: Kit de necessário dois bits (bit soma e o carry) para
Eletrônica Digital XD101. mostrar o real valor obtido. Outrossim, para a
soma de números com mais bits, assim como em
 Um CI 74283N uma soma com várias casas decimais é necessário
enviar o carry da soma com os bits da casa
 Um CI 74LS08N
anterior para somar com a casa posterior, tendo,
 Um CI 74LS32N desse modo, um sistema com carry de entrada e
de saída.
 Um CI 74LS86N
Dessa forma, um meio-somador,
 Jumpers
qualifica-se como um circuito lógico o qual
III. DESENVOLVIMENTO TEÓRICO realiza uma soma simples entre somente dois bits
a qual resulta em apenas dois bits de saída, já o
A. Introdução circuito somador completo, possui além dos dois
 2

bits de entrada para serem somados, tem também c) Diagrama Elétrico.

o carry da soma anterior. Com isso, unindo o
meio-somador a somadores completos, é possível VCC 1A VCC
1B 4B
5.0V 1Y 4A
realizar a soma binária com números binários 2A 4Y
2B 3B
2Y 3A
GND 3Y
com qualquer quantidade de bits. Além dos A0
74LS86N Cout
circuitos somadores citados anteriormente,
tem-se atualmente CIs somadores que realizam S0
B0 1A VCC
1B 4B
somas binárias diretamente sem a necessidade de 1Y 4A
2A 4Y
2B 3B
implementar um circuito. 2Y 3A
GND 3Y

74LS08N
B. Montagens
Figura 2: Diagrama elétrico da primeira
Primeira Montagem: Meio-Somador.
montagem.
a) Descrição do funcionamento.
d) Tabelas.
Um meio-somador é um circuito lógico que
TABELA 1: TABELA VERDADE DA
executa a soma de dois números binários de um
bit a qual resulta no valor da soma com o carry PRIMERA MONTAGEM
out, ou seja, o valor carry de saída. Desse modo,
determinando A0 e B0 os bits de entrada, S0 o
valor de saída do resultado da somada binária e
Cout o carry de saída, monta-se a tabela verdade
do meio-somador (tabela 1), a partir da análise
dessa tabela percebe-se que os resultados da saída
S0 são equivalentes a porta XOR e a saída Cout é
equivalente a porta AND. Assim, têm-se as TABELA 2: TABELA DE VERIFICAÇÃO DA
expressões das saídas S0 e Cout definidas nas PRIMEIRA MONTAGEM
equações 5 e 6, respectivamente.

(5)

0 (6)

Foi-se implementado os diagramas lógico,

elétrico das equações 5 e 6.
Segunda Montagem: Somador-Completo.
b) Diagrama Lógico.
a) Descrição do funcionamento.

A0 Cout Um somador-completo é um circuito lógico

que executa a soma de dois números binários de
7408N um bit e mais o carry in, ou seja, o carry de
B0
entrada vindo da soma anterior a qual resulta no
S0 valor da soma com o carry out, ou seja, o valor
7486N carry de saída. Dessa maneira, definido A1 e B1
bits de entrada, Cin o carry de entrada, S1 o valor
Figura 1: Diagrama lógico da primeira de saída do resultado da somada binária e C out o
montagem. carry de saída, monta-se a tabela verdade do
somador-completo (tabela 3), por meio da análise
 3

da tabela verdade, nota-se que o resultado é 1 d) Tabelas.

quando a quantidade de variáveis em nível alto é
ímpar, assim, determina-se que a saída S1 TABELA 3: TABELA VERDADE DA
corresponde a duas portas XOR unidas em SEGUNDA MONTAGEM
cascata, então, a expressão referente a saída S1 é a
definida na equação 7.

(7)

A saída Cout é determinada a partir da análise

da tabela verdade (tabela 3), a qual a partir da
aplicação do mapa de Karnaugh obtém-se a
expressão mais simplificada resultante da tabela
definida na equação 8.

(8) TABELA 4: TABELA DE VERIFICAÇÃO DA

SEGUNDA MONTAGEM
Foi-se implementado os diagramas lógico,
elétrico das equações 5 e 6.

b) Diagrama Lógico.

A1 S1
7486N
7486N
B1

Cin 7408N
7432N Terceira Montagem: Somador binário de três
Cout bits.
7408N
7432N a) Descrição do funcionamento.
7408N
Para implementar um circuito somador
Figura 3: Diagrama lógico da segunda
binário de três bits, deve-se primeiro entender
montagem.
que os bits LSD (A0 e B0) são os primeiros a
c) Diagrama Elétrico. serem somados e, por isso, não terá um carry de
entrada de outra soma anterior, então os bits
VCC 1A VCC
1B 4B
Cout
menos significativos serão somados a partir de
5.0V 1Y 4A
2A 4Y
2B 3B um meio-somador. No entanto, como esse
2Y 3A S1
A1
GND 3Y
1A VCC meio-somador tem um carry out, ele deve ser
74LS86N 1B 4B
1Y 4A
2A 4Y mandado para a soma dos bits posteriores aos
2B 3B
2Y 3A
B1 1A VCC
GND 3Y primeiros (A1 e B1) para uma correta adição
1B 4B 74LS32N
1Y 4A
2A 4Y
binária, assim, como se têm os dois bits da
2B 3B
Cin 2Y 3A
GND 3Y
segunda posição do número e o carry da soma dos
74LS08N bits LSD como as variáveis de entrada o circuito
somador para os bits da segunda posição, a soma
será feita por um somador-completo tendo o
Figura 4: Diagrama elétrico da segunda carry out da soma dos bits LSD como a variável
montagem. carry in. Do mesmo modo, o somador para os bits
MSD (A2 e B2) é o somador-completo tendo
 4

como variáveis de entrada os dois bits MSD e o TABELA 6: TABELA DE VERIFICAÇÃO DA

carry out da soma anterior como carry in e o carry TERCEIRA MONTAGEM
out desse segundo somador-completo é a saída do
circuito junto ao valor da soma.

b) Diagrama Lógico.

S2 A2 S1 A1 S0
A0
7486N 7486N
7486N B2 7486N B1 7486N
B0

7408N 7408N
7432N
7408N
7432N
7408N
Cout 7432N 7408N Quarta Montagem: Somador binário de quatro
7432N
7408N bits.
7408N
a) Descrição do funcionamento.
Figura 5: Diagrama lógico da terceira montagem.
Nesta montagem, o somador binário de
c) Diagrama Elétrico. quatro bits será implementado por um CI 74283
com o datasheet definido na figura 7. O CI 74283
VCC
5.0V
1A VCC
1B 4B
1A VCC
1B 4B
qualifica-se como um CI somador, o qual executa
1Y 4A 1Y 4A
2A 4Y 2A 4Y

A
2B 3B
2Y 3A
GND 3Y
2B 3B
2Y 3A
GND 3Y
a soma de dois números binários (A4A3A2A1 e
74LS86N 74LS86N
S2
B4B3B2B1) com quatro bits e retorna o valor da
B S1 soma ( ) em 4 bits e mais o valor
S0
1A VCC
1B 4B
1A VCC
1B 4B
carry out (C4), além disso, tem uma entrada para
1Y 4A 1Y 4A
2A 4Y 2A 4Y
2B 3B
2Y 3A
GND 3Y
2B 3B
2Y 3A
GND 3Y
o carry in (C0) de uma soma anterior.
74LS08N 74LS08N
Cout

1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y

74LS32N

Figura 6: Diagrama elétrico da terceira

montagem.

d) Tabelas.

TABELA 5: TABELA VERDADE DA

TERCEIRA MONTAGEM
Figura 7: Datasheet do CI 74283. [2]

Desse modo, para implementar um somador

de 4 bits com o CI 74283, basta apenas conectar
os bits dos números A e B ordenadamente para
poder ser executada a soma corretamente.

Na tabela 7 estão definidos os valores para

as entradas A e B e do valor carry in (C0). O valor
C0 vai ser somado ao LSD da soma como pode
 5

ser observado nos valores esperados decimais c) Diagrama Elétrico.

esperados na tala de verificação (tabela 7).
VCC
5.0V
C4
b) Diagrama Lógico. A
12 10
14
A4
A3
SUM_4
SUM_3 13 ∑3
3 A2 SUM_2 1
5 4
A3 C4 A1 SUM_1
∑2
11 B4
A2 12 A4 SUM_4 10 ∑3 B
15
2
6
B3
B2
∑1
14 13 B1
A1 3
A3
A2
SUM_3
SUM_2 1 ∑2 7 C0 C4 9 ∑0
5 4
A0 A1 SUM_1 ∑1 74283N
11
B3 15
B4
B3
∑0 C0
2 B2
B2 6 B1
B1 Cin 7 C0 C4 9
B0
74283N Figura 9: Diagrama elétrico da quarta montagem.

Figura 8: Diagrama lógico da quarta montagem.

d) Tabelas.

TABELA 7: TABELA DE VERIFICAÇÃO DA QUARTA MONTAGEM

IV. QUESTÕES
1. Explique como é feita a representação de
números binários com sinal em representação
sinal e módulo.
A representação de um número com sinal
em complemento de 2 é feita invertendo-se o
valor de cada bit do numeral e depois somando 1
ao LSD do número.

Números binários com sinal são 3. Obter as somas dos números, em

representados a partir de um bit de sinal
localizado no bit mais a esquerda do número de
forma que, se ele for igual a 0, o número é
positivo, mas se for igual a 1, o número é
negativo. Esses valores determinam o módulo do
número binário.
2. Explique como é feita a representação de
números binários com sinal em representação
em complemento de 2.
representação decimal, dos números binários
representados pelas palavras-código binárias
seguintes (representadas em hexadecimal):
a) D5h+80h: os números D516 e 8016 equivalem,
respectivamente, aos números 21310 e 12810 na
base decimal e aos números 110101012 e
100000002, os quais, quando somados resultam
em 34110 na base decimal que equivale a
 6

1010101012 na base binária e 15516 na base

hexadecimal.

b) AAh+5Ah: os números AA16 e 5A16

equivalem, respectivamente, aos números 17010 e
9010 na base decimal e aos números 101010102 e
010110102, os quais, quando somados resultam
em 26010 na base decimal que equivale a
1000001002 na base binária e 10416 na base
hexadecimal.

c) 08h+80h: os números 0816 e 8016 equivalem,

respectivamente, aos números 810 e 12810 na base
decimal e aos números 10002 e 100000002, os
quais, quando somados resultam em 13610 na
base decimal que equivale a 100010002 na base
binária e 8816 na base hexadecimal.

V. CONCLUSÕES

VI. REFERÊNCIAS

[1] TOCCI, Ronald Jr.; WIDNER, Neal, S.

MOSS, Gregory L. Sistemas Digitais. 10 ed.
Pearson Prentice Hall, 2008. Capítulo 6.

[2]http://pdf.datasheetcatalog.com/datasheets/70
/248191_DS.pdf acessado as 15:47