Laboratorio Nº 05: REGISTROS, MEMORIAS Y

HERRAMIENTAS DE SIMULACION

Objetivos

 Comprobar el funcionamiento de los flip flops en Registro de desplazamiento y

transferencia de datos.
 Comprobar el funcionamiento de memorias tipo:2114, 2716 y 2732, así como la RAM
estática 6116..
 Simular circuitos lógicos utilizando la herramienta Max Plus II.

II. Fundamento Teórico

1. Contadores- Son circuitos secuenciales que recorren una secuencia de estados previamente
especificada, en forma ascendente, descendente y aleatoria. Evolucionan por cada estado a medida
que reciben pulsos de reloj. Los circuitos contadores pueden ser:

i. Asíncrono- Implantados a partir de un flip flop tipo T con la característica de que el reloj
principal ingresa al primer F/F, y el reloj del resto de F/F se toma de las salidas Q del F/F
anterior u otro.

ii. Síncrono- En este tipo de circuitos contadores, la señal de reloj se aplica simultáneamente
a todos los flip-flops.
2. Registro- Son grupos de flip flops con dos funciones básicas: el almacenamiento y el movimiento de
datos.
I. Registro entrada serie salida serie

Registro SISO

II. Registro entrada serie salida paralelo

Registro SIPO

III. Registro entrada paralelo salida serie

 Registro PISO

IV. Registro entrada paralelo salida paralelo

Registro PIPO

V. Registro de desplazamiento bidireccional

VI. Registro de desplazamiento universal

 3. Memorias- Las unidades de memoria son módulos conformados por un conjunto de latches o
condensadores agrupados de tal forma que almacenan varias palabras binarias de n bits. Cada una
de ellas tiene la capacidad de almacenar un bit de información (1 o 0), y se conocen con el nombre
de celdas de memoria. Las celdas o bits de memoria se ubican mediante la fila y la columna en la que
se encuentra.

Las operaciones básicas de una memoria consisten en leer y almacenar información mediante el uso
del bus de datos y direcciones. Estas operaciones ocurren en un orden lógico, el cual se indica a
continuación:

 Apuntar a la dirección de memoria que se desea leer o escribir mediante el uso del bus de
direcciones.
 Selección del tipo de operación: Lectura o escritura.
 Cargar los datos o almacenar (en el caso de una operación de escritura).
 Retener los datos de la memoria (en el caso de una operación de lectura).
 Habilitar o deshabilitar la memoria para una nueva operación.

I. Clasificación de memorias:
  Volátiles (RAM). Son aquellas que almacenan la información solo cuando el circuito esta
energizado, perdiendo la información una vez que se quite la energía, pueden ser:
a. Estáticas: El elemento de almacenamiento es un flip flop, implantadas en base a
transistores bipolares.
b. Dinámicas: El elemento de almacenamiento es un capacitor, implantadas en base
a transistores MOS.
 No Volátiles. Son aquellas que conservan la información grabada independientemente de la
energía aplicada, por lo que se usan para almacenar programas o datos que se necesitan en
alguna aplicación o tarea. Pueden ser:
a. ROM
b. PROM
c. EPROM
d. EEPROM
e. FLASH
f. NVRAM

4. Dispositivos lógicos programables (PLD´s)- Es un chip (VLSI) que contiene una estructura circuital
regular y flexible, donde el diseñador puede configurarlo para que realice la función digital requerida,
mediante la configuración via programación del estado de los interruptores, Son pequeñas ASICs,
configurables por el usuario capaces de realizar una determinada función lógica. La mayoría de los
PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR. Mediante eta
estructura, puede realizar cualquier función como suma de términos productos.
a. PLDs no programables- En este tipo de PLDs es posible programar el arreglo de compuertas
solo una vez, de tal manera que no es posible hacer modificaciones posteriores al estado de
los fusibles, operando con la lógica definida por las conexiones internas programadas.
b. PLDS reprogramables-Utilizan tecnología EEPROM y se conocen con el nombre de GALs.
Estos dispositivos a diferencia de los anteriores permiten modificar la disposición interna de
las conexiones de las compuertas después de haber sido programados.

CUESTIONARIO
1. Realizar un circuito combinacional secuencial que realice la siguiente función: Dada una
memoria EPROM 2732, grabada con los números hexadecimales 3A, 62, 53, 10, 13, 14. 77,
55, 51, 61, 71. 33, 43, 1F, 0F, 7F. El circuito debe detectar los números con paridad par y
convertirlos a paridad impar. Luego, esta información escribirla en una memoria RAM
estática 6116.

Solución:

Se supone que la memoria EPROM 2732 ya está grabada con los números hexadecimales
pedidos, entonces para detectar la paridad de la salida del EPROM, conectamos estas salidas
al detector de paridad y se ve si es par, en este caso, este bit habilita al MUX, que si su valor
es 1 en la entrada se tenga un 1 a la salida del MUX, esto se hace para poder cambiar a
paridad impar del número que llega al detector agregándole este valor en el pin D7 de la
memoria RAM estática 6116.

2. Diseñar e implementar en el laboratorio un circuito que efectué lo mostrado en la tabla, y

según el esquema mostrado.
Solución:
3. Diseñar e implementar en el laboratorio el circuito mostrado en bloques, a fin de intercambiar
la información entre registros. Todos los registros son de 4 bits.

Solución:
0

U18:A
3 2
4

U18:B
74LS125

10
6 5
U18:C
74LS125
8 9

13
74LS125 U18:D
11 12

74LS125
0

74LS126 74LS126 74LS126 74LS126

12

U2:A U2:B U2:C U2:D 2 3

2

?
CLOCK
1 4 10 13 U3:A
74LS125

1
3

11

5 6
U1 ?
3
D0 Q0
15 U3:B
4 14 74LS125
D1 Q1

4
5 13
D2 Q2
Vcc 6 12
D3 Q3
2 9 8
1

SR ?
7
SL
U16:A 11
CLK U3:C
2 3 9 74LS125
S0

10
10
S1
74LS126 1
MR
74194 12 11
?
1

R1 U14:A U15:A U3:D

1K 74LS125
13

1 2 2 3

74LS125
74LS04
1

U19:A
3 2
4

U19:B
74LS125
10

6 5
U19:C
74LS125
Vcc 8 9
13

74LS125 U19:D
11 12

R3 74LS125
1K
0

74LS126 74LS126 74LS126 74LS126

12

U5:A U5:B U5:C U5:D 2 3

2

?
1 4 10 13 U6:A
74LS125
1
3

11
11

U14:E U4
5 6
?
74LS04
3
D0 Q0
15 U6:B
10

4 14 74LS125
D1 Q1
4

5 13
D2 Q2
6 12
D3 Q3
2 9 8
4

SR ?
7
SL
U16:B 11
CLK U6:C
5 6 9 74LS125
S0
10

10
S1
74LS126 1
MR
74194 12 11
?
4

U14:B U15:B U6:D

74LS125
13

3 4 5 6

74LS125
74LS04
1

U20:A
3 2
4

U20:B
74LS125 U13:B
0
10

6 5 12 14
U20:C Y0 A
11 13
Y1 B
74LS125 10
8 9 9
Y2
Y3 E
15 1
13

74LS125 U20:D 74LS139

11 12

74LS125
1 U13:A
2 4
A Y0
3 5
B Y1
6
Y2
1 7
0 E Y3
1

74LS139

74LS126 74LS126 74LS126 74LS126

12

U8:A U8:B U8:C U8:D 2 3

2

?
1 4 10 13 U9:A
74LS125
1
3

11

5 6
U7 ?
3
D0 Q0
15 U9:B
4 14 74LS125
D1 Q1
4

5 13
D2 Q2
6 12
D3 Q3
10

2 9 8
SR ?
7
U16:C SL
11
CLK U9:C
9 8 9 74LS125
S0
10

10
S1
74LS126 1
MR
74194 12 11
?
10

U14:C U15:C U9:D

74LS125
13

5 6 9 8

74LS125
74LS04
1

U21:A
3 2
4

U21:B
74LS125
10

6 5
U21:C
74LS125
8 9
13

74LS125 U21:D
11 12

74LS125
0

74LS126 74LS126 74LS126 74LS126

12

U11:A U11:B U11:C U11:D 2 3

2

?
1 4 10 13 U12:A
74LS125
1
3

11

5 6
U10 ?
3
D0 Q0
15 U12:B
4 14 74LS125
D1 Q1
4

5 13
D2 Q2
6 12
D3 Q3
13

2 9 8
SR ?
7
U16:D SL
11
CLK U12:C
12 11 9 74LS125
S0
10

10
S1
74LS126 1
MR
74194 12 11
?
13

U14:D U15:D U12:D

74LS125
13

13 12 12 11

74LS125
74LS04
 4. Utilizando la herramienta Quartus II, diseñar un reloj de ajedrez que cumpla con las
siguientes condiciones:

a) Marca el tiempo total de juego.

b) Tiempo de jugada empleado por cada jugador.
c) Interruptor on/off, para iniciar del sistema.
d) Reseteador general.
e) Interruptor con las siguientes posiciones: termino de jugada del jugador A y termino de jugada
del jugador B.

Solución:

Como sabemos un contador tiene la siguiente estructura:

Diseñando en base al circuito anterior:

Dado que el problema no especifica el tiempo que tarda cada jugada y cada partida; para
simplificar el problema usaremos un contador de 4 bits para el tiempo total del juego, y un
contador de 2 bits para contar el tiempo de jugada de cada jugada.

Luego para la activación del circuito usamos un switch en Vcc para alimentar todo el circuito,
adicionalmente colocamos 2 pulsadores uno llamado Mainreset (inicialmente en 1 lógico) que
sirve para resetear (cuando pase a 0 lógico) todo el circuito cuando la partida haya acabado y otra
llamada JugadorTermina (inicialmente en 1 lógico) que será pulsada (pasa a 0 lógico) cada vez
que un jugador hace una jugada y pasa el turno al oponente.
Simulando el circuito se obtiene:

5. Utilizando la herramienta Quartus II, diseñar un contador binario de cuatro (04) bits
utilizando FF J-K con carga en paralelo, que cumpla con la siguiente tabla de
funcionamiento:

RELOJ LIMPIEZA CARGA INCREMENTO OPERACION

↑ 0 0 0 Sin cambio
↑ 0 0 1 Incremento de cuenta en 1
↑ 0 1 X Entrada de carga I0 a I3
↑ 1 X X Limpieza de salidas a 0
Solución: