Estructuras y Funcionamiento de los MOSFETS
según su potencia
Alex Eduardo Núñez Núñez
Escuela Superior Politécnica de Chimborazo
nezalex.07@hotmail.com
Abstract- The following document consists of
information about the different types of MOSFETS
according to its power Vertical structure called super
junction in high power is aborded here. Also we talk
about physical and electrical characteristics of every
MOSFET based on its fuctioning.
Keywords- MOSFET, vertcial, fuctioning
I. INTRODUCCIÓN
Los MOSFET se pueden clasificar como MOSFET de
baja potencia, los MOSFET planares y MOSFET super-
junction de acuerdo con los procesos de fabricación
utilizados. En pocas palabras, en el campo de los
transistores de potencia, la estructura super-junction se
desarrolló para trascender los límites de las estructuras
planas. Los problemas que vienen presentando los
transistores bipolares o BJT, como son la corriente que
soportan y la dependencia de la temperatura a la que se ven
sometidos, unas veces por su emplazamiento, otras por un
mal trazado y la mas evidente, el efecto llamado de
avalancha. Estas evidencias, han llevado a que se
sustituyan por otros transistores más avanzados, hasta la
llegada de los MOSFET.
Las ventajas que presentan este tipo de transistor, han
llevado a que ocupen un lugar importante dentro de la
industria, desplazando a los viejos BJT a otros fines. Los
MOSFET de potencia son muy populares para
aplicaciones de baja tensión, baja potencia y conmutación
resistiva en altas frecuencias, como fuentes de
alimentación conmutadas, motores sin escobillas y
aplicaciones como robótica, CNC y electrodomésticos.[1]
II. MARCO TEÓRICO
A. MOSFET DE BAJA POTENCIA
La estructura MOS esta compuesta de dos terminales
y tres capas: Un Substrato de silicio, puro o poco
dopado p o n, sobre el cual se genera una capa de
Oxido de Silicio (SiO2) que, posee características
dieléctricas o aislantes, lo que presenta una alta
impedancia de entrada. Por último, sobre esta capa, se
coloca una capa de Metal (Aluminio o polisilicio), que
posee características conductoras. En la parte inferior
se coloca un contacto óhmico, en contacto con la
capsula, como se ve en la figura 1.
Figura 1. Estructura de un MOSFET canal N
La estructura MOS, actúa como un condensador de
placas paralelas en el que G y B son las placas y el
óxido, el aislante. De este modo, cuando VGB=0, la
carga acumulada es cero y la distribución de
portadores es aleatoria y se corresponde al estado de
equilibrio en el semiconductor.
Cuando VGB>0, aparece un campo eléctrico entre los
terminales de Puerta y substrato. La región
semiconductora p responde creando una región de
empobrecimiento de cargas libres p+ (zona de
deplexión), al igual que ocurriera en la región P de una
unión PN cuando estaba polarizada negativamente.
Esta región de iones negativos, se incrementa con
VGB.
Al llegar a la región de VGB, los iones presentes en la
zona semiconductora de empobrecimiento, no pueden
compensar el campo eléctrico y se provoca la
acumulación de cargas negativas libres (e–) atraídos
por el terminal positivo. Se dice entonces que la
estructura ha pasado de estar en inversión débil a
inversión fuerte.
El proceso de inversión se identifica con el cambio de
polaridad del substrato, debajo de la región de Puerta.
En inversión fuerte, se forma así un CANAL de e–
libres, en las proximidades del terminal de Puerta
(Gate) y de huecos p+ en el extremo de la Puerta.
 La intensidad de Puerta IG, es cero puesto que, en
continua se comporta como un condensador (GB). Por
lo tanto, podemos decir que, la impedancia desde la
Puerta al substrato es prácticamente infinita e IG=0
siempre en estática. Básicamente, la estructura MOS
permite crear una densidad de portadores libres
suficiente para sustentar una corriente eléctrica. La
figura 2 muestra simbolos de MOSFETS de
difenrentes tipos en ambos canales.
Figura 2. Símbolos de los MOSFET
B. LD MOS VS TECNOLOGIA SUPER-JUNCTION
Como se indica en el gráfico 3 una estructura plana
constituye un transistor plano. Esta estructura ha tenido el
inconveniente de que si la tensión nominal aumenta, la
capa de deriva se vuelve más gruesa y, por lo tanto,
aumenta la resistencia de conexión. En contraste, una
estructura de superuntura es una estructura en la que se
disponen múltiples uniones pn verticales, como resultado
de lo cual se realiza una baja resistencia a la conexión R
DS (ON) y una carga de puerta reducida Qg mientras se
mantiene un alto voltaje.
Figura 3. Planar MOSFET VS Super-junction MOSFET
Además, la corriente inversa irr y el tiempo de
recuperación inverso trr del diodo interno son parámetros
que deben estudiarse para las características de apagado de
un transistor. En la figura 4 se muestra la esencia, un
MOSFET de superuntura que tiene un área de unión pn
más grande que un MOSFET plano, por lo que trr es más
rápido que para un MOSFET plano, pero fluye un irr
mayor.
Figura 4. Estructura super-junction
Esta característica, uno de los problemas con los MOSFET
de superuntura, está en constante mejora, y características
como la operación rápida y los MOSFET de superuntura
de bajo ruido dotan de una variedad considerable.[1]
Los MOSFET de potencia basados en la tecnología
super-junction se han convertido en la norma de la
industria en los convertidores de conmutación de alto
voltaje. Ofrecen RDS (on) más bajos simultáneamente con
cargas reducidas de puerta y salida, lo que permite una
conmutación más eficiente en cualquier frecuencia dada.
Antes de la disponibilidad de los super-junction
MOSFET, la plataforma de diseño dominante para
dispositivos de alto voltaje se basaba en tecnología plana.
Sin embargo, la conmutación rápida a altos voltajes
plantea sus propios desafíos en las fuentes de alimentación
de CA / CC y los inversores. Diseñadores que hacen la
transición de planar a los super-junction MOSFET a
menudo tienen que adaptarse a EMI, picos de voltaje y
preocupaciones relacionadas con el ruido al comprometer
la velocidad de conmutación. Esta nota de aplicación
comparará las características de las dos plataformas para
que se entiendan y utilicen completamente los beneficios
de la tecnología super-junction.
Para entender las diferencias entre las dos tecnologías,
debemos comenzar con lo básico. La figura 1 muestra la
estructura simple de un MOSFET de alto voltaje plano
convencional. Los MOSFET planares típicamente tienen
una alta resistencia de drenaje a fuente por unidad de área
de silicio, y vienen con resistencias de fuente de drenaje
relativamente más altas. Se podrían lograr valores más
bajos de RDS (encendido) con una alta densidad de células
y tamaños de matriz grandes. Sin embargo, las densidades
de celdas grandes y los tamaños de troquel también vienen
con cargas altas de puerta y salida, lo que aumenta las
pérdidas de conmutación y los costos. También hay un
límite a qué tan bajo puede ir la resistencia total del silicio.
El RDS total (activado) para el dispositivo se puede
expresar como la suma de tres componentes: el canal, la
epi y el sustrato.
RDS(on) = Rch + Repi + Rsub
La Figura 3 muestra un desglose de los diferentes
componentes que conforman el RDS (activado) en un
MOSFET plano. Para los MOSFET de baja tensión, los
tres componentes son comparables. Sin embargo, a medida
que aumenta la clasificación de voltaje, la capa epitaxial
debe ser más gruesa y más dopada para bloquear los altos
voltajes. Por cada duplicación de la clasificación de
voltaje, el área requerida para mantener el mismo RDS
(encendido) aumenta más de cinco veces. Para los
MOSFET con clasificación de 600 V, más del 95% de la
resistencia proviene de la capa epitaxial. Es obvio que para
cualquier reducción significativa en el valor RDS
(activado), es necesario encontrar una forma de dopar
fuertemente la región de deriva y reducir drásticamente la
resistencia al epi.

Figura 4. Comparación de voltaje de bloqueo y Resistencia de

bloqueo en MOSFET planar y super-junction.

Características:

o Reducción de hasta el 17% en RDS (ON)

Figura 3. Componentes resistivos de un MOSFET planar
La Figura 3 compara el campo eléctrico en la región de
deriva frente al grosor de epi para las dos tecnologías. En
los MOSFET planos convencionales, el voltaje de bloqueo
se define tanto por el grosor de la epi como por el dopaje
(ND +), o pendiente de la línea. Si se requiere un voltaje
de bloqueo adicional, la epi no solo tiene que hacerse más
gruesa, sino que la línea de dopaje también debe cambiar.
Esto resulta en un aumento desproporcionado en RDS (on)
para MOSFET de alto voltaje. Por cada duplicación de la
clasificación de voltaje, manteniendo el mismo tamaño de
matriz, el RDS (encendido) puede aumentar de tres a cinco
veces.[2]
Los MOSFET super-junction pueden usar un epi más
delgado (A1 + A2) para un voltaje de bloqueo dado que
los dispositivos planos convencionales (A1 + A3). El
dopaje de la región N (ND +) se equilibra con el dopaje de
la columna P (NA-), lo que resulta en ninguna pendiente.
En otras palabras, debido al mecanismo de equilibrio de
carga, solo el grosor de la epi define el voltaje de bloqueo.
Como resultado, la estructura de la super-junction tiene
una relación lineal entre la resistencia y el voltaje de
ruptura. La resistencia de activación aumenta linealmente
con un aumento en el voltaje de ruptura. Para el mismo
voltaje de ruptura y el mismo tamaño de troquel, la
resistencia de encendido de un superfunción MOSFET
será mucho menor que un dispositivo plano
convencional.[3]
(resistencia en modo activado de la fuente de
drenaje) en comparación con el anterior DTMOS
IV
o Línea de resistencia en modo activado de sólo
0.29 Ω a 0.56 Ω
Aplicaciones:
o Reducción de hasta el 17% en RDS (ON)
(resistencia en modo activado de la fuente de
drenaje) en comparación con el anterior DTMOS
IV
o Línea de resistencia en modo activado de sólo
0.29 Ω a 0.56 Ω
o Línea de paquetes variadas: se implementa en los
2 paquetes (DPAK, TO-220SIS)
III. CONCLUSIONES
La estructura super-junction es un desarrollo importante en
la tecnología MOSFET de alto voltaje y ofrece beneficios
significativos. RDS (encendido), las capacidades de la
puerta y la carga de salida se reducen simultáneamente,
junto con el tamaño del troquel. Para hacer el mejor uso de
estos dispositivos rápidos y eficientes, los diseñadores
deben prestar mayor atención al diseño de su sistema,
particularmente para reducir los parásitos de PCB. Los
MOSFET super-junction tienen cargas de compuerta
mucho más bajas y se pueden manejar con controladores
de compuerta de baja corriente.
REFERENCIAS
[1] https://micro.rohm.com/en/techweb/knowledge/si/s-si/03-s-
si/5612
[2] https://www.vishay.com/docs/66864/an849.pdf
[3] https://www.digikey.com/es/product-highlight/t/toshiba-
semi-and-storage/fifth-generation-deep-trench-process-super-
junction-mosfets