Page | 1
LEMBAR PENGESAHAN
Nomor Percobaan : 07/Lab. Teknik Digital/LTK III/TK 3A/2018
Judul Percobaan : PIPO, SIPO,
Nama : BARITO S.R SIREGAR
Kelas : TK – 3A
NIM : 1705061032
Kelompok : 4(KEEMPAT)
Nama Partner : ARTA R. AMBARITA
ERPITA SAMOSIR
PAMI K. NADEAK
Tanggal Percobaan :
Instruktur :- Ir. .Elferida Hutajulu, MT
- Ir.Rina Anugrahwaty.MT
Mengetahui.
Instruktur 1 Instruktur II
Page | 2
PIPO ( PARALEL INPUT PARALEL OUTPUT)
I. TUJUAN
Page | 3
sesuai data pada saat yang sama setelah diberikan sinyal input kontrol, dan
biasanya menggunakan terminal set/reset bukan dengan pemberian clock.
Jika tidak ada pulsa clock yang dikenakan, bit tidak digeserkan dan
pembacaan di terminal Q adalah sama dengan apa yang
dimasukkan.Pemakaian register ini adalah metode yang menyenangkan
untuk menyimpan beberapa bit secara sementara. Jika diberi pulsa clock, setiap
bit akan digeserkan satu tempat pada setiap pulsa clock.
Page | 4
IV. PERALATAN DAN KOMPONEN
V. LANGKAH KERJA
I0 I1 I2 I3 I4 I5 I6 I7 CLK
x x x x x x x x 1 X
0 0 0 0 0 0 0 0 0 ON
1 1 1 1 1 1 1 1 0 ON
0 1 0 1 0 1 0 1 0 ON
1 0 1 0 1 0 1 0 0 ON
0 0 0 0 1 1 1 1 0 ON
Page | 5
VI. TABEL HASIL PENGAMATAN
INPUT OUTPUT
OC CLK I7I6I5I4I3I2I1I0 D7D6D5D4D3D2D1D0 D7D6D5D4D3D2D1D0
Page | 6
VII. ANALISA DATA
Page | 7
VIII. KESIMPULAN
Page | 8
SIPO ( SERIAL INPUT PARALEL OUTPUT)
I. TUJUAN
Register ini merupakan kebalika dari register PISO, jika seperti yang terlihat
pada gambar berikut.
Dalam tipe ini, data disajikan satu bit pada satu saat lalu digeser masuk
pada setiap pulsa clock. Sesudah seperangkat pulsa clock lengkap, register menjadi
penuh dan kandungannya dapat dibaca diterminal Q atau dikeluarkan melalui
seperangkat saluran paralel. Dalam pengertian ini, dikeeluarkan berarti bahwa bit-bit
tersebut dapat dipakai untuk mengoperasikan gerbang atau rangkaiaan lain,
sementara registernya sendiri tidak mengalami perubahan karena tindakan ini.
Dengan menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara
berurutan dari sebuah saluran dapat dikumpiulkan hingga membentuk satu “kata”
dari beberapa bit.
Page | 9
III. DIAGRAM RANGKAIAN
+5V
ENABLE 220 Ω
+5V 220 Ω
DATA
1 A 00 220 Ω
2 B 01
+5V
U1 02
U2 74LS164 03
4 5 NE555
100 kΩ 04 220 Ω
+5V VCC 3 8 CLK 05
1 µF 06
7 DI5 9 CLR 07
10 KΩ 220 Ω
6 THR GND 1
2 TRIG
220 Ω
+5V
CLOCK
RESET
C1
10 nF 220 Ω
220 Ω
Page | 10
IV. PERALATAN DAN KOMPONEN
V. LANGKAH KERJA
Page | 11
VI. TABEL HASIL PENGAMATAN
INPUT OUTPUT
0 0 1 OFF 0 0 0 0 0 0 0 0
0 1 1 OFF 0 0 0 0 0 0 0 0
1 1 1 ON 1 1 1 1 1 1 1 1
1 1 0 ON 0 0 0 0 0 0 0 0
1 1 1 ON 1 1 1 1 1 1 1 1
1 1 0 ON 0 0 0 0 0 0 0 0
1 1 1 ON 1 1 1 1 1 1 1 1
1 1 0 ON 0 0 0 0 0 0 0 0
1 1 1 ON 1 1 1 1 1 1 1 1
1 1 1 ON 1 1 1 1 1 1 1 1
Page | 12
VII. ANALISA DATA
Page | 13
VIII. KESIMPULAN
Page | 14
Page | 15
Page | 16