BAB IX

REGISTER GESER

Register geser merupakan memori sementara, yang menyimpan data dan

menggeser data tersebut bila ada pulsa clock. Contoh pemakaian register geser adalah
pada kalkulator. Bila kita ketik angka pada kalkulator, maka angka tetap tampil, dan
jika kita ketik lagi maka angka pertama akan bergeser ke kiri, dan seterusnya.
7 8 9
4 5 6
1 2 3
E ncoder R e g is t e r u n it p r o s e s R e g is t e r D ecoder D is p la y
0 * +

- / =

Register dapat dikelompokkan menjadi 4:

1. Serial masuk-serial keluar
2. serial masuk-paralel keluar
3. paralel masuk-serial keluar
4. paralel masuk-paralel keluar

9.1 Register Geser Beban Seri

A B C D

SET SET SET SET

D Q D Q D Q D Q
C LK C LK C LK C LK

CLR
Q CLR
Q CLR
Q C LR
Q

C lk
C lr

Gambar 8.1 Register geser beban seri 4- bit yang menggunakan flip-flop D
Perhatikan pada gambar, beban seri tampak dari output flip-flop pertama menjadi
input flip-flop kedua (Q disambung D) dan seterusnya. Clock semua flip-flop
diparalel, Clr semua flip-flop diparalel.
Beban seri, berarti serial masuk. Bagaimana keluarannya, seri atau paralel?
Keluarannya boleh pilih, seri bisa, paralel pun boleh. Jika kita mengambil output pada

NUR Eldig 2005 48

flip-flop ke 4 yaitu QD saja berarti serial keluar. Jika kita mengambil setiap output
dari flip-flop QA, QB, QC, dan QD, berarti paralel keluar.
Bagaimana operasi register geser 4 bit tersebut?

INPUT OUTPUT
Baris ke Clr Data Detak ke A B C D
1 0 0 0 0 0 0 0
2 1 1 0 0 0 0 0
3 1 1 1 1 0 0 0
4 1 1 2 1 1 0 0
5 1 1 3 1 1 1 0
6 1 0 4 0 1 1 1
7 1 0 5 0 0 1 1
8 1 0 6 0 0 0 1
9 1 0 7 0 0 0 0
10 1 0 8 0 0 0 0
11 1 1 9 1 0 0 0
12 1 0 10 0 1 0 0
13 1 0 11 0 0 1 0
14 1 0 12 0 0 0 1
15 1 0 13 0 0 0 0

Gamabar 8.2 Tabel contoh operasi register 4 bit

Berdasarkan tabel di atas,

Baris 1, Clr = 0 adalah operasi reset yaitu meng nolkan semua output flip-flop.
Baris 2, data di isi 1, tetapi tidak ada pulsa clk, output tidak berubah.
Baris 3, data 1, dan ada pulsa clk, maka A = 1, lainnya tetap nol.
Baris 4 dan seterusnya memperlihatkan pergeseran data ke arah kanan.
Data bergeser ke kanan setelah mencapai D terus hilang.

9.2 Register Geser Beban Paralel

Register geser beban seri mempunyai dua kelemahan, yaitu: register tersebut hanya
memungkinkan satu bit informasi masuk dalam satu waktu, dan semua akan hilang
bila bergeser ke kanan.

NUR Eldig 2005 49

 D
C
B A
A B
C
D
SET SET SET SET
J Q J Q J Q J Q
C lk C lk C lk C lk

K CLR
Q K CLR
Q K C LR
Q K CLR
Q

C lk
C lr

Register geser beban parallel seperti pada gambar di atas mampu dimasuki 4
informasi dalam waktu bersamaan. Informasi masuk melalui PS, setiap detak akan
menggeser informasi ke kanan, dan paling kanan kembali ke depan, atau terjadi
sirkulasi data.
Operasi register geser beban parallel dengan sirkulasi dapat dicontohkan sebagai
beriukut

INPUT OUTPUT
Baris ke Clr A B C D Pulsa ke QA QB QC QD
1 1 1 1 1 1 1 1 1 0
2 0 1 1 1 1 0 0 0 0
3 1 1 0 1 1 0 1 0 0
4 1 1 1 1 1  0 0 1 0
5 1 1 1 1 1  0 0 0 1
6 1 1 1 1 1  1 0 0 0
7 1 1 1 1 1  0 1 0 0
8 0 1 1 1 1 0 0 0 0
9 1 0 0 1 1  1 1 0 0
10 1 1 1 1 1  0 1 1 0

dan sebagainya.
Perhatikan bahwa sebelum menginput pastikan dengan mengklir.
Ketika menginput jangan ada clock (contoh baris 9).
Clock hanya berfungsi menggeser.

9.3 Register Geser Universal

Contoh register yang dapat digunakan dengan beban seri atau parallel, geser
kanan atau geser kiri (register universal) adalah IC 74194.

NUR Eldig 2005 50

 V CC
H apus
1 1 6
in p u t s e r i ( g .k a n a n ) 2 Q A
1 5
A 3 1 4 Q B
B 4 1 3 Q C
in p u t p a r a le l C 5 1 2 Q D
D 6 1 1 d e ta k
in p u t s e r i ( g .k ir i) 7 1 0 S1
G N D 8 9 S0

S1 dan S0 adalah control mode, S1 = 1, S0 = 0 berarti geser kiri, S1 = 0, S0 = 1

berarti geser kanan.

NUR Eldig 2005 51