UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRICA Y

ELECTRONICA

INFORME FINAL
1. Presentar en el laboratorio el LAYOUT realizado del inversor (inv.msk).
Considerar para el layout el esquema de la Fig. A y la Fig. B del
diagrama de barras (STICK). Tratar de conseguir un layout de
dimensiones mínimas. Mostrar y describir las vistas de corte 2D y 3D.
LAYOUT DEL INVERSOR CMOS
VISTA DE CORTE EN 2D

VISTA DE CORTE EN 3D
 2. Para el Layout del inversor, hallar las frecuencia maxima de operacion y el
area ocupada del layout.

Las dimensiones (W/L) son:

W=9.6µm ; L=6.3 µm Area=60.48 µm* µm

hallamos la frecuencia maxima:

1
𝐹𝑚𝑎𝑥 =
𝑇𝑚𝑎𝑥

1
𝐹𝑚𝑎𝑥 =
17𝑝𝑠

𝐹𝑚𝑎𝑥 = 58𝐺𝐻𝑧

3. Para el Layout del inversor, extraer la descripción CIR (Spice) y la descripción CIF
(CaltechIntermediateForm) del inversor. En cada caso, establecer las reglas
principales de sintaxis y describir sus contenidos.

Descripcion CIF
Los Archivos CIF

Los archivos CIF (CaltechIntermediateForm) proporcionan información sobre

los componentes del diseño que gráficamente se realizan en base a figuras
geométricas como polígonos y líneas de los cuales se definen las coordenadas
de cada uno de sus vértices.
Las reglas establecen que:

 La línea que contiene DS muestra si hay una escala a tener en cuenta,

esto permite procesar dimensiones inferiores a las micras.
 Siempre que se haya especificado muestra el tpocell.
 Los polígonos (P) deben tener al menos tres puntos. Un polígono
cualquiera de más puntos es aceptado.
 Las líneas (L) deben tener al menos un punto.
 Pueden introducirse comentarios, pero son ignorados.
 La letra final E indica el final del archivo.

( File : "C:\Users\pc123\Downloads\MICRO\Microwind2 beta\inversor cmos.CIF")

( Conversion from Microwind 2b - 17.01.2000 to CIF)
( Version 08/04/2019,10:03:37)
DS 1 1 1;
9 topcell;
L 1;
P 750,5125 6375,5125 6375,7375 750,7375;
L 19;
P 4225,5725 4525,5725 4525,6025 4225,6025;
P 4225,2975 4525,2975 4525,3275 4225,3275;
P 2975,4225 3275,4225 3275,4525 2975,4525;
P 1600,5725 1900,5725 1900,6025 1600,6025;
P 1600,2975 1900,2975 1900,3275 1600,3275;
L 13;
P 2750,2125 3500,2125 3500,6750 2750,6750;
L 23;
P 1500,2000 2000,2000 2000,3375 1500,3375;
P 1750,4000 3500,4000 3500,4750 1750,4750;
P 1500,5625 2000,5625 2000,7125 1500,7125;
P 4750,4125 6125,4125 6125,4500 4750,4500;
P 4000,2750 4750,2750 4750,6250 4000,6250;
L 2;
P 1250,2750 2750,2750 2750,3500 1250,3500;
P 2750,2750 3500,2750 3500,3500 2750,3500;
P 3500,2750 5000,2750 5000,3500 3500,3500;
P 3500,5500 5000,5500 5000,6250 3500,6250;
P 1250,5500 2750,5500 2750,6250 1250,6250;
P 2750,5500 3500,5500 3500,6250 2750,6250;
L 16;
P 1000,2500 3000,2500 3000,3750 1000,3750;
P 2500,2500 3750,2500 3750,3750 2500,3750;
P 3250,2500 5250,2500 5250,3750 3250,3750;
L 17;
P 3250,5250 5250,5250 5250,6500 3250,6500;
P 1000,5250 3000,5250 3000,6500 1000,6500;
P 2500,5250 3750,5250 3750,6500 2500,6500;
L 60;
94 Vdd 2000,7000;
94 Vdd 5375,6500;
94 Vi 2000,4250;
94 Vo 5875,4375;
94 Vss 1750,2250;
DF;
C 1;
E
Descripcion CIR

CIRCUIT C:\Users\pc123\Downloads\MICRO\Microwind2 beta\inversor cmos.MSK

* IC Technology: ST 0.25µm - 6 Metal

VDD 1 0 DC 2.50
VVi 6 0 PULSE(0.00 2.50 1.00N 0.05N 0.05N 1.00N 2.10N)

* List of nodes
* "Vo" corresponds to n°3
* "Vi" corresponds to n°6

* MOS devices
MN1 0 6 3 0 TN W= 0.75U L= 0.75U
MP1 1 6 3 1 TP W= 0.75U L= 0.75U

C2 1 0 2.373fF
C3 3 0 1.545fF
C4 1 0 0.645fF
C6 6 0 0.524fF

* Crosstalk capacitance

* n-MOS Model 3 :

.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6

+LD =0.000U THETA=0.300 GAMMA=0.400
+PHI=0.200 KAPPA=0.010 VMAX=130.00K
+CGSO= 0.0p CGDO= 0.0p

* p-MOS Model 3:

.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6

+LD =0.020U THETA=0.300 GAMMA=0.400
+PHI=0.200 KAPPA=0.010 VMAX=100.00K
+CGSO= 0.0p CGDO= 0.0p

* Transient analysis

.TEMP 27.0
.TRAN 0.80PS 5.00N
.PROBE
.END