Apéndice 7 PDF

l
836 SISTEMAS ELECTRONICOS DIGITALES
El progreso constante de la microelectrónica ha hecho que sean múltiples las Capítulo

formas de realizar un microcomputador, debiendo utilizarse la más adecuada a las
necesidades de la aplicación.
La síntesis de los microcomputadores debe conjuntar adecuadamente el sistema
físico (hardware) y el programa (software). Un estudio detallado de los microcom-
9
putadores se sale fuera de los límites de este libro y a los interesados se les remite
a la bibliografía [MAND 80] [MOMP 84].
BIBLIOGRAFIA Convertidores digital-analógicos

[ADAM 78] P.M. Adams. Microprogrammable microprocessor survey. SigMicro Newsletter. Junio y analógico-digitales
1978. Volume 9. Association for Computing Machinery.
[ADVA 82] Am 29116, 16 bit bipolar microprocessor data sheets. Advanced Micro Devices. 1982.
[ADVA 83] Advanced Micro Devices. Bipolar microprocessor logic and interface data book 1983.
[ADVA 85] Advanced Micro Devices. Am 29300 family Handbook 1985.
[FARI 89] J. Fariña. Unidades de control avanzadas con capacidad de interrupción y sus aplicaciones.
Tesis doctoral. Departamento de Tecnología Electrónica. Universidad de Vigo. 1989.
[MAND 80] Procesadores programables. El microprocesador. Editorial Marcombo. 1980. 9.1 INTRODUCCIÓN
[MAND 84] E. Mandado, J. Bernárdez. New developments in fast microprogrammable control units.
Microprocessing y microprogramming 14. North Holland 1984.
[MAND 85] E. Mandado, J. Bernárdez. Procesadores microprogramables. Unidades de control. Mun- Hemos analizado en los capítulos anteriores los sistemas electrónicos
do Electrónico, n? 154, p.p. 129 a 1~3. 1985.
[MAND 90] E. Mandado, J. Marcos, S.A. Pérez. Controladores lógicos y autómatas programables. digitales, su constitución y su forma de operación. En numerosas situaciones
Editorial Marcombo. 1990. prácticas son analógicas las señales obtenidas a partir de un proceso indus-
[MICK 80] J. Mick y J. Brick. Bit-slice microprocessor design. McGraw-Hill Book Company 1980. trial, que se quiere controlar mediante un sistema electrónico digital. Las
[MOMP 84] J. Mompín, editor. Microprocesadores y microcomputadores. Serie Mundo Electrónico.
Editorial Marcombo, 1984. variables analógicas son aquellas que pueden tomar un número infinito de
[WHIT 81] D.E. White. Bit-slice design: Controllers and ALUS. Garland STPM Press. New York & valores comprendidos entre dos límites. Una gran cantidad de transductores
London 1981.
que convierten variables no eléctricas (de presión, temperatura, etc.) en eléc-
tricas proporcionan a su salida una variable analógica (tensión o intensidad).
Para poder introducir la información del estado de estas variables en un
sistema digital es, por lo tanto, necesaria su conversión. Los sistemas que
convierten las variables analógicas en digitales reciben el nombre de conver-
tidores analógico-digitales.
De igual manera, en múltiples ocasiones es necesario convertir la informa-
ción digital presente a la salida de un procesador digital, en una variable
analógica para aplicarla a un proceso industrial. Dicha conversión se realiza
mediante un sistema electrónico que recibe el nombre de convertidor digital-
analógico.
En la figura 9.1 se representa el diagrama de bloques del control de un
proceso industrial por medio de un procesador electrónico digital. Las varia-
bles digitales de salida del primero se conectan directamente a las entradas
correspondientes del procesador digital y las variables analógicas se conectan
a través de un convertidor analógico-digital. De una forma similar las varia-
bles digitales de entrada del proceso industrial se conectan directamente a las
salidas del sistema electrónico y las analógicas se conectan a través de un
convertidor digital-analógico.
La aplicabilidad general de ambos tipos de convertidores ha hecho que
fuesen considerados como bloques funcionales y fabricados como tales en
circuitos integrados de gran escala de integración.
CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOG!CO-DIGITALES 839
Variables analÓgicas Variables analÓgicas
PROCESO
Variables digitales INOUSTRIAL CONVERTIDOR

Variables digitales
lnformac:..:iÓ-'-n- - - + - - - - - 1 DIGITAL- ANALOGICO Variable analÓgica
digital
SERIE
(a)
PROCESADOR
L___ DIGITAL B,
CO NVE RTI DOR CONVERTIDOR 1--
DIGITAL- ANALOGICO CONVERTIDOR
ANALOGICO -DIGITAL 1
1
Información 1 Variable analógica
DIGITAL- ANALOGICO
digital 1
1
1
FIGURA 9.1.-Proceso industrial controlado mediante un procesador digital. 1 PARALELO
1
En sucesivos apartados estudiaremos las características generales de ambos (b)

tipos de convertidores y los diferentes métodos de realizar la conversión.
FIGURA 9.2.~ Diagrama de bloques de los convertidores digital-analógicos.
9.2 CONVERTIDORES DIGITAL-ANALÓGICOS

circuito de conversión en serie resulta más complejo que el de conversión en
Tal como indicamos en el apartado anterior, los convertidores digital-ana- paralelo que estudiaremos a continuación. Ello unido a que la mayoría ~e los
lógicos convierten una información binaria presente en su entrada en una variable procesadores digitales, en particular los programables [MAND 80a], proporc_wnan
analógica que puede ser una tensión o una corriente. a su salida un cierto número de bits en paralelo, ha hecho que los convertidores
Los convertidores digital-analógicos se pueden clasificar, según la forma serie no sean muy utilizados. Por ello no insistiremos en su estudio.
en que se aplica la información digital a su entrada, en los tipos indicados en
la tabla 9.1 que analizaremos seguidamente.
9.2.2 Convertidores paralelo
Serie Son aquellos en los que la combinación binaria a convertir se aplica en

paralelo a su entrada. Su diagrama de bloques se representa en la figur~ 9.2b.
Convertidores Proporcionan a la salida una tensión o corriente cuyo valor es 1gual_ ~1 n~me~o
digital-analógicos decimal equivalente al binario aplicado a su entrada. La mformacwn bmana
Conversión simultánea o directa puede estar codificada en diferentes códigos estudiados en el capítulo l.
Paralelo
{ Los convertidores paralelo pueden a su vez clasificarse en dos clases, de
Conversión secuencial o indirecta
acuerdo con la forma en que se realiza la conversión:
TABLA 9.!
a) Convertidores de conversión simultánea o directa.
La información digital se convierte de manera directa a analógica sin

9.2.1 Convertidores serie realizar ningún paso intermedio.
Supondremos que el código utilizado es el binario natur_al. ~n el capítulo
Son aquellos en los que la combinación a convertir se aplica a través de 1 (apartado 1.3) se vio que un número codificado en bmano natural se
un único terminal en el que aparecen en secuencia los diferentes bits que la convierte a decimal mediante el cálculo del polinomio:
constituyen. Su diagrama de bloques se representa en la figura 9.2a. El
N 10 = B 1 2° + B 2 2 1 + ... + B)"- 1
CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOG!CO-DIGITALES 839
Variables analÓgicas Variables analÓgicas
PROCESO
Variables digitales INOUSTRIAL CONVERTIDOR

Variables digitales
lnformac:..:iÓ-'-n- - - + - - - - - 1 DIGITAL- ANALOGICO Variable analÓgica
digital
SERIE
(a)
PROCESADOR
L___ DIGITAL B,
CO NVE RTI DOR CONVERTIDOR 1--
DIGITAL- ANALOGICO CONVERTIDOR
ANALOGICO -DIGITAL 1
1
Información 1 Variable analógica
DIGITAL- ANALOGICO
digital 1
1
1
FIGURA 9.1.-Proceso industrial controlado mediante un procesador digital. 1 PARALELO
1
En sucesivos apartados estudiaremos las características generales de ambos (b)

tipos de convertidores y los diferentes métodos de realizar la conversión.
FIGURA 9.2.~ Diagrama de bloques de los convertidores digital-analógicos.
9.2 CONVERTIDORES DIGITAL-ANALÓGICOS

circuito de conversión en serie resulta más complejo que el de conversión en
Tal como indicamos en el apartado anterior, los convertidores digital-ana- paralelo que estudiaremos a continuación. Ello unido a que la mayoría ~e los
lógicos convierten una información binaria presente en su entrada en una variable procesadores digitales, en particular los programables [MAND 80a], proporc_wnan
analógica que puede ser una tensión o una corriente. a su salida un cierto número de bits en paralelo, ha hecho que los convertidores
Los convertidores digital-analógicos se pueden clasificar, según la forma serie no sean muy utilizados. Por ello no insistiremos en su estudio.
en que se aplica la información digital a su entrada, en los tipos indicados en
la tabla 9.1 que analizaremos seguidamente.
9.2.2 Convertidores paralelo
Serie Son aquellos en los que la combinación binaria a convertir se aplica en

paralelo a su entrada. Su diagrama de bloques se representa en la figur~ 9.2b.
Convertidores Proporcionan a la salida una tensión o corriente cuyo valor es 1gual_ ~1 n~me~o
digital-analógicos decimal equivalente al binario aplicado a su entrada. La mformacwn bmana
Conversión simultánea o directa puede estar codificada en diferentes códigos estudiados en el capítulo l.
Paralelo
{ Los convertidores paralelo pueden a su vez clasificarse en dos clases, de
Conversión secuencial o indirecta
acuerdo con la forma en que se realiza la conversión:
TABLA 9.!
a) Convertidores de conversión simultánea o directa.
La información digital se convierte de manera directa a analógica sin

9.2.1 Convertidores serie realizar ningún paso intermedio.
Supondremos que el código utilizado es el binario natur_al. ~n el capítulo
Son aquellos en los que la combinación a convertir se aplica a través de 1 (apartado 1.3) se vio que un número codificado en bmano natural se
un único terminal en el que aparecen en secuencia los diferentes bits que la convierte a decimal mediante el cálculo del polinomio:
constituyen. Su diagrama de bloques se representa en la figura 9.2a. El
N 10 = B 1 2° + B 2 2 1 + ... + B)"- 1
CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOGICO-DIG!TALES 841
Tensión de referencia
. Si una variable .binaria . B ' .adopta dos valores de tensi·o· n d'"
IJ eren t es, por ~
ejemplo. O y V voltiOs, el Circ~Ito conversor será un simple sumador resistivo VR O
que realice la suma de las vanables B, de forma ponderada de acuerd
· 2' - 1 asigna
· d a a cada una de ellas. o con 1a
po t encia 1
Se obtien~ _así el diagrama de bloques de la figura 9.3. Las salidas del t'
pr~ces~dor di~Ital se aplican a un sumador resistivo a cuya salida se obtiene
una salida equivalente a la combinación binaria. ~, 1 1
PROCESADOR
82
1
1
t' 1
1
1
1
SUMADOR
Variabl
analógi ca
s,
.,
1 1
RESISTIVO
DIGITAL 1 1
1 1
82 Bn 1 1
PROCESADOR SUMADOR
Varia ble analÓgica r
DIGITAL RESISTIVO
FIGURA 9.5
Bn
En la figura 9.5 se representa el esquema modificado que solventa el

FIGURA 9.3.-Diagrama de bloques de un convertidor digital-analógico paralelo.
problema anteriormente indicado. Las variables binarias de salida del proce-
sador digital controlan un conmutador cuyo punto central se une a las entra-
das del sumador resistivo. Los otros dos terminales del conmutador se conec-
Pero el circuit~ de la figura 9.3 resulta una versión simplificada no utili- tan a una fuente que genera una tensión prácticamente constante, que recibe
zab~e de forma directa en la práctica. En efecto, por lo estudiado en el el nombre de tensión de referencia. Según el bit B, se encuentre en el estado
~~pitt_tlo 5 sabemos que las salidas de un procesador digital son variables cero o uno lógicos, la entrada correspondiente del sumador queda conectada
manas que adopta? dos est_ados ~iferenciados, pero que no corresponden a a la tensión O voltios o V R voltios.
dos_ ;alores de tenswn o cornente siempre idénticos. Las tolerancias de fabri- El conmutador representado en la figura 9.5 es electromecánico y presenta
caCion de los compone~tes de un procesador digital hacen que los niveles del la desventaja de su tamaño y la limitación de su frecuencia máxima de
c_ero Y uno puedan vanar entre unos ciertos límites tal como se indica e 1 operación. Por ello se desarrollaron interruptores electrónicos que están
figura 9.4. n a
constituidos por un conjunto de dispositivos activos interconectados que
Escala
presenta una impedancia prácticamente nula o muy elevada, según que una
de variable de control se encuentre en uno u otro estado lógico. Se han realizado
tensiones
interruptores analógicos mediante distintos componentes activos: transistores
bipolares, transistores de efecto de campo de puerta no aislada (FET) o de
puerta aislada (M OS). U na de las tecnologías más utilizadas es la de transis-
tores de efecto de campo de puerta aislada complementarios, canal P y canal N.
Para un estudio más detallado de la forma de actuar de estos interruptores se remi-
te al lector al apartado 3.7.3.3 y al 5.4.4.4.2.3.
En la figura 9.6a se representa el símbolo de un contacto mecánico y en
la figura 9.6b su equivalente electrónico en tecnología CMOS. Según el estado
de la variable de control, los terminales 1 y 2 están en cortocircuito o en
circuito abierto. Un conmutador electrónico se realiza, tal como se representa
en la figura 9.7b, mediante la interconexión de dos interruptores con dos
terminales conectados entre sí y la variable de control conectada de forma
inversa de uno al otro de tal manera que cuando uno esté en circuito abierto
el otro se encuentre en circuito cerrado y viceversa. Por lo tanto, según que
la variable se encuentre en nivel cero o uno, el terminal de salida queda
FIGURA 9.4.-Tolerancias de los niveles cero y uno lógicos. conectado al terminal de entrada 1 o al 1'. El circuito se comporta, por lo
CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOGICO-DIG!TALES 841
Tensión de referencia
. Si una variable .binaria . B ' .adopta dos valores de tensi·o· n d'"
IJ eren t es, por ~
ejemplo. O y V voltiOs, el Circ~Ito conversor será un simple sumador resistivo VR O
que realice la suma de las vanables B, de forma ponderada de acuerd
· 2' - 1 asigna
· d a a cada una de ellas. o con 1a
po t encia 1
Se obtien~ _así el diagrama de bloques de la figura 9.3. Las salidas del t'
pr~ces~dor di~Ital se aplican a un sumador resistivo a cuya salida se obtiene
una salida equivalente a la combinación binaria. ~, 1 1
PROCESADOR
82
1
1
t' 1
1
1
1
SUMADOR
Variabl
analógi ca
s,
.,
1 1
RESISTIVO
DIGITAL 1 1
1 1
82 Bn 1 1
PROCESADOR SUMADOR
Varia ble analÓgica r
DIGITAL RESISTIVO
FIGURA 9.5
Bn
En la figura 9.5 se representa el esquema modificado que solventa el

FIGURA 9.3.-Diagrama de bloques de un convertidor digital-analógico paralelo.
problema anteriormente indicado. Las variables binarias de salida del proce-
sador digital controlan un conmutador cuyo punto central se une a las entra-
das del sumador resistivo. Los otros dos terminales del conmutador se conec-
Pero el circuit~ de la figura 9.3 resulta una versión simplificada no utili- tan a una fuente que genera una tensión prácticamente constante, que recibe
zab~e de forma directa en la práctica. En efecto, por lo estudiado en el el nombre de tensión de referencia. Según el bit B, se encuentre en el estado
~~pitt_tlo 5 sabemos que las salidas de un procesador digital son variables cero o uno lógicos, la entrada correspondiente del sumador queda conectada
manas que adopta? dos est_ados ~iferenciados, pero que no corresponden a a la tensión O voltios o V R voltios.
dos_ ;alores de tenswn o cornente siempre idénticos. Las tolerancias de fabri- El conmutador representado en la figura 9.5 es electromecánico y presenta
caCion de los compone~tes de un procesador digital hacen que los niveles del la desventaja de su tamaño y la limitación de su frecuencia máxima de
c_ero Y uno puedan vanar entre unos ciertos límites tal como se indica e 1 operación. Por ello se desarrollaron interruptores electrónicos que están
figura 9.4. n a
constituidos por un conjunto de dispositivos activos interconectados que
Escala
presenta una impedancia prácticamente nula o muy elevada, según que una
de variable de control se encuentre en uno u otro estado lógico. Se han realizado
tensiones
interruptores analógicos mediante distintos componentes activos: transistores
bipolares, transistores de efecto de campo de puerta no aislada (FET) o de
puerta aislada (M OS). U na de las tecnologías más utilizadas es la de transis-
tores de efecto de campo de puerta aislada complementarios, canal P y canal N.
Para un estudio más detallado de la forma de actuar de estos interruptores se remi-
te al lector al apartado 3.7.3.3 y al 5.4.4.4.2.3.
En la figura 9.6a se representa el símbolo de un contacto mecánico y en
la figura 9.6b su equivalente electrónico en tecnología CMOS. Según el estado
de la variable de control, los terminales 1 y 2 están en cortocircuito o en
circuito abierto. Un conmutador electrónico se realiza, tal como se representa
en la figura 9.7b, mediante la interconexión de dos interruptores con dos
terminales conectados entre sí y la variable de control conectada de forma
inversa de uno al otro de tal manera que cuando uno esté en circuito abierto
el otro se encuentre en circuito cerrado y viceversa. Por lo tanto, según que
la variable se encuentre en nivel cero o uno, el terminal de salida queda
FIGURA 9.4.-Tolerancias de los niveles cero y uno lógicos. conectado al terminal de entrada 1 o al 1'. El circuito se comporta, por lo
842 SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 843
V¡_, ------1
(a) MULTIPLEXOR
1---------Vs
ANALOGICO
V¡.z-----~
Terminal 1 1------~Te~rm~inal 2
Variable-----------'
Variable de
de control
control
FIGURA 9.8.--Multiplexor analógico.
(b)
FIGURA 9.6.-Interruptor analógico mecánico y electrónico.

TensiÓn de referencia
~
VR
-O
tanto, como un multiplexor de dos canales que conmuta señales analógicas y -
constituye un bloque funcional que puede representarse mediante el diagrama MULTIPLEXOR v,
de bloques de la figura 9.8. ANALOGICO
De esta forma el circuito de la figura 9.5 puede ser sustituido por el representa-
do en la figura 9.9 que es totalmente electrónico. El conjunto de n multiplexores 1
de dos canales puede ser representado por un único diagrama de bloques, con lo
cual se obtiene el esquema de la figura 9.10. En el apartado 3.7.3.3 se analizan
-
los símbolos normalizados de los multiplexores analógicos. ~ MULTIPLEXOR Vz '------
Bz
PROCESADOR
----,=-- ANALOGICO '
' 1 SUMADOR
'
1
'
1
1
1
Variab le
1
Terminal---'-1- - - - - - • '
1 1
1 anaiÓgi ca
~
1
Terminal conmutado DIGITAL ' 1 RESISTIVO
1 1
' 1
~
'
Bn
1 1
Termina~!=-2- - - - - - •
1
'
r---- 1
1
'
1
1 '1
(a) 1
1 1'
1 1
1
1
1
1
1
1 1
1
1
Terminal 1 - 1
MULTIPLEXOR v'n
ANALOGICO
Terminal conmutado
Terminal 1'
FIGURA 9.9
Variable - - - - - - L - - - - - - - - - - '
de Estudiaremos seguidamente el sumador resistivo. Su configuración depen-
control
de precisamente del código utilizado. Continuando en el supuesto de que la
lb)
información a convertir esté codificada en binario natural, vamos a analizar
FIGURA 9.7.-Conmutador analógico mecánico y electrónico. dos formas diferentes de realizar el circuito sumador.
V¡_, ------1
(a) MULTIPLEXOR
1---------Vs
ANALOGICO
V¡.z-----~
Terminal 1 1------~Te~rm~inal 2
Variable-----------'
Variable de
de control
control
FIGURA 9.8.--Multiplexor analógico.
(b)
FIGURA 9.6.-Interruptor analógico mecánico y electrónico.

TensiÓn de referencia
~
VR
-O
tanto, como un multiplexor de dos canales que conmuta señales analógicas y -
constituye un bloque funcional que puede representarse mediante el diagrama MULTIPLEXOR v,
de bloques de la figura 9.8. ANALOGICO
De esta forma el circuito de la figura 9.5 puede ser sustituido por el representa-
do en la figura 9.9 que es totalmente electrónico. El conjunto de n multiplexores 1
de dos canales puede ser representado por un único diagrama de bloques, con lo
cual se obtiene el esquema de la figura 9.10. En el apartado 3.7.3.3 se analizan
-
los símbolos normalizados de los multiplexores analógicos. ~ MULTIPLEXOR Vz '------
Bz
PROCESADOR
----,=-- ANALOGICO '
' 1 SUMADOR
'
1
'
1
1
1
Variab le
1
Terminal---'-1- - - - - - • '
1 1
1 anaiÓgi ca
~
1
Terminal conmutado DIGITAL ' 1 RESISTIVO
1 1
' 1
~
'
Bn
1 1
Termina~!=-2- - - - - - •
1
'
r---- 1
1
'
1
1 '1
(a) 1
1 1'
1 1
1
1
1
1
1
1 1
1
1
Terminal 1 - 1
MULTIPLEXOR v'n
ANALOGICO
Terminal conmutado
Terminal 1'
FIGURA 9.9
Variable - - - - - - L - - - - - - - - - - '
de Estudiaremos seguidamente el sumador resistivo. Su configuración depen-
control
de precisamente del código utilizado. Continuando en el supuesto de que la
lb)
información a convertir esté codificada en binario natural, vamos a analizar
FIGURA 9.7.-Conmutador analógico mecánico y electrónico. dos formas diferentes de realizar el circuito sumador.
..
CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 845
Tensión de
referencia
~
VR O
v1
v1
(j)
w
(j)
lJJ
v2
o: -' 1
o <( 1
X
w
z 1
<( 1 .___
-' (.) 1
c..
¡::: ¡g
1
1 SUMADOR Va riable
-' 1
::J o 1 analÓgica
RESISTIVO
~ 1
lJJ Vn 1
z o
81 _l ¡------
·' 82
Informac10n
digital
{
8n
Variable análogica
FIGURA 9JO.~Esquema de bloques de un convertidor digital-analógico con multiplexores analógicos, Vn
Resistencia
de carga
La primera de ellas se representa en la figura 9.11. Cada terminal V;,
asignado al bit B; (fig. 9.9) está asociado con una resistencia R/2 i - 1 .
Aplicando la teoría de circuitos resulta fácil demostrar (suponiendo la
resistencia de carga Re = oo) que la tensión analógica de salida toma el valor: FIGURA 9.12.~Sumador resistivo con montaje en escalera.
V =
+ 2 V2 + 4 v3 + ... + 2"- 1 v"
V¡
------------:---~
1 + 2 + 4 + ... + 2"-l
En esta expreswn suponemos que las resistencias tienen unos valores
R
exactamente submúltiplos de R. Por lo tanto, la precisión de la fórmula
anterior depende de la precisión de las resistencias.
R/2
El circuito que acabamos de estudiar presenta el inconveniente de que
necesita en su construcción un número elevado de resistencias de precisión
diferentes.
R/4
Por ello resulta más práctico el circuito sumador de la figura 9.12 que
constituye una red de resistencias en escalera en la que solamente se utilizan
dos resistencias diferentes.
t-------,--V_ar_ia_b_le_ analÓgica De igual manera, mediante la teoría de circuitos se obtiene la expresión
de la tensión V analógica de salida que resulta (suponiendo la resistencia de
carga Re = oo ):
Resistencia
Re de carga
En las dos expresiones anteriores se ha supuesto que la resistencia de carga

de salida es muy elevada. Si no se cumple esta condición, se produce un error
FIGURA 9.1l.~Sumador resistivo con resistencias ponderadas. en la conversión debido a que la impedancia del circuito resistivo es diferente
..
Tensión de
referencia
~
VR O
v1
v1
(j)
w
(j)
lJJ
v2
o: -' 1
o <( 1
X
w
z 1
<( 1 .___
-' (.) 1
c..
¡::: ¡g
1
1 SUMADOR Va riable
-' 1
::J o 1 analÓgica
RESISTIVO
~ 1
lJJ Vn 1
z o
81 _l ¡------
·' 82
Informac10n
digital
{
8n
Variable análogica
FIGURA 9JO.~Esquema de bloques de un convertidor digital-analógico con multiplexores analógicos, Vn
Resistencia
de carga
La primera de ellas se representa en la figura 9.11. Cada terminal V;,
asignado al bit B; (fig. 9.9) está asociado con una resistencia R/2 i - 1 .
Aplicando la teoría de circuitos resulta fácil demostrar (suponiendo la
resistencia de carga Re = oo) que la tensión analógica de salida toma el valor: FIGURA 9.12.~Sumador resistivo con montaje en escalera.
V =
+ 2 V2 + 4 v3 + ... + 2"- 1 v"
V¡
------------:---~
1 + 2 + 4 + ... + 2"-l
En esta expreswn suponemos que las resistencias tienen unos valores
R
exactamente submúltiplos de R. Por lo tanto, la precisión de la fórmula
anterior depende de la precisión de las resistencias.
R/2
El circuito que acabamos de estudiar presenta el inconveniente de que
necesita en su construcción un número elevado de resistencias de precisión
diferentes.
R/4
Por ello resulta más práctico el circuito sumador de la figura 9.12 que
constituye una red de resistencias en escalera en la que solamente se utilizan
dos resistencias diferentes.
t-------,--V_ar_ia_b_le_ analÓgica De igual manera, mediante la teoría de circuitos se obtiene la expresión
de la tensión V analógica de salida que resulta (suponiendo la resistencia de
carga Re = oo ):
Resistencia
Re de carga
En las dos expresiones anteriores se ha supuesto que la resistencia de carga

de salida es muy elevada. Si no se cumple esta condición, se produce un error
FIGURA 9.1l.~Sumador resistivo con resistencias ponderadas. en la conversión debido a que la impedancia del circuito resistivo es diferente
847
CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES
SISTEMAS ELECTRONICOS DIGITALES
846
Tens1Ón de
referencia
para las distintas situaciones ( V 1 = O o V 1 = V R) que pueden aparecer en su ~
entrada. Por ello es necesario conectar a la salida del sumador resistivo un VR 0
circuito adaptador de elevada impedancia de entrada y baja impedancia de

salida. Dicho adaptador se puede realizar mediante amplificadores operacio-
nales y en la figura 9.13 se indican dos configuraciones.
R
La configuración de la figura 9.13a representa un amplificador no inversor lfl
lfl v1
w w
que, además de adaptar la impedancia, permite elevar el valor de la salida del e:::
_J
<! V¡
sumador resistivo. La figura 9.13b representa un circuito seguidor cuyo nivel de oX z R/2
<!
w u
tensión de salida es igual al de su entrada. Para un estudio detallado de ambos _J
a_
circuitos se remite al lector a la bibliografía [COUG 87] [MARC 71]. ..... lfl Variable
_J
o analÓgica
En la figura 9.14 se representa el esquema completo de un convertidor :::J
¿
o
1
digital-analógico de resistencias ponderadas con un sumador resistivo en z w 1 R
o vn 1
escalera y un amplificador seguidor.

b) Convertidores digital-analógicos de conversión secuencial o indirecta.
En estos convertidores la información digital se convierte en una secuencia de Rfz
impulsos que, a su vez, se transforma en una señal analógica. Presentan la ventaja, Informacion { : : - - - - - '
con respecto a los convertidores directos estudiados anteriormente, de no utilizar digital
resistencias de precisión. Pero, por el contrario, son más lentos, es decir, poseen Bn--------'
un mayor tiempo de conversión. Por ello el progreso de la microelectrónica ha he-
FIGURA 9.14.-Esquema detallado de un convertidor digital-analógico paralelo.
cho que estos métodos se hayan dejado de utilizar en la práctica.
No obstante, su estudio resulta interesante desde un punto de vista didáctico
y, por ello, se analizan a continuación dos de los procedimientos de conversión
digital-analógica secuencial más utilizados en el pasado. 1) Convertidor de modulación de anchura de impulsos.
Este convertidor está basado en la generación de una secuencia de impul-
sos cuya frecuencia es constante y la relación entre el tiempo en que éstos se
encuentran en cero y en uno es variable y depende de la información digital
a convertir. Por ello recibe el nombre de convertidor de modulación de
anchura de impulsos.
El diagrama de bloques se representa en la figura 9.15. La información
digital se aplica a una de las entradas de un comparador, y a la otra se
Variable de salida
conectan las salidas de un contador de n biestables (2" estados en código
Variable de entrada binario natural).
La salida del comparador es una señal binaria de período T = 2"Tc;,
(a) siendo Tc; el valor del período del generador de impulsos. El tiempo t durante
el cual dicha señal se encuentra en estado uno es igual al intervalo compren-
dido desde el instante en que el contador pasa por el estado cero hasta que
alcanza el estado en el que las salidas Q de sus biestables coinciden con la
información digital a convertir.
La salida del comparador controla la variable de selección de un multiple-
Variable de salida
xor analógico de dos canales que tiene conectados a sus dos entradas los
terminales de una fuente de tensión de referencia. De esta forma se logra a la
salida del multiplexor analógico una secuencia de impulsos de amplitud
Variable de entrada constante igual a VR (fig. 9.16). El área comprendida entre los impulsos Y el
nivel cero de tensión (rayada en la figura 9.16) es proporcional al valor de la
FIGURA 9 .13.--Montajes adaptadores de impedancias: a) Amplificador no inversor. b) Seguidor.
847
846
Tens1Ón de
referencia
para las distintas situaciones ( V 1 = O o V 1 = V R) que pueden aparecer en su ~
entrada. Por ello es necesario conectar a la salida del sumador resistivo un VR 0
circuito adaptador de elevada impedancia de entrada y baja impedancia de

salida. Dicho adaptador se puede realizar mediante amplificadores operacio-
nales y en la figura 9.13 se indican dos configuraciones.
R
La configuración de la figura 9.13a representa un amplificador no inversor lfl
lfl v1
w w
que, además de adaptar la impedancia, permite elevar el valor de la salida del e:::
_J
<! V¡
sumador resistivo. La figura 9.13b representa un circuito seguidor cuyo nivel de oX z R/2
<!
w u
tensión de salida es igual al de su entrada. Para un estudio detallado de ambos _J
a_
circuitos se remite al lector a la bibliografía [COUG 87] [MARC 71]. ..... lfl Variable
_J
o analÓgica
En la figura 9.14 se representa el esquema completo de un convertidor :::J
¿
o
1
digital-analógico de resistencias ponderadas con un sumador resistivo en z w 1 R
o vn 1
escalera y un amplificador seguidor.

b) Convertidores digital-analógicos de conversión secuencial o indirecta.
En estos convertidores la información digital se convierte en una secuencia de Rfz
impulsos que, a su vez, se transforma en una señal analógica. Presentan la ventaja, Informacion { : : - - - - - '
con respecto a los convertidores directos estudiados anteriormente, de no utilizar digital
resistencias de precisión. Pero, por el contrario, son más lentos, es decir, poseen Bn--------'
un mayor tiempo de conversión. Por ello el progreso de la microelectrónica ha he-
FIGURA 9.14.-Esquema detallado de un convertidor digital-analógico paralelo.
cho que estos métodos se hayan dejado de utilizar en la práctica.
No obstante, su estudio resulta interesante desde un punto de vista didáctico
y, por ello, se analizan a continuación dos de los procedimientos de conversión
digital-analógica secuencial más utilizados en el pasado. 1) Convertidor de modulación de anchura de impulsos.
Este convertidor está basado en la generación de una secuencia de impul-
sos cuya frecuencia es constante y la relación entre el tiempo en que éstos se
encuentran en cero y en uno es variable y depende de la información digital
a convertir. Por ello recibe el nombre de convertidor de modulación de
anchura de impulsos.
El diagrama de bloques se representa en la figura 9.15. La información
digital se aplica a una de las entradas de un comparador, y a la otra se
Variable de salida
conectan las salidas de un contador de n biestables (2" estados en código
Variable de entrada binario natural).
La salida del comparador es una señal binaria de período T = 2"Tc;,
(a) siendo Tc; el valor del período del generador de impulsos. El tiempo t durante
el cual dicha señal se encuentra en estado uno es igual al intervalo compren-
dido desde el instante en que el contador pasa por el estado cero hasta que
alcanza el estado en el que las salidas Q de sus biestables coinciden con la
información digital a convertir.
La salida del comparador controla la variable de selección de un multiple-
Variable de salida
xor analógico de dos canales que tiene conectados a sus dos entradas los
terminales de una fuente de tensión de referencia. De esta forma se logra a la
salida del multiplexor analógico una secuencia de impulsos de amplitud
Variable de entrada constante igual a VR (fig. 9.16). El área comprendida entre los impulsos Y el
nivel cero de tensión (rayada en la figura 9.16) es proporcional al valor de la
FIGURA 9 .13.--Montajes adaptadores de impedancias: a) Amplificador no inversor. b) Seguidor.
848
Tensión combinación binaria que se desea convertir. Por tanto, el valor medio de la
de
referencia
amplitud de los impulsos es equivalente a la citada combinación binaria.
~ Dicho valor medio se puede obtener mediante un filtro integrador en cuya
VR 0
salida aparece la tensión analógica resultado de la conversión.
L Este método de conversión se caracteriza por su lentitud. Si, por ejemplo,
la frecuencia del generador de impulsos es de 5 MHz (T<, = 200 ns) y el
MULTIPLEXOR
1 FILTRO 1 Variable
contador posee 1O biestables, el período de los impulsos será T = 200 ns x
ANALOGICO -~ INTEGRADOR 1 analógic a
x 1.024 = 204,8 ¡.¡s. La constante de integración ha de ser en el caso más
favorable igual al doble del período, es decir, aproximadamente igual a
400 ¡.¡s. Por tanto, la frecuencia máxima de conversión es el inverso de T, es
InformaciÓn n decir, aproximadamente igual a 2,5 kHz.
Oig1tal
COMPARADOR
2) Convertidor de frecuencia variable.
En la figura 9.17 se representa el diagrama de bloques de otro método de
,-",<- conversión secuencial cuyo elemento básico está constituido por un divisor de
frecuencia programable. El número. de estados del divisor es igual al de bits
de la combinación a convertir. De cada 2" impulsos del generador aparecen a
la salida del divisor un número equivalente al valor decimal de la combina-
~ CONTADOR ción binaria que se desea convertir (fig. 9.18). La salida del divisor controla
también la variable de selección de un multiplexor analógico de dos entradas
en las que se conecta una fuente de tensión de referencia. Se obtiene así a la
salida del multiplexor una secuencia de impulsos de amplitud constante y
GENERADOR frecuencia proporcional a la combinación a convertir. La integración de esta
DE
señal permite obtener, por tanto, una tensión analógica equivalente a la
IMPULSOS
combinación binaria aplicada a las entradas del divisor programable.
FIGURA 9.15.~Convertidor digital-analógico de modulación de anchura de impulsos.
TensiÓn
de
referencia
h
~
Información
VR O
d IQI t O l
~
Generador
de
--------
Impulsos
'---
T OlVI SOR
MULTIPLEXOR J FILTRO 1 Varia ble
PROGRAMABLE ANALOGICO
·¡ INTEGRADOR [
analÓ gica
Salida
del
Comparador
1
>o~~ --L]_LV_R________
GENERADOR
DE
__J IMPULSOS
multiplexor anaLÓgico
FIGURA 9.17.~Convertidor digital-analógico de frecuencia variable.

FIGURA 9.16.~Señales de un convertidor digital-analógico de modulación de anchura de impulsos.
848
Tensión combinación binaria que se desea convertir. Por tanto, el valor medio de la
de
referencia
amplitud de los impulsos es equivalente a la citada combinación binaria.
~ Dicho valor medio se puede obtener mediante un filtro integrador en cuya
VR 0
salida aparece la tensión analógica resultado de la conversión.
L Este método de conversión se caracteriza por su lentitud. Si, por ejemplo,
la frecuencia del generador de impulsos es de 5 MHz (T<, = 200 ns) y el
MULTIPLEXOR
1 FILTRO 1 Variable
contador posee 1O biestables, el período de los impulsos será T = 200 ns x
ANALOGICO -~ INTEGRADOR 1 analógic a
x 1.024 = 204,8 ¡.¡s. La constante de integración ha de ser en el caso más
favorable igual al doble del período, es decir, aproximadamente igual a
400 ¡.¡s. Por tanto, la frecuencia máxima de conversión es el inverso de T, es
InformaciÓn n decir, aproximadamente igual a 2,5 kHz.
Oig1tal
COMPARADOR
2) Convertidor de frecuencia variable.
En la figura 9.17 se representa el diagrama de bloques de otro método de
,-",<- conversión secuencial cuyo elemento básico está constituido por un divisor de
frecuencia programable. El número. de estados del divisor es igual al de bits
de la combinación a convertir. De cada 2" impulsos del generador aparecen a
la salida del divisor un número equivalente al valor decimal de la combina-
~ CONTADOR ción binaria que se desea convertir (fig. 9.18). La salida del divisor controla
también la variable de selección de un multiplexor analógico de dos entradas
en las que se conecta una fuente de tensión de referencia. Se obtiene así a la
salida del multiplexor una secuencia de impulsos de amplitud constante y
GENERADOR frecuencia proporcional a la combinación a convertir. La integración de esta
DE
señal permite obtener, por tanto, una tensión analógica equivalente a la
IMPULSOS
combinación binaria aplicada a las entradas del divisor programable.
FIGURA 9.15.~Convertidor digital-analógico de modulación de anchura de impulsos.
TensiÓn
de
referencia
h
~
Información
VR O
d IQI t O l
~
Generador
de
--------
Impulsos
'---
T OlVI SOR
MULTIPLEXOR J FILTRO 1 Varia ble
PROGRAMABLE ANALOGICO
·¡ INTEGRADOR [
analÓ gica
Salida
del
Comparador
1
>o~~ --L]_LV_R________
GENERADOR
DE
__J IMPULSOS
multiplexor anaLÓgico
FIGURA 9.17.~Convertidor digital-analógico de frecuencia variable.

FIGURA 9.16.~Señales de un convertidor digital-analógico de modulación de anchura de impulsos.
T = zn x TG
. Binario natural BCD natural Decimal
o o o o o o o o o o o o o o o o o
Generador o o o o o o o o o o o o o o 1
de
Impulsos o o o o o o o o o o o o o o 2
o o o o o o o o o o o o 3
o o o o o o o o o o o o o o 4
Sal1da
del
o o o o o o o o o o o o S
dJv1sor programable'
1
o o o o 1 o o o o o 1 o 7
o o o o o o o o o o 1 o o o o 8
VR o o o o o o o o o 1 o o 1 o 9
Sal1da
del o o o o o o o o 1 o o o o o
mul t1plexor
o o o o o o o o o o
FIGURA 9.18.--Señales de un convertidor digital-analógico de frecuencia variable.
o 1 1 o o 1 o o 1 o 1 o o o o S o
9.2.3 Parámetros de un convertidor digital-analógico
Los parámetros característicos de un convertidor digital-analógico se pue-
den dividir en dos clases que estudiaremos a continuación.
1 1 o o o 1 1 1 o o o o 1 9 9
9.2.3. 1 Características de diseño. Son parámetros básicos que limitan el
TABLA 9.2
campo de aplicación del convertidor y cuyo valor depende, en general, de la forma
constructiva del convertidor y del método de conversión utilizado.
Estudiaremos seguidamente las características de diseño más importantes, tam-
bién denominadas especificaciones de diseño. terminal de masa. A la entrada del convertidor se han de presentar las
combinaciones binarias codificadas con bit de signo. Los códigos utilizados
a) Código binario.
en convertidores bipolares pueden ser de diferentes tipos; presentan inconve-
Los convertidores digital-analógicos se diseñan para recibir en su entrada nientes y ventajas que describiremos seguidamente:
la información digital codificada en un cierto código binario.
Los convertidores digital-analógicos se pueden clasificar en dos categorías 1) Código binario natural con valor absoluto y signo.
según que a su entrada puedan aparecer solamente números positivos o En este código, tal como se indicó en el apartado 4.2.3.1, los números
números positivos y negativos. Los primeros reciben el nombre de converti- negativos se representan por la misma combinación que los positivos con la
dores unipolares y los segundos bipolares. diferencia de que el bit de signo es cero en estos últimos y uno en aquéllos.
Los códigos más utilizados en convertidores unipolares son el binario Aunque este código no es adecuado para la realización de operaciones
natural y el BCD natural que se estudiaron en el capítulo 1 y que se repre- aritméticas, presenta la ventaja de que las combinaciones adyacentes al cero
sentan en la tabla 9.2 junto con sus equivalencias decimales (hasta un máximo se diferencian en un solo bit, lo cual es interesante en convertidores que
de 99). Los convertidores unipolares que admiten un código BCD a su entra- operan en la proximidad de dicho valor.
da son más complejos que los que utilizan el binario natural y su uso ha Una desventaja de este código es la de que presenta dos combinaciones
disminuido con la aplicación generalizada de los microprocesadores. La va- diferentes asignadas al cero (tabla 9.3).
riable de salida de los convertidores unipolares es una tensión o una corriente
que puede variar solamente en un sentido con respecto a un terminal de masa. 2) Código binario natural con complemento a uno.
Por el contrario, en los convertidores bipolares la variable de salida puede Constituye otra de las formas de representación de los números negativos
variar en ambos sentidos haciéndose positiva o negativa con respecto a un estudiada en el apartado 4.2.3 .1. Los números negativos se obtienen mediante
T = zn x TG
. Binario natural BCD natural Decimal
o o o o o o o o o o o o o o o o o
Generador o o o o o o o o o o o o o o 1
de
Impulsos o o o o o o o o o o o o o o 2
o o o o o o o o o o o o o o 4
Sal1da
del
o o o o o o o o o o o o S
dJv1sor programable'
1
o o o o 1 o o o o o 1 o 7
o o o o o o o o o o 1 o o o o 8
VR o o o o o o o o o 1 o o 1 o 9
Sal1da
del o o o o o o o o 1 o o o o o
mul t1plexor
o o o o o o o o o o
FIGURA 9.18.--Señales de un convertidor digital-analógico de frecuencia variable.
o 1 1 o o 1 o o 1 o 1 o o o o S o
9.2.3 Parámetros de un convertidor digital-analógico
Los parámetros característicos de un convertidor digital-analógico se pue-
den dividir en dos clases que estudiaremos a continuación.
1 1 o o o 1 1 1 o o o o 1 9 9
9.2.3. 1 Características de diseño. Son parámetros básicos que limitan el
TABLA 9.2
campo de aplicación del convertidor y cuyo valor depende, en general, de la forma
constructiva del convertidor y del método de conversión utilizado.
Estudiaremos seguidamente las características de diseño más importantes, tam-
bién denominadas especificaciones de diseño. terminal de masa. A la entrada del convertidor se han de presentar las
combinaciones binarias codificadas con bit de signo. Los códigos utilizados
a) Código binario.
en convertidores bipolares pueden ser de diferentes tipos; presentan inconve-
Los convertidores digital-analógicos se diseñan para recibir en su entrada nientes y ventajas que describiremos seguidamente:
la información digital codificada en un cierto código binario.
Los convertidores digital-analógicos se pueden clasificar en dos categorías 1) Código binario natural con valor absoluto y signo.
según que a su entrada puedan aparecer solamente números positivos o En este código, tal como se indicó en el apartado 4.2.3.1, los números
números positivos y negativos. Los primeros reciben el nombre de converti- negativos se representan por la misma combinación que los positivos con la
dores unipolares y los segundos bipolares. diferencia de que el bit de signo es cero en estos últimos y uno en aquéllos.
Los códigos más utilizados en convertidores unipolares son el binario Aunque este código no es adecuado para la realización de operaciones
natural y el BCD natural que se estudiaron en el capítulo 1 y que se repre- aritméticas, presenta la ventaja de que las combinaciones adyacentes al cero
sentan en la tabla 9.2 junto con sus equivalencias decimales (hasta un máximo se diferencian en un solo bit, lo cual es interesante en convertidores que
de 99). Los convertidores unipolares que admiten un código BCD a su entra- operan en la proximidad de dicho valor.
da son más complejos que los que utilizan el binario natural y su uso ha Una desventaja de este código es la de que presenta dos combinaciones
disminuido con la aplicación generalizada de los microprocesadores. La va- diferentes asignadas al cero (tabla 9.3).
riable de salida de los convertidores unipolares es una tensión o una corriente
que puede variar solamente en un sentido con respecto a un terminal de masa. 2) Código binario natural con complemento a uno.
Por el contrario, en los convertidores bipolares la variable de salida puede Constituye otra de las formas de representación de los números negativos
variar en ambos sentidos haciéndose positiva o negativa con respecto a un estudiada en el apartado 4.2.3 .1. Los números negativos se obtienen mediante
Binario natural Binario natural Binario natural Binario ventaja es la de que la combinación en que todos los bits son cero queda
valor absoluto y signo complemento a uno complemento a dos desplazado
Decimal asignada al número más negativo (tabla 9.3) y a partir de ella a los restantes
números se les asignan combinaciones crecientes en binario natural; por ello
B.S. B.S. B.S. B.S. recibe el nombre de binario desplazado (binary offset). La ventaja de este
7 o o o código es la de combinar la simplicidad de la comparación entre combinacio-
6 o o o o o o o nes pertenecientes a él (detección de cuál es la mayor) con la facilidad de
5 o o o o 1 o o o 1 obtención a partir del complemento a dos muy utilizado en operaciones
o o o o o o o aritméticas.
4 o o o 1 v
o o o En la tabla 9.3 se representan todos los códigos citados para el caso

3 o o 1 1 o o
particular de tres bits numéricos y un bit de signo.
2 o o o o o o o o o o 1 o
o o o 1 o o o o o o o o b) Resolución.
+0 o o o o o o o o o o o o o o o Se define la resolución como el mínimo incremento de la variable analó-
-0 1 o o o 1 o o o o o o o gica de salida. Se obtiene dividiendo la máxima variación de la salida por el
-1 o o o o número total de combinaciones de entrada posible. Por ejemplo, si el conver-
-2 o o o 1 o o o tidor es unipolar, la variable de salida puede variar entre O y 1O V y el número
-3 o o o o o o 1 . 10 10
-4 o o o 1 1 o o o o o - = - - = 2,45 mV
de bits del convertidor es 12; la resolucrón resulta -12
2 4096 .
-5 o 1 o o o o o 1 1
-6 o o o o o o o 1 o e) Tiempo de conversión.
-7 o o o o o o o o Es el tiempo que transcurre desde que una combinación binaria aparece a
-8 o o o o o o o la entrada del convertidor hasta que su variable analógica de salida adquiere
el nivel que le corresponde, con una diferencia no superior a la resolución.
TABLA 9.3 Naturalmente, el tiempo de conversión depende del escalón de variación de
Variable
inversión de los positivos a los cuales se les ha añadido un bit de signo cero. analÓgica
Presenta también la desventaja de que existen dos combinaciones diferentes
para el cero (tabla 9.3).
3) Código binario natural con complemento a dos.
Fue estudiado también en el apartado 4.2.3. 1. Con respecto al comple-
mento a uno presenta la ventaja de que posee una sola combinación asignada
al cero. U na desventaja es la de que las combinaciones adyacentes al cero se
diferencian en el valor de todos los bits. La facilidad de realización de las
operaciones aritméticas en él ha popularizado su uso en el diseño de proce-
sadores programables y, por lo tanto, también en convertidores digital-ana-
lógicos acoplados a los procesadores citados .
4) Código binario natural desplazado.
Este código coincide con el del complemento a dos con la diferencia de
que el bit de signo de los números negativos es cero y el de los positivos es Resolución óV
uno. Este código es idéntico al utilizado para representar el exponente de los
ooo oo1 010 011 100 101 no 111
números fraccionarios en coma flotante tal como se estudió en el apartado
4.4.2. Presenta también la desventaja de que la combinación negativa más
próxima al cero se diferencia de ella en el valor de todos los bits. Su mayor FIGURA 9.19.-Característica ideal de un convertidor digital-analógico unipolar.
Binario natural Binario natural Binario natural Binario ventaja es la de que la combinación en que todos los bits son cero queda
valor absoluto y signo complemento a uno complemento a dos desplazado
Decimal asignada al número más negativo (tabla 9.3) y a partir de ella a los restantes
números se les asignan combinaciones crecientes en binario natural; por ello
B.S. B.S. B.S. B.S. recibe el nombre de binario desplazado (binary offset). La ventaja de este
7 o o o código es la de combinar la simplicidad de la comparación entre combinacio-
6 o o o o o o o nes pertenecientes a él (detección de cuál es la mayor) con la facilidad de
5 o o o o 1 o o o 1 obtención a partir del complemento a dos muy utilizado en operaciones
o o o o o o o aritméticas.
4 o o o 1 v
o o o En la tabla 9.3 se representan todos los códigos citados para el caso

3 o o 1 1 o o
particular de tres bits numéricos y un bit de signo.
2 o o o o o o o o o o 1 o
o o o 1 o o o o o o o o b) Resolución.
+0 o o o o o o o o o o o o o o o Se define la resolución como el mínimo incremento de la variable analó-
-0 1 o o o 1 o o o o o o o gica de salida. Se obtiene dividiendo la máxima variación de la salida por el
-1 o o o o número total de combinaciones de entrada posible. Por ejemplo, si el conver-
-2 o o o 1 o o o tidor es unipolar, la variable de salida puede variar entre O y 1O V y el número
-3 o o o o o o 1 . 10 10
-4 o o o 1 1 o o o o o - = - - = 2,45 mV
de bits del convertidor es 12; la resolucrón resulta -12
2 4096 .
-5 o 1 o o o o o 1 1
-6 o o o o o o o 1 o e) Tiempo de conversión.
-7 o o o o o o o o Es el tiempo que transcurre desde que una combinación binaria aparece a
-8 o o o o o o o la entrada del convertidor hasta que su variable analógica de salida adquiere
el nivel que le corresponde, con una diferencia no superior a la resolución.
TABLA 9.3 Naturalmente, el tiempo de conversión depende del escalón de variación de
Variable
inversión de los positivos a los cuales se les ha añadido un bit de signo cero. analÓgica
Presenta también la desventaja de que existen dos combinaciones diferentes
para el cero (tabla 9.3).
3) Código binario natural con complemento a dos.
Fue estudiado también en el apartado 4.2.3. 1. Con respecto al comple-
mento a uno presenta la ventaja de que posee una sola combinación asignada
al cero. U na desventaja es la de que las combinaciones adyacentes al cero se
diferencian en el valor de todos los bits. La facilidad de realización de las
operaciones aritméticas en él ha popularizado su uso en el diseño de proce-
sadores programables y, por lo tanto, también en convertidores digital-ana-
lógicos acoplados a los procesadores citados .
4) Código binario natural desplazado.
Este código coincide con el del complemento a dos con la diferencia de
que el bit de signo de los números negativos es cero y el de los positivos es Resolución óV
uno. Este código es idéntico al utilizado para representar el exponente de los
ooo oo1 010 011 100 101 no 111
números fraccionarios en coma flotante tal como se estudió en el apartado
4.4.2. Presenta también la desventaja de que la combinación negativa más
próxima al cero se diferencia de ella en el valor de todos los bits. Su mayor FIGURA 9.19.-Característica ideal de un convertidor digital-analógico unipolar.
Variable En la figura 9.19 se representa la característica ideal de un convertidor

analÓgica
digital-analógico unipolar en el que se supone que se utiliza el código binario
natural. El paso de una combinación binaria a la siguiente supone un incre-
mento de la variable analógica de salida en un valor igual a la resolución. La
relación entre los códigos de entrada y los valores de salida está constituida
por una escalera cuyos vértices superiores forman una línea que constituye la
bisectriz del primer cuadrante.
En la figura 9.20 se representa la característica de un convertidor digital-
analógico bipolar ideal, en el que el código utilizado es el binario natural con
bit de signo y valor absoluto.
La imperfección de los componentes utilizados en la construcción del
convertidor da lugar a diferencias entre esta característica ideal y la real que
estudiaremos en sucesivos apartados.
Variable
analÓgica
1111 1110 1101 1100 1011 1010 0010 0011 0100 0101 0110 0111
0000
Error
de
asimetrta
FIGURA 9.20.-Caracteristica ideal de un convertidor digital-analógico bipolar. 000 001 010 011 100 101 110 111
FIGURA 9.21.--Característica de un convertidor digital-analógico con error de asimetría.

la variable analógica que se produce al cambiar la combinación digital de
entrada. Por ello el tiempo de conversión se define para el caso más desfavo-
rable en que la excursión de la variable analógica es máxima.
El inverso del tiempo de conversión expresa la frecuencia máxima de 9.2.3.2. 1 Error de asimetría (offset). La imperfección de los amplificadores
conversión definida como el máximo número de conversiones por unidad de operacionales utilizados en la construcción del convertidor hace que, cuando en la
tiempo. entrada de éste se aplique la combinación nula, el valor de la variable analógica
de salida no sea nulo. Al valor de dicha variable en las citadas circunstancias se
9.2.3.2 Características de funcionamiento. Las características reales de un le suele denominar error de asimetría (offset) porque es debido a la tensión de
convertidor difieren de las ideales debido a las imperfecciones de los componentes asimetría (offset) de los amplificadores operacionales y representa un desplaza-
que lo constituyen. Las características de funcionamiento se definen como diferen- miento de la característica real con respecto a la ideal, tal como se representa en
cias entre el comportamiento real y el ideal de un convertidor. la figura 9.21.
Variable En la figura 9.19 se representa la característica ideal de un convertidor

analÓgica
digital-analógico unipolar en el que se supone que se utiliza el código binario
natural. El paso de una combinación binaria a la siguiente supone un incre-
mento de la variable analógica de salida en un valor igual a la resolución. La
relación entre los códigos de entrada y los valores de salida está constituida
por una escalera cuyos vértices superiores forman una línea que constituye la
bisectriz del primer cuadrante.
En la figura 9.20 se representa la característica de un convertidor digital-
analógico bipolar ideal, en el que el código utilizado es el binario natural con
bit de signo y valor absoluto.
La imperfección de los componentes utilizados en la construcción del
convertidor da lugar a diferencias entre esta característica ideal y la real que
estudiaremos en sucesivos apartados.
Variable
analÓgica
1111 1110 1101 1100 1011 1010 0010 0011 0100 0101 0110 0111
0000
Error
de
asimetrta
FIGURA 9.20.-Caracteristica ideal de un convertidor digital-analógico bipolar. 000 001 010 011 100 101 110 111
FIGURA 9.21.--Característica de un convertidor digital-analógico con error de asimetría.

la variable analógica que se produce al cambiar la combinación digital de
entrada. Por ello el tiempo de conversión se define para el caso más desfavo-
rable en que la excursión de la variable analógica es máxima.
El inverso del tiempo de conversión expresa la frecuencia máxima de 9.2.3.2. 1 Error de asimetría (offset). La imperfección de los amplificadores
conversión definida como el máximo número de conversiones por unidad de operacionales utilizados en la construcción del convertidor hace que, cuando en la
tiempo. entrada de éste se aplique la combinación nula, el valor de la variable analógica
de salida no sea nulo. Al valor de dicha variable en las citadas circunstancias se
9.2.3.2 Características de funcionamiento. Las características reales de un le suele denominar error de asimetría (offset) porque es debido a la tensión de
convertidor difieren de las ideales debido a las imperfecciones de los componentes asimetría (offset) de los amplificadores operacionales y representa un desplaza-
que lo constituyen. Las características de funcionamiento se definen como diferen- miento de la característica real con respecto a la ideal, tal como se representa en
cias entre el comportamiento real y el ideal de un convertidor. la figura 9.21.
856
Variable
9.2.3.2.2 Error de ganancia. Este error recibe también el nombre de error de analÓgica
escala y se representa de forma gráfica en la figura 9.22. La característica real corres-
ponde a una recta que pasa por el origen, pero no coincide con la bisectriz del pri-
mer cuadrante. Puede ser debido especialmente a errores en la tensión de
referencia y se puede corregir mediante un ajuste de la ganancia del amplificador
operacional utilizado a la salida del convertidor (fig. 9.13a).
Variable
analÓgica
Máximo error
de ganancia
ooo oo1 010 011 100 101 no 111
FIGURA 9.23.-Caracteristica de un convertidor digital-analógico con error de linealidad.
valor ideal y el real, debida a falta de precisión de las resistencias del sumador
resistivo.
9.2.4 Acoplamiento de un convertidor digital-analógico a un

000 001 010 011 100 101 110 111 procesador digital
FIGURA 9.22.-Característica de un convertidor digital-analógico con error de ganancia La aplicación general de los convertidores digital-analógicos ha producido
su desarrollo como bloque funcional en circuito integrado. Para su represen-
tación en un esquema se ha elegido el diagrama de bloques de la figura 9.24.
9.2.3.2.3 Error de linealidad. Se produce este error cuando la característica
que une los extremos de la escalera que indica gráficamente la conversión no for- 81-----------~------------------~
man una línea recta. Se representa en la figura 9.23. Es debido a que los incremen- 82 - - - - - - - - - 4 CONVERTIDOR
tos de la variable analógica de salida no son idénticos para todos los cambios entre DIGITAL- ANALOGICO
combinaciones sucesivas del código de entrada. Bn - - - - ' - - - L_ _ _ _.J
Se define también la no linealidad diferencial como la diferencia entre el
valor de la resolución !:. V y la máxima variación entre dos combinaciones FIGURA 9.24.-Símbolo de un convertidor digital-analógico.
sucesivas.
La no linealidad del convertidor puede incluir también la falta de mono-
Estudiaremos seguidamente el acoplamiento de un convertidor digital-
tonicidad. Se dice que un convertidor digital-analógico es monótono cuando
analógico a un procesador digital centrándonos en el grupo de los converti-
la aparición en su entrada de combinaciones binarias crecientes produce
siempre incrementos positivos de la variable analógica de salida; en este caso dores en paralelo, que son los de uso más frecuente.
En la figura 9.25 se representa el esquema del circuito de acoplamiento.
la pendiente de la curva característica es siempre positiva. En caso contrario,
Se supone que el procesador posee terminales correspondientes a una
cuando la curva característica presenta zonas de pendiente negativa el con-
barra de información o barra de datos en los que en un determinado instante
vertidor no es monótono.
U na de las principales causas de no linealidad es la diferencia entre el presenta la información a convertir.
856
Variable
9.2.3.2.2 Error de ganancia. Este error recibe también el nombre de error de analÓgica
escala y se representa de forma gráfica en la figura 9.22. La característica real corres-
ponde a una recta que pasa por el origen, pero no coincide con la bisectriz del pri-
mer cuadrante. Puede ser debido especialmente a errores en la tensión de
referencia y se puede corregir mediante un ajuste de la ganancia del amplificador
operacional utilizado a la salida del convertidor (fig. 9.13a).
Variable
analÓgica
Máximo error
de ganancia
ooo oo1 010 011 100 101 no 111
FIGURA 9.23.-Caracteristica de un convertidor digital-analógico con error de linealidad.
valor ideal y el real, debida a falta de precisión de las resistencias del sumador
resistivo.
9.2.4 Acoplamiento de un convertidor digital-analógico a un

000 001 010 011 100 101 110 111 procesador digital
FIGURA 9.22.-Característica de un convertidor digital-analógico con error de ganancia La aplicación general de los convertidores digital-analógicos ha producido
su desarrollo como bloque funcional en circuito integrado. Para su represen-
tación en un esquema se ha elegido el diagrama de bloques de la figura 9.24.
9.2.3.2.3 Error de linealidad. Se produce este error cuando la característica
que une los extremos de la escalera que indica gráficamente la conversión no for- 81-----------~------------------~
man una línea recta. Se representa en la figura 9.23. Es debido a que los incremen- 82 - - - - - - - - - 4 CONVERTIDOR
tos de la variable analógica de salida no son idénticos para todos los cambios entre DIGITAL- ANALOGICO
combinaciones sucesivas del código de entrada. Bn - - - - ' - - - L_ _ _ _.J
Se define también la no linealidad diferencial como la diferencia entre el
valor de la resolución !:. V y la máxima variación entre dos combinaciones FIGURA 9.24.-Símbolo de un convertidor digital-analógico.
sucesivas.
La no linealidad del convertidor puede incluir también la falta de mono-
Estudiaremos seguidamente el acoplamiento de un convertidor digital-
tonicidad. Se dice que un convertidor digital-analógico es monótono cuando
analógico a un procesador digital centrándonos en el grupo de los converti-
la aparición en su entrada de combinaciones binarias crecientes produce
siempre incrementos positivos de la variable analógica de salida; en este caso dores en paralelo, que son los de uso más frecuente.
En la figura 9.25 se representa el esquema del circuito de acoplamiento.
la pendiente de la curva característica es siempre positiva. En caso contrario,
Se supone que el procesador posee terminales correspondientes a una
cuando la curva característica presenta zonas de pendiente negativa el con-
barra de información o barra de datos en los que en un determinado instante
vertidor no es monótono.
U na de las principales causas de no linealidad es la diferencia entre el presenta la información a convertir.
A otros eteme ntos externos
--'
o <t
a:
1- a:
(/) o(l_
Barra de información n (!i n CONVERTIDOR
w :::!:
a: w
--' PROCESADOR
1- DIGITAL-ANALOGICO
o <t Barra de dirección
a: a:
Información 1-
(/)
o(l_
digital (!i Vs DIGITAL T
n :::!: n CONVERTIDOR
w w Ir
a: 1- DIGITAL- ANALOGICO m
PROCESADOR
DIGITAL
Ir r CIRCUITO
DE
SELECCION
FIGURA 9.25.-Esquema del circuito de acoplamiento de un convertidor digital-analógico a un procesador
FIGURA 9.27.-Esquema del circuito de acoplamiento con circuito de selección de periférico.
En el caso más general la barra de información es utilizada por el proce-

sador para transferir información a un cierto número de elementos externos
Dl - - - - - - - - 1
(convertidores, visualizadores, impresoras, etc.). Por ello la información a 02 ------,-----1
convertir permanece en la barra de información solamente durante un cierto
tiempo y es necesaria la utilización de un registro temporal que la almacene.
Irc
Dicho registro suele estar realizado con biestables D cerrojo (latch) activados
por niveles (apartado 6.3.2.1). El impulso de transferencia aplicado a la entrada
T del registro debe, por tanto, tener una duración menor que el intervalo de Dm-----~--;
tiempo durante el cual la información a convertir permanece fija en la barra JT - - · - - - - - - - 1
correspondiente (fig. 9.26).
En el diagrama de bloques indicado a~lteriormente se supone que el pro- FIGURA 9.28.-Circuito de selección de periférico.
cesador digital genera directamente el impulso de transferencia de informa-
ción al convertidor. En muchos casos el procesador se acopla simultáneamen-
te a varios elementos externos. En lugar de generar un impulso de to de selección al cual se aplica el impulso de transferencia común y la com-
transferencia independiente para cada uno de ellos, genera uno solo común a binación binaria de selección (fig. 9.27).
todos y presenta además una información de selección en una barra de m bits. El circuito de selección se puede realizar de diferentes maneras de las que
El impulso de transferencia para el convertidor se obtiene mediante un circui- la más sencilla es una puerta Y del impulso de transferencia y las variables de
selección. Mediante un ejemplo lo aclararemos.
Supongamos que la barra de selección es de seis bits S 5 a S 0 y que la com-
1
binación asignada al convertidor es 100101 (de izquierda a derecha de S5 a
-----..1',..- S0). El circuito de selección ha de hacer que a su salida aparezca el impulso
/1\IK
InformaciÓn _ _ _ _ .. ~~~~._ - -_ -_
f¡ Ir solamente cuando en la barra de selección aparezca la combinación ante-
d1g1tal 1 '"----------4 1 riormente indicada. Esto se consigue mediante la función Y de las variables S5
1 1 a S0 en forma directa o inversa según el bit correspondiente en la combina-
, n
!1
:. ·¡ ¡·
1 !2 1
1
ción asignada se encuentre en estado uno o en estado cero respectivamente.
En este ejemplo la salida del circuito de selección Irc debe corresponder a la
1
Impulso Ir :
función:
tra~esferencia-----------1 ..._ _ _.;..__ _ __
Irc = Ss S4 S3 S2 S\ S0 Ir
FIGURA 9.26.-Señales del circuito de acoplamiento. que se representa gráficamente en la figura 9.28.
A otros eteme ntos externos
--'
o <t
a:
1- a:
(/) o(l_
Barra de información n (!i n CONVERTIDOR
w :::!:
a: w
--' PROCESADOR
1- DIGITAL-ANALOGICO
o <t Barra de dirección
a: a:
Información 1-
(/)
o(l_
digital (!i Vs DIGITAL T
n :::!: n CONVERTIDOR
w w Ir
a: 1- DIGITAL- ANALOGICO m
PROCESADOR
DIGITAL
Ir r CIRCUITO
DE
SELECCION
FIGURA 9.25.-Esquema del circuito de acoplamiento de un convertidor digital-analógico a un procesador
FIGURA 9.27.-Esquema del circuito de acoplamiento con circuito de selección de periférico.
En el caso más general la barra de información es utilizada por el proce-

sador para transferir información a un cierto número de elementos externos
Dl - - - - - - - - 1
(convertidores, visualizadores, impresoras, etc.). Por ello la información a 02 ------,-----1
convertir permanece en la barra de información solamente durante un cierto
tiempo y es necesaria la utilización de un registro temporal que la almacene.
Irc
Dicho registro suele estar realizado con biestables D cerrojo (latch) activados
por niveles (apartado 6.3.2.1). El impulso de transferencia aplicado a la entrada
T del registro debe, por tanto, tener una duración menor que el intervalo de Dm-----~--;
tiempo durante el cual la información a convertir permanece fija en la barra JT - - · - - - - - - - 1
correspondiente (fig. 9.26).
En el diagrama de bloques indicado a~lteriormente se supone que el pro- FIGURA 9.28.-Circuito de selección de periférico.
cesador digital genera directamente el impulso de transferencia de informa-
ción al convertidor. En muchos casos el procesador se acopla simultáneamen-
te a varios elementos externos. En lugar de generar un impulso de to de selección al cual se aplica el impulso de transferencia común y la com-
transferencia independiente para cada uno de ellos, genera uno solo común a binación binaria de selección (fig. 9.27).
todos y presenta además una información de selección en una barra de m bits. El circuito de selección se puede realizar de diferentes maneras de las que
El impulso de transferencia para el convertidor se obtiene mediante un circui- la más sencilla es una puerta Y del impulso de transferencia y las variables de
selección. Mediante un ejemplo lo aclararemos.
Supongamos que la barra de selección es de seis bits S 5 a S 0 y que la com-
1
binación asignada al convertidor es 100101 (de izquierda a derecha de S5 a
-----..1',..- S0). El circuito de selección ha de hacer que a su salida aparezca el impulso
/1\IK
InformaciÓn _ _ _ _ .. ~~~~._ - -_ -_
f¡ Ir solamente cuando en la barra de selección aparezca la combinación ante-
d1g1tal 1 '"----------4 1 riormente indicada. Esto se consigue mediante la función Y de las variables S5
1 1 a S0 en forma directa o inversa según el bit correspondiente en la combina-
, n
!1
:. ·¡ ¡·
1 !2 1
1
ción asignada se encuentre en estado uno o en estado cero respectivamente.
En este ejemplo la salida del circuito de selección Irc debe corresponder a la
1
Impulso Ir :
función:
tra~esferencia-----------1 ..._ _ _.;..__ _ __
Irc = Ss S4 S3 S2 S\ S0 Ir
FIGURA 9.26.-Señales del circuito de acoplamiento. que se representa gráficamente en la figura 9.28.
CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIG!TALES 861
+V
9.3 CONVERTIDORES ANAlÓGICO-DIGITAlES
9.3.1 Generalidades
s,
Los convertidores analógico-digitales son sistemas electrónicos que reciben
a su entrada una variable analógica, en general en forma de tensión variable,
y proporcionan a su salida una combinación en un código binario cuyo
equivalente decimal es igual al valor de aquélla. Su utilización es imprescin-
dible para introducir en un procesador digital la información de un transduc-
tor analógico. +V
Salida paralelo
Salida serie
Salida te m peral
CIRCUITO
Variable
TABLA 9.4 analÓgi-ca_ ___.
ELECTRONICO
La converswn de una variable analógica a digital se puede realizar de
diferentes formas que dan lugar a otros tantos métodos de conversión. Para
su estudio realizaremos, en primer lugar, una clasificación de los convertido-
res de acuerdo con la forma en que se presenta la información a su salida
(tabla 9.4):
a) Convertidores de salida en paralelo, que suministran simultáneamente Bn
en terminales independientes una combinación binaria equivalente al valor de
la variable analógica de entrada. En la figura 9.29 se representa un diagrama
de bloques simplificado de estos convertidores, que son los de uso más
extendido por su fácil acoplamiento a procesadores digitales, como veremos
posteriormente.
Consisten en un circuito electrónico que recibe la variable analógica y
actúa sobre un conjunto de transistores bipolares o unipolares (en la fig. 9.29
FIGURA 9.29.-Esquema de bloques de un convertidor analógico-digital de salida en paralelo.
se representan transistores bipolares) colocándolos en un estado de saturación
o corte correspondientes a los valores binarios cero o uno.
b) Convertidores de salida en serie, que codifican también la variable
analógica mediante una combinación binaria pero en lugar de presentarla en
paralelo a su salida lo hacen en serie a través de un único terminal. Pueden
realizarse mediante un convertidor del tipo indicado en el apartado anterior
seguido de un serializador. Por ello no insistiremos más en su estudio. Su CONVERTIDOR
diagrama de bloques se representa en la figura 9.30. Variable

Información
e) Convertidores de salida temporal o secuencial, que convierten una ANALOGICO- DIGITAL
digital
analÓgica
variable analógica en una secuencia de impulsos cuya frecuencia o duración
es proporcional a aquélla. Se caracterizan por su sencillez y lentitud. Su dia- SERIE
grama de bloques es similar al de la figura 9.30 y se representa en la figura

9.31.
Existen a su vez diferentes formas de realizar cada uno de los diferentes
tipos de convertidores analógico-digitales descritos anteriormente, que estu-
FIGURA 9.30.-Diagrama de bloques de un convertidor analógico-digital de salida en serie.
diaremos en sucesivos apartados.
CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIG!TALES 861
+V
9.3 CONVERTIDORES ANAlÓGICO-DIGITAlES
9.3.1 Generalidades
s,
Los convertidores analógico-digitales son sistemas electrónicos que reciben
a su entrada una variable analógica, en general en forma de tensión variable,
y proporcionan a su salida una combinación en un código binario cuyo
equivalente decimal es igual al valor de aquélla. Su utilización es imprescin-
dible para introducir en un procesador digital la información de un transduc-
tor analógico. +V
Salida paralelo
Salida serie
Salida te m peral
CIRCUITO
Variable
TABLA 9.4 analÓgi-ca_ ___.
ELECTRONICO
La converswn de una variable analógica a digital se puede realizar de
diferentes formas que dan lugar a otros tantos métodos de conversión. Para
su estudio realizaremos, en primer lugar, una clasificación de los convertido-
res de acuerdo con la forma en que se presenta la información a su salida
(tabla 9.4):
a) Convertidores de salida en paralelo, que suministran simultáneamente Bn
en terminales independientes una combinación binaria equivalente al valor de
la variable analógica de entrada. En la figura 9.29 se representa un diagrama
de bloques simplificado de estos convertidores, que son los de uso más
extendido por su fácil acoplamiento a procesadores digitales, como veremos
posteriormente.
Consisten en un circuito electrónico que recibe la variable analógica y
actúa sobre un conjunto de transistores bipolares o unipolares (en la fig. 9.29
FIGURA 9.29.-Esquema de bloques de un convertidor analógico-digital de salida en paralelo.
se representan transistores bipolares) colocándolos en un estado de saturación
o corte correspondientes a los valores binarios cero o uno.
b) Convertidores de salida en serie, que codifican también la variable
analógica mediante una combinación binaria pero en lugar de presentarla en
paralelo a su salida lo hacen en serie a través de un único terminal. Pueden
realizarse mediante un convertidor del tipo indicado en el apartado anterior
seguido de un serializador. Por ello no insistiremos más en su estudio. Su CONVERTIDOR
diagrama de bloques se representa en la figura 9.30. Variable

Información
e) Convertidores de salida temporal o secuencial, que convierten una ANALOGICO- DIGITAL
digital
analÓgica
variable analógica en una secuencia de impulsos cuya frecuencia o duración
es proporcional a aquélla. Se caracterizan por su sencillez y lentitud. Su dia- SERIE
grama de bloques es similar al de la figura 9.30 y se representa en la figura

9.31.
Existen a su vez diferentes formas de realizar cada uno de los diferentes
tipos de convertidores analógico-digitales descritos anteriormente, que estu-
FIGURA 9.30.-Diagrama de bloques de un convertidor analógico-digital de salida en serie.
diaremos en sucesivos apartados.
SISTEMAS ELECTRONICOS D!GIT ALES CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 863
862
Tensión analÓgica
a convertir
CONVERTIDOR
Información
Variable ANALOGICO DIGITAL
digilal
Cn-1
analÓgica lemporal
DE
SALIDA TEMPORAL
Cn-2
FIGURA 9.31.-Diagrama de bloques de un convertidor analógico-digital de salida temporal.
9.3.2 Convertidores de salida en paralelo a::

o
o o
<!>
Los convertidores de salida en paralelo se clasifican a su vez en dos >-
a::
w
w
o o
n' InformaciÓn
> o s1 a Bn· digilal

grandes clases: z u
o
a) Convertidores en bucle abierto, en los que la información se propaga u
en un solo sentido.
b) Convertidores en bucle cerrado, uno de cuyos elementos principales es
un sistema secuencial que controla la conversión ejecutada por un circuito
electrónico realimentado.
En la tabla 9.5 se indica la clasificación de los convertidores analógico-di-
gitales de salida paralelo que estudiaremos en sucesivos apartados.
a) Actuación totalmente simultánea

Bucle abierto {
b) Actuación simultánea con propagación en serie
Convertidores
analógico-digitales
de
, t di~~a~:ae::li~;ica
Metodos
de
{
Rampa binaria
Contaje continuo
salida paralelo
Bucle cerrado contaje Sencilla 9.32.-Convertidor analógico-digital de salida en paralelo en bucle abierto de actuación simultánea.
{
FIGURA
Rampa analógica
Doble
Aproximaciones sucesivas La tensión analógica a convertir se aplica a una de las entradas de un

conjunto de comparadores analógicos constituidos por amplificadores opera-
TABLA 9.5 cionales en bucle abierto. La otra entrada de cada comparador se conecta al
punto adecuado de una red resistiva, constituida por resistencias idénticas R,
alimentada por una fuente de tensión constante de referencia V R·
9.3.2. 1 Convertidores de salida en paralelo en bucle abierto. Se pueden dis- Al aplicar una tensión analógica al terminal correspondiente, las salidas
tinguir dos tipos: de los comparadores C 0 a Cn_ 1 se pueden clasificar en dos grupos:
a) Convertidores de actuación simultánea. 1. 0 Las correspondientes a aquellos comparadores en los cuales la entrada
Realizan la conversión de tal forma que todos los bits se generan simul- conectada a la red resistiva se encuentra a una tensión superior a la tensión
táneamente. Es el más rápido y el que necesita un mayor número de compo- analógica a convertir.
nentes de precisión. Su esquema se representa en la figura 9.32. 2. 0 Aquellas en cuyos comparadores se produce la situación inversa.
SISTEMAS ELECTRONICOS D!GIT ALES CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 863
862
Tensión analÓgica
a convertir
CONVERTIDOR
Información
Variable ANALOGICO DIGITAL
digilal
Cn-1
analÓgica lemporal
DE
SALIDA TEMPORAL
Cn-2
FIGURA 9.31.-Diagrama de bloques de un convertidor analógico-digital de salida temporal.
9.3.2 Convertidores de salida en paralelo a::

o
o o
<!>
Los convertidores de salida en paralelo se clasifican a su vez en dos >-
a::
w
w
o o
n' InformaciÓn
> o s1 a Bn· digilal

grandes clases: z u
o
a) Convertidores en bucle abierto, en los que la información se propaga u
en un solo sentido.
b) Convertidores en bucle cerrado, uno de cuyos elementos principales es
un sistema secuencial que controla la conversión ejecutada por un circuito
electrónico realimentado.
En la tabla 9.5 se indica la clasificación de los convertidores analógico-di-
gitales de salida paralelo que estudiaremos en sucesivos apartados.
a) Actuación totalmente simultánea

Bucle abierto {
b) Actuación simultánea con propagación en serie
Convertidores
analógico-digitales
de
, t di~~a~:ae::li~;ica
Metodos
de
{
Rampa binaria
Contaje continuo
salida paralelo
Bucle cerrado contaje Sencilla 9.32.-Convertidor analógico-digital de salida en paralelo en bucle abierto de actuación simultánea.
{
FIGURA
Rampa analógica
Doble
Aproximaciones sucesivas La tensión analógica a convertir se aplica a una de las entradas de un

conjunto de comparadores analógicos constituidos por amplificadores opera-
TABLA 9.5 cionales en bucle abierto. La otra entrada de cada comparador se conecta al
punto adecuado de una red resistiva, constituida por resistencias idénticas R,
alimentada por una fuente de tensión constante de referencia V R·
9.3.2. 1 Convertidores de salida en paralelo en bucle abierto. Se pueden dis- Al aplicar una tensión analógica al terminal correspondiente, las salidas
tinguir dos tipos: de los comparadores C 0 a Cn_ 1 se pueden clasificar en dos grupos:
a) Convertidores de actuación simultánea. 1. 0 Las correspondientes a aquellos comparadores en los cuales la entrada
Realizan la conversión de tal forma que todos los bits se generan simul- conectada a la red resistiva se encuentra a una tensión superior a la tensión
táneamente. Es el más rápido y el que necesita un mayor número de compo- analógica a convertir.
nentes de precisión. Su esquema se representa en la figura 9.32. 2. 0 Aquellas en cuyos comparadores se produce la situación inversa.
864
Ambos grupos poseen valores de tensión diferentes que pueden ser asig-
nados al cero y uno lógicos.
Como ejemplo, en la tabla 9.6 se representan los valores de las vari~bles
CONVERTIDOR
T ensió n n'/2
de salida de los comparadores en el caso en que el número de éstos n es rgual A/0
a 3.
anaiÓgic a
PARALELO
¡
Variables de salida CONVERTIDOR
Tensión Variables de salida
de los comparadores del convertidor 0/A
analógica
c2 C¡ Ca B¡ Bo
v. 1
VR/4
o a
a
VR/4
VR/2
o
o
o
o
o
1
o
o
o
1
L RESTADOR
e--
~ Bits mcís
significativos
}
Información
digital
VR /2 a
a
3 VR/4
VR
o 1 o
ANALOGICO - Bits menos
significativos
3 VRf4
TABLA 9.6
CONVERTIDOR
El código obtenido de esta forma es continuo y posee un número de n'/2
A/0
combinaciones igual a n + l. Para reducir el número de bits a la salida del
convertidor es conveniente la conversión de este código al binario natural, lo PARALELO
cual se realiza mediante un convertidor de código que es un sistema combi-
nacional que se puede realizar de las diferentes formas estudiadas en el
capítulo 3. A la salida de este convertidor se tendrá un número de bits n' que FIGURA 9.33.-Convertidor analógico-digital de salida en paralelo en bucle abierto de actuación simultánea
cumple la condición 2" :::: n + l. En la tabla 9.6 se representa a la derecha con propagación en serie.
la codificación en binario obtenida a la salida del convertidor de código en el
caso de que el número de comparadores sea tres.
El inconveniente de este tipo de convertidor es la necesidad de resistencias comparadores. Si los dos convertidores analógico-digitales utilizan la misma
de precisión y que su complejidad aumenta mucho al elevarse la resolución. tensión de referencia VR, la salida del restador debe amplificarse multiplicán-
En efecto, si el número de bits de salida n' es 1O, se necesitarán dola por el factor 2"' 12 .
En el caso de que 11 = 1O, el número de comparadores necesarios será,
1
n = 2 10 - 1 = 1023 comparadores.
por lo tanto, 2 x (2 5 - 1) = 2 x 31 = 62, en lugar de los 1023 que eran
b) Convertidor de actuación simultánea con propagación en serie. necesarios en el caso anterior.
Se puede lograr una reducción del número de comparadores mediante la
combinación del convertidor analógico-digital estudiado en el apartado ante- 9.3.2.2 Convertidores de salida en paralelo en bucle cerrado. En el aparta-
rior con un convertidor digital-analógico y un restador analógico constituyendo anterior hemos visto que los convertidores analógico-digitales en bucle abierto
do el sistema representado en la figura 9.33. Si el número total de bits de la presentan una complejidad excesiva cuando se desea lograr una buena resolución.
información digital de salida es n', se obtienen los n' /2 más significativos Por ello se desarrollaron métodos de conversión en bucle cerrado que realizan la
mediante un convertidor como el representado en la figura 9.32 que posea conversión de forma secuencial, cuyo diagrama de bloques se representa en la figu-
ra 9.34 y que constan de los siguientes elementos:
2"' 12 - 1 comparadores.
Estos bits se vuelven a convertir en una variable analógica por medio de a) Un circuito de conversión secuencial que combina un circuito analógi-
un convertidor digital-analógico. Mediante un circuito restador analógico [4] co y otro digital secuencial síncrono que realiza la conversión en un cierto
se calcula la diferencia entre la variable analógica a convertir y la salida del número de períodos de un generador de impulsos.
convertidor digital-analógico. Esta diferencia se convierte en los n' /2 bits b) Una unidad de control, que es un sistema digital secuencial que genera
12
menos significativos mediante otro convertidor analógico-digital con 2"' - 1 en secuencia los impulsos de control que necesita el circuito de conversión.
864
Ambos grupos poseen valores de tensión diferentes que pueden ser asig-
nados al cero y uno lógicos.
Como ejemplo, en la tabla 9.6 se representan los valores de las vari~bles
CONVERTIDOR
T ensió n n'/2
de salida de los comparadores en el caso en que el número de éstos n es rgual A/0
a 3.
anaiÓgic a
PARALELO
¡
Variables de salida CONVERTIDOR
Tensión Variables de salida
de los comparadores del convertidor 0/A
analógica
c2 C¡ Ca B¡ Bo
v. 1
VR/4
o a
a
VR/4
VR/2
o
o
o
o
o
1
o
o
o
1
L RESTADOR
e--
~ Bits mcís
significativos
}
Información
digital
VR /2 a
a
3 VR/4
VR
o 1 o
ANALOGICO - Bits menos
significativos
3 VRf4
TABLA 9.6
CONVERTIDOR
El código obtenido de esta forma es continuo y posee un número de n'/2
A/0
combinaciones igual a n + l. Para reducir el número de bits a la salida del
convertidor es conveniente la conversión de este código al binario natural, lo PARALELO
cual se realiza mediante un convertidor de código que es un sistema combi-
nacional que se puede realizar de las diferentes formas estudiadas en el
capítulo 3. A la salida de este convertidor se tendrá un número de bits n' que FIGURA 9.33.-Convertidor analógico-digital de salida en paralelo en bucle abierto de actuación simultánea
cumple la condición 2" :::: n + l. En la tabla 9.6 se representa a la derecha con propagación en serie.
la codificación en binario obtenida a la salida del convertidor de código en el
caso de que el número de comparadores sea tres.
El inconveniente de este tipo de convertidor es la necesidad de resistencias comparadores. Si los dos convertidores analógico-digitales utilizan la misma
de precisión y que su complejidad aumenta mucho al elevarse la resolución. tensión de referencia VR, la salida del restador debe amplificarse multiplicán-
En efecto, si el número de bits de salida n' es 1O, se necesitarán dola por el factor 2"' 12 .
En el caso de que 11 = 1O, el número de comparadores necesarios será,
1
n = 2 10 - 1 = 1023 comparadores.
por lo tanto, 2 x (2 5 - 1) = 2 x 31 = 62, en lugar de los 1023 que eran
b) Convertidor de actuación simultánea con propagación en serie. necesarios en el caso anterior.
Se puede lograr una reducción del número de comparadores mediante la
combinación del convertidor analógico-digital estudiado en el apartado ante- 9.3.2.2 Convertidores de salida en paralelo en bucle cerrado. En el aparta-
rior con un convertidor digital-analógico y un restador analógico constituyendo anterior hemos visto que los convertidores analógico-digitales en bucle abierto
do el sistema representado en la figura 9.33. Si el número total de bits de la presentan una complejidad excesiva cuando se desea lograr una buena resolución.
información digital de salida es n', se obtienen los n' /2 más significativos Por ello se desarrollaron métodos de conversión en bucle cerrado que realizan la
mediante un convertidor como el representado en la figura 9.32 que posea conversión de forma secuencial, cuyo diagrama de bloques se representa en la figu-
ra 9.34 y que constan de los siguientes elementos:
2"' 12 - 1 comparadores.
Estos bits se vuelven a convertir en una variable analógica por medio de a) Un circuito de conversión secuencial que combina un circuito analógi-
un convertidor digital-analógico. Mediante un circuito restador analógico [4] co y otro digital secuencial síncrono que realiza la conversión en un cierto
se calcula la diferencia entre la variable analógica a convertir y la salida del número de períodos de un generador de impulsos.
convertidor digital-analógico. Esta diferencia se convierte en los n' /2 bits b) Una unidad de control, que es un sistema digital secuencial que genera
12
menos significativos mediante otro convertidor analógico-digital con 2"' - 1 en secuencia los impulsos de control que necesita el circuito de conversión.
Variable
analÓgica
GENERADOR
DE CONTADOR
IMPULSOS
Orden de InformaciÓn
CIRCUITO
inicio de con version digital
UNIDAD
DE Información
DE digital
CONVERSION CONVERTIDOR
CONTROL
ConversiÓn DIGITAL
SECUENCIAL
realizada ANALOGICO
Ve
FIGURA 9.34.-Convertidor analógico-digital de salida en paralelo en bucle cerrado.
La unidad de control puede tener dos modos de operación:

1) Evolucionar de forma continua entre estados sucesivos. De esta forma
el convertidor realiza sucesivos ciclos de conversión sin ningún control exter- Variable
no. analÓgica
2) Permanecer en un estado inicial hasta que recibe una orden de inicio

de conversión, instante en el que inicia la evolución. Una vez recorridos todos FIGURA 9.35.-Circuito básico del convertidor analógico-digital mediante contaje y convertidor digital-ana-
lógico.
los estados genera una señal de conversión realizada y vuelve al estado inicial
en el que se queda hasta que recibe una nueva orden de inicio de conversión.
Existen diversas formas de realizar el circuito de conversión secuencial que contador utilizado realiza el contaje de los impulsos en un solo sentido y
dan lugar a otros tantos métodos de conversión de los que estudiaremos los posee una señal de control de inhibición (/) que, cuando se activa, hace que
más importantes y de uso más difundido. el estado interno del contador permanezca inalterable aunque se apliquen
impulsos a su entrada T. El contador tiene además una entrada de puesta en
9.3.2.2. 1 Métodos de conversión con contaje. Tal como su nombre indica, estado cero (reset) asíncrona. Las salidas del contador se conectan a las
estos métodos están basados en la utilización de un contador como elemento fun- entradas de un registro de entrada y salida en paralelo. En la entrada T de
damental del sistema de conversión secuencial. este registro debe aplicarse un impulso de transferencia en el instante en que
A su vez, estos métodos se pueden dividir en dos clases que analizaremos segui- se produce el cambio de la salida del comparador, que indica que el contenido
damente. del contador es equivalente a la tensión analógica que se desea convertir.
La unidad de control es un sistema secuencial que genera la señal de
9.3.2.2. 1.1 Métodos de contaje y conversión digital-analógica. Estos mé- puesta a cero (puesta en estado inicial) del contador y la de transferencia del
todos están basados en el circuito cuyo esquema se representa en la figura 9.35. registro de salida y recibe como entrada la salida del comparador. Tal como
El contador realiza el contaje de los impulsos de un generador y su contenido se se indicó anteriormente, esta unidad puede diseñarse con evolución continua
convierte en una tensión analógica V5 mediante un convertidor digital-analógico. o controlada desde el exterior. Veremos seguidamente ambos casos.
La salida de este último se compara con la variable analógica a convertir. El conte- En la figura 9.37 se representan los estados internos que debe tener la
nido del contador en el instante en que la tensión V5 iguala a la variable analógi- unidad de control que evoluciona de forma continuada. En un primer estado
ca es equivalente a esta última. Dicha igualdad se detecta mediante el cambio de E 0 debe generar un impulso de puesta a cero del contador. A continuación
estado de la salida del comparador Ve. debe pasar a un estado E 1 en el que el contador realiza el contaje de los
Los métodos de contaje con conversión digital-analógica presentan va- impulsos del generador. A la salida del convertidor digital-analógico se obtie-
riantes que dependen de la forma en que se controla el contador y las carac- ne una rampa en escalera o binaria que da precisamente el nombre al método.
terísticas de éste. Los escalones de esta rampa están retrasados con respecto a los flancos
activos del generador en el tiempo tco que tarda el convertidor digital-analó-
a) Método de la rampa binaria. gico en realizar la conversión. Mientras la salida del comparador se encuentre
El esquema de bloques correspondiente se representa en la figura 9.36. El en nivel cero (Ve = O) la unidad de control debe permanecer en el estado E 1 .
Variable
analÓgica
GENERADOR
DE CONTADOR
IMPULSOS
Orden de InformaciÓn
CIRCUITO
inicio de con version digital
UNIDAD
DE Información
DE digital
CONVERSION CONVERTIDOR
CONTROL
ConversiÓn DIGITAL
SECUENCIAL
realizada ANALOGICO
Ve
FIGURA 9.34.-Convertidor analógico-digital de salida en paralelo en bucle cerrado.
La unidad de control puede tener dos modos de operación:

1) Evolucionar de forma continua entre estados sucesivos. De esta forma
el convertidor realiza sucesivos ciclos de conversión sin ningún control exter- Variable
no. analÓgica
2) Permanecer en un estado inicial hasta que recibe una orden de inicio

de conversión, instante en el que inicia la evolución. Una vez recorridos todos FIGURA 9.35.-Circuito básico del convertidor analógico-digital mediante contaje y convertidor digital-ana-
lógico.
los estados genera una señal de conversión realizada y vuelve al estado inicial
en el que se queda hasta que recibe una nueva orden de inicio de conversión.
Existen diversas formas de realizar el circuito de conversión secuencial que contador utilizado realiza el contaje de los impulsos en un solo sentido y
dan lugar a otros tantos métodos de conversión de los que estudiaremos los posee una señal de control de inhibición (/) que, cuando se activa, hace que
más importantes y de uso más difundido. el estado interno del contador permanezca inalterable aunque se apliquen
impulsos a su entrada T. El contador tiene además una entrada de puesta en
9.3.2.2. 1 Métodos de conversión con contaje. Tal como su nombre indica, estado cero (reset) asíncrona. Las salidas del contador se conectan a las
estos métodos están basados en la utilización de un contador como elemento fun- entradas de un registro de entrada y salida en paralelo. En la entrada T de
damental del sistema de conversión secuencial. este registro debe aplicarse un impulso de transferencia en el instante en que
A su vez, estos métodos se pueden dividir en dos clases que analizaremos segui- se produce el cambio de la salida del comparador, que indica que el contenido
damente. del contador es equivalente a la tensión analógica que se desea convertir.
La unidad de control es un sistema secuencial que genera la señal de
9.3.2.2. 1.1 Métodos de contaje y conversión digital-analógica. Estos mé- puesta a cero (puesta en estado inicial) del contador y la de transferencia del
todos están basados en el circuito cuyo esquema se representa en la figura 9.35. registro de salida y recibe como entrada la salida del comparador. Tal como
El contador realiza el contaje de los impulsos de un generador y su contenido se se indicó anteriormente, esta unidad puede diseñarse con evolución continua
convierte en una tensión analógica V5 mediante un convertidor digital-analógico. o controlada desde el exterior. Veremos seguidamente ambos casos.
La salida de este último se compara con la variable analógica a convertir. El conte- En la figura 9.37 se representan los estados internos que debe tener la
nido del contador en el instante en que la tensión V5 iguala a la variable analógi- unidad de control que evoluciona de forma continuada. En un primer estado
ca es equivalente a esta última. Dicha igualdad se detecta mediante el cambio de E 0 debe generar un impulso de puesta a cero del contador. A continuación
estado de la salida del comparador Ve. debe pasar a un estado E 1 en el que el contador realiza el contaje de los
Los métodos de contaje con conversión digital-analógica presentan va- impulsos del generador. A la salida del convertidor digital-analógico se obtie-
riantes que dependen de la forma en que se controla el contador y las carac- ne una rampa en escalera o binaria que da precisamente el nombre al método.
terísticas de éste. Los escalones de esta rampa están retrasados con respecto a los flancos
activos del generador en el tiempo tco que tarda el convertidor digital-analó-
a) Método de la rampa binaria. gico en realizar la conversión. Mientras la salida del comparador se encuentre
El esquema de bloques correspondiente se representa en la figura 9.36. El en nivel cero (Ve = O) la unidad de control debe permanecer en el estado E 1 .
868
Puesta a cero del contador
/1\ .. u
n·c,
o
o
.g
Desinhibición del contador
Impulso de transferencia
·~o
o e:
'O
'="
:E
al registro de salida
>o
'S=-"
a:: o
e FIGURA 9.37.-Diagrama de estados de la unidad de control del convertidor de rampa binaria.
o
e.... --'
4:
a:: .... o
u
<:> ""3"
w <:> --'
> 4:
....:.¡;
z o z
....o
o 4:
La salida del comparador cambia de estado cuando la salida del convertidor
u <.l
•O digital-analógico rebasa el valor de la variable analógica. Dicho cambio debe

'"=....'" hacer que la unidad de control pase al estado E 2 durante un ciclo del genera-
a:: o dor de impulsos durante el cual se aplica un impulso de transferencia en la
o e: :S
entrada T del registro de salida, que memoriza el contenido del contador en
~
o
4:
....
z o
a:: 4:
e:
'O
u e;
."=
t:
o
ese instante. A continuación la unidad de control pasa al estado E 0 e inicia
o
u
e: ....<llW-o e: o
E
<.l
un nuevo ciclo de conversión.
~o-;4 o .,"' o;
w
a::
(/)
e: """' En la figura 9.38 se representa la secuencia de señales obtenida en el
.,_
o "= tiempo. En el primer período del generador dentro del ciclo de conversión se
d.!::! "'o"
:e: activa la señal de puesta en estado inicial (puesta a cero) del contador. En ese
Vi -~
.... w e:
"""
a.:-
.... , 'S"
instante la salida Ve del comparador se encuentra en estado cero porque la
salida del convertidor digital-analógico se encuentra a un nivel de tensión
"= menor que la variable analógica. En el período siguiente del generador se
~
"'"'"
- inicia el contaje y la salida del convertidor va creciendo en escalera. Después
1
0 de un cierto número de impulsos del generador (en la figura se supone que el
""
o;
contador cambia de estado con los flancos de subida) el contador alcanza un
<(
estado tal que la salida del convertidor digital-analógico rebasa al cabo del
a::
o (/)
o(/)
o --'
o "'
::0
D
tiempo de conversión el valor de la variable analógica a convertir. En dicho
o 4: w a:: ¡¡
4:
a::
w
w
o
--'
::>
L.____.
ez o ....
z instante cambia de estado la salida Ve del comparador y el siguiente impulso
z Q_
::> o
u
w ~ del generador hace que la unidad de control pase al estado E 2 en el que se
<:>
genera el impulso de transferencia. El siguiente impulso del generador hace
que la unidad de control vuelva a E 0 generándose una nueva señal de puesta
e: a cero del contador, con lo cual la salida Ve del comparador vuelve al estado
.
--~
Q;
cero. Del diagrama de tiempos de la figura 9.38 se deduce que la señal Ve
.g d puede ser utilizada para realizar de forma directa el control de la entrada de
·-.. .,o
.
~ N
·-
inhibición del contador (fig. 9.36).
> -
e:
o
o
.. A partir del diagrama de flujo de la figura 9.37 se puede realizar el diseño
u ~
de la unidad de control con un contador con entradas en paralelo síncronas,
por el método descrito en el apartado 6.3.5.5.3.2.
868
Puesta a cero del contador
/1\ .. u
n·c,
o
o
.g
Desinhibición del contador
·~o
o e:
'O
'="
:E
>o
'S=-"
a:: o
e FIGURA 9.37.-Diagrama de estados de la unidad de control del convertidor de rampa binaria.
o
e.... --'
4:
a:: .... o
u
<:> ""3"
w <:> --'
> 4:
....:.¡;
z o z
....o
o 4:
La salida del comparador cambia de estado cuando la salida del convertidor
u <.l
•O digital-analógico rebasa el valor de la variable analógica. Dicho cambio debe

'"=....'" hacer que la unidad de control pase al estado E 2 durante un ciclo del genera-
a:: o dor de impulsos durante el cual se aplica un impulso de transferencia en la
o e: :S
entrada T del registro de salida, que memoriza el contenido del contador en
~
o
4:
....
z o
a:: 4:
e:
'O
u e;
."=
t:
o
ese instante. A continuación la unidad de control pasa al estado E 0 e inicia
o
u
e: ....<llW-o e: o
E
<.l
un nuevo ciclo de conversión.
~o-;4 o .,"' o;
w
a::
(/)
e: """' En la figura 9.38 se representa la secuencia de señales obtenida en el
.,_
o "= tiempo. En el primer período del generador dentro del ciclo de conversión se
d.!::! "'o"
:e: activa la señal de puesta en estado inicial (puesta a cero) del contador. En ese
Vi -~
.... w e:
"""
a.:-
.... , 'S"
instante la salida Ve del comparador se encuentra en estado cero porque la
salida del convertidor digital-analógico se encuentra a un nivel de tensión
"= menor que la variable analógica. En el período siguiente del generador se
~
"'"'"
- inicia el contaje y la salida del convertidor va creciendo en escalera. Después
1
0 de un cierto número de impulsos del generador (en la figura se supone que el
""
o;
contador cambia de estado con los flancos de subida) el contador alcanza un
<(
estado tal que la salida del convertidor digital-analógico rebasa al cabo del
a::
o (/)
o(/)
o --'
o "'
::0
D
tiempo de conversión el valor de la variable analógica a convertir. En dicho
o 4: w a:: ¡¡
4:
a::
w
w
o
--'
::>
L.____.
ez o ....
z instante cambia de estado la salida Ve del comparador y el siguiente impulso
z Q_
::> o
u
w ~ del generador hace que la unidad de control pase al estado E 2 en el que se
<:>
genera el impulso de transferencia. El siguiente impulso del generador hace
que la unidad de control vuelva a E 0 generándose una nueva señal de puesta
e: a cero del contador, con lo cual la salida Ve del comparador vuelve al estado
.
--~
Q;
cero. Del diagrama de tiempos de la figura 9.38 se deduce que la señal Ve
.g d puede ser utilizada para realizar de forma directa el control de la entrada de
·-.. .,o
.
~ N
·-
inhibición del contador (fig. 9.36).
> -
e:
o
o
.. A partir del diagrama de flujo de la figura 9.37 se puede realizar el diseño
u ~
de la unidad de control con un contador con entradas en paralelo síncronas,
por el método descrito en el apartado 6.3.5.5.3.2.
SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 871
870
Ciclo de conversiÓn
•1
Generador
de impulsos
1
1
1
1
fLfLll--fl-
1 1 1 1
Puesta a cero
del contador ~~~L----f---+---t----t----t-----t---1~
l
.. u
~::
"
·~ ~
1
1
1
~ ..
Variable _ J __ _ _ _~---i-----r--+---+----l...-t-1---
anaiÓgica
~
e_, ou
1
~ :! 8
w o .....
1 > o<(
__ ..J1 z e z
o o<(
u
e,----, e
•o
·o
·¡¡
:a -~i
:e 0:
o O o._
:5
Salida .= e ll:: ...:{ 'O
del ....z
o<(
~-----L--------~-----~ ~~
0
~ ~----
o<(
o w (/)
u 0:
digital - analÓgico
2e
" .
.. u
::>
1 .... 0.. "
Vc---------------1}---_....J 1
1 1
Impulso
de
transferencia
--'-------!~
Ir
FIGURA 9.38.-Secuencia de señales del convertidor de la figura 9.36.
El lector puede comprobar que se necesita un contador en binario natural

de dos bits, cuyo funcionamiento debe responder a la tabla 9.7, y deducir las
ecuaciones:
D 1 =O
Do= Qo
C/ P = Q¡ Qo Ve + Ql Qo
ó
o 0:
El estado 11 no se alcanza en funcionamiento normal. Como estado si- o
o
guiente a él se especifica el 00 para que si se alcanza dicho estado (por ejemplo 0: ~
o Ul z o
e oUl ou o
al dar tensión al convertidor) se pase a E 0 y se inicie un ciclo de conversión. o<(
w ..... 1u
0..
0:
En la figura 9.39 se representa el esquema detallado obtenido. w e ::;¡
z 0..
w :lE
En la figura 9.40 se representa el diagrama de flujo de la unidad de control o ~
que se diferencia del de la figura 9.37 en la existencia de un estado inicial E;,

en el cual permanece hasta que se produce una orden externa O E de inicio de
SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES DIGITAL-ANALOGICOS Y ANALOGICO-DIGITALES 871
870
Ciclo de conversiÓn
•1
Generador
de impulsos
1
1
1
1
fLfLll--fl-
1 1 1 1
Puesta a cero
del contador ~~~L----f---+---t----t----t-----t---1~
l
.. u
~::
"
·~ ~
1
1
1
~ ..
Variable _ J __ _ _ _~---i-----r--+---+----l...-t-1---
anaiÓgica
~
e_, ou
1
~ :! 8
w o .....
1 > o<(
__ ..J1 z e z
o o<(
u
e,----, e
•o
·o
·¡¡
:a -~i
:e 0:
o O o._
:5
Salida .= e ll:: ...:{ 'O
del ....z
o<(
~-----L--------~-----~ ~~
0
~ ~----
o<(
o w (/)
u 0:
digital - analÓgico
2e
" .
.. u
::>
1 .... 0.. "
Vc---------------1}---_....J 1
1 1
Impulso
de
transferencia
--'-------!~
Ir
FIGURA 9.38.-Secuencia de señales del convertidor de la figura 9.36.
El lector puede comprobar que se necesita un contador en binario natural

de dos bits, cuyo funcionamiento debe responder a la tabla 9.7, y deducir las
ecuaciones:
D 1 =O
Do= Qo
C/ P = Q¡ Qo Ve + Ql Qo
ó
o 0:
El estado 11 no se alcanza en funcionamiento normal. Como estado si- o
o
guiente a él se especifica el 00 para que si se alcanza dicho estado (por ejemplo 0: ~
o Ul z o
e oUl ou o
al dar tensión al convertidor) se pase a E 0 y se inicie un ciclo de conversión. o<(
w ..... 1u
0..
0:
En la figura 9.39 se representa el esquema detallado obtenido. w e ::;¡
z 0..
w :lE
En la figura 9.40 se representa el diagrama de flujo de la unidad de control o ~
que se diferencia del de la figura 9.37 en la existencia de un estado inicial E;,

en el cual permanece hasta que se produce una orden externa O E de inicio de
SISTEMAS ELECTRONJCOS DIGITALES
872
t +1
,__..,_, ,__..,_,
Qo Dt Do CfP " "u
Ve Ql Qo Ql
~-~
·;: c.1
"e:
X o o o X X o L------1------
>"
o o o o ¿
-o
o X X o ·:;;
1
X
o
o o o o o 1 ....."'=
o
X o o X X o e: '-'
•o
...."'
" o
·¡:¡
TABLA 9.7 "'oo o "'
"O :s
,._
<(
"'
:;:;w ...."'
e; o
z
o w ......."'=
u
"' o
-"'"
" o~
=
o
" u '-'
"
(l. "
"'
·¡:
:e"'=
....
"'
S
Puesta a cero del contador "'...
...."'
"§
·s,
:a
6
'-'
·s,
Desinhibición del contador -o
-;
"'....=
o
::9
."'=
t:
o
al registro de salida '-'
"'oo "'
o
o ........
<! w ~
Cl
....o
ffiz o :J ..!:
....~
(l.
FIGURA 9.40.-Diagrama de estados de la unidad de control del convertidor analógico-digital de rampa w ::<
binaria con orden de inicio de rampa de conversión.
"'
"'S
"'=
conversión, consistente en un flanco de subida. Al alcanzar el estado E 2 el
o lO
"'
en
¡;.;¡
1
sistema vuelve al estado inicial Ein- Este estado puede realizarse mediante una :;
célula activada por flancos CAF. La orden externa se conecta a su entrada T LL o;
<(
y el inverso del estado E 2 a la entrada T' (se supone que ambas son activas
(.)
~
;o
[j
con flancos de subida). La salida Q de la célula se conecta a la entrada de ¡;::
puesta a cero del contador de la unidad de control del convertidor. La misma
salida Q puede ser utilizada como señal de conversión realizada, dado que
permanece en estado uno mientras se realiza la conversión y vuelve al estado e: ·.~
cero al terminar la misma. "
~ "'~
o "
"O
En la figura 9.41 se representa el esquema resultante que coincide con el .~

u u
e:
o
de la figura 9.39 a excepción de la célula CAF. .:

SISTEMAS ELECTRONJCOS DIGITALES
872
t +1
,__..,_, ,__..,_,
Qo Dt Do CfP " "u
Ve Ql Qo Ql
~-~
·;: c.1
"e:
X o o o X X o L------1------
>"
o o o o ¿
-o
o X X o ·:;;
1
X
o
o o o o o 1 ....."'=
o
X o o X X o e: '-'
•o
...."'
" o
·¡:¡
TABLA 9.7 "'oo o "'
"O :s
,._
<(
"'
:;:;w ...."'
e; o
z
o w ......."'=
u
"' o
-"'"
" o~
=
o
" u '-'
"
(l. "
"'
·¡:
:e"'=
....
"'
S
Puesta a cero del contador "'...
...."'
"§
·s,
:a
6
'-'
·s,
Desinhibición del contador -o
-;
"'....=
o
::9
."'=
t:
o
al registro de salida '-'
"'oo "'
o
o ........
<! w ~
Cl
....o
ffiz o :J ..!:
....~
(l.
FIGURA 9.40.-Diagrama de estados de la unidad de control del convertidor analógico-digital de rampa w ::<
binaria con orden de inicio de rampa de conversión.
"'
"'S
"'=
conversión, consistente en un flanco de subida. Al alcanzar el estado E 2 el
o lO
"'
en
¡;.;¡
1
sistema vuelve al estado inicial Ein- Este estado puede realizarse mediante una :;
célula activada por flancos CAF. La orden externa se conecta a su entrada T LL o;
<(
y el inverso del estado E 2 a la entrada T' (se supone que ambas son activas
(.)
~
;o
[j
con flancos de subida). La salida Q de la célula se conecta a la entrada de ¡;::
puesta a cero del contador de la unidad de control del convertidor. La misma
salida Q puede ser utilizada como señal de conversión realizada, dado que
permanece en estado uno mientras se realiza la conversión y vuelve al estado e: ·.~
cero al terminar la misma. "
~ "'~
o "
"O
En la figura 9.41 se representa el esquema resultante que coincide con el .~

u u
e:
o
de la figura 9.39 a excepción de la célula CAF. .:

874 SISTEMAS ELECTRONJCOS DIGITALES CONVERTIDORES DJGITAL-ANALOGJCOS Y ANALOGICO-DIGITALES 875
b) Método del contaje continuo.
El principal inconveniente del método de la rampa binaria es su lentitud.

En el caso de que la variable analógica posea un valor próximo al máximo,
el término más importante del tiempo de conversión viene dado por el nece-
sario para que el contador pase del estado cero al último. (Por ejemplo, si el
contador es de lO bits, dicho intervalo es igual 2 10 x Te siendo Te el período
del generador de impulsos.)
Se puede obviar en parte este inconveniente mediante la utilización de un
contador reversible, que puede realizar el contaje en ambos sentidos. En lugar
de poner a cero el contador al iniciarse el ciclo de conversión, se le deja en el
Lf\ ~.[
r:l·o
Q
=
·¡=
estado correspondiente a la última conversión y a partir de él se inicia el ·~-;; Q
>e
contaje en sentido ascendente o descendente según la salida del comparador '"'
" ·s"
se encuentre en estado cero o uno respectivamente.
En la figura 9.42 se representa el diagrama de bloques de este tipo de "'Clo ou =
Q
convertidor analógico-digital que presenta pequeñas diferencias con respecto ... ...
....1
<l i5 .,"'"'
o....1
a la figura 9.36. La salida del comparador V, controla la señal de selección "'>
UJ
z
Cl
<l
]
"Sil
Cl z
del sentido de con taje ascendente o descendente (A) D). Según su valor sea o
u
<l :.;¡;
cero o uno el contador realizará el contaje de los impulsos del generador en Cl 8
,:;:x "Sil
un sentido u otro. ~ :S
01
La unidad de control puede también funcionar con evolución continua o

"'o
UJ
....1
e
o
..."'
<l
e
·o
·¡:; ..... ..=
01
Q
controlada desde el exterior.
En la figura 9.43 se representa el diagrama de flujo de la unidad de control
Cl
<l
....
m
"'w
"'>
e Cl
IJ)UJ-
oc~
w
e
"o·-
"
E:::
~ "'
_, ~.....
"' "'
z
que se controla desde el exterior. u
o UJ = =
Q
A partir de un estado inicial, la orden exterior O E (que se supone activa ,----:;.. "' '="'
con un flanco de subida) hace que la unidad de control pase a E 1 o E 2 según .,..=
Ve se encuentre en estado cero o uno respectivamente. En uno de esos estados ~
permanece hasta que se produce el cambio de Ve al estado contrario. En

..... =
='
.....5I
dicho instante la unidad de control pasa al estado E 3 en el cual produce la .,"
inhibición del contador y genera el impulso de transferencia que introduce en
el registro de salida el contenido del contador. Al finalizar el estado E 3 vuelve
,!;
..e=
='
01
al estado inicial E; y queda a la espera de recibir una nueva orden de

11 ~
conversión. ,...¡
1
'<!"
En la figura 9.44 se representa el diagrama de flujo de la unidad de control ~
que evoluciona de forma continuada. "'oCl "'Cl ....1
~
Cl o
<l w "'=>
....1
.....___ <l
Cl UJ
..."'z ;::¡
Se propone al lector que diseñe ambas unidades de control aplicando los "'
w Cl
z=> Cl o
z 0.. o ¡¡:;
mismos procedimientos que se utilizaron en el caso anterior. w
Cl
! u
Estos dos métodos de contaje con conversión digital-analógica se pueden

utilizar con pequeñas variaciones para convertir a digitales señales unipolares
o bipolares. Para señales bipolares se puede utilizar un contador en binario
natural junto con un convertidor digital-analógico bipolar que acepte a su ·á
entrada la información en código binario desplazado (tabla 9.3). ," ..
·~
>
9.3.2.2. 1.2 Métodos de contaie y rampa analógica. Se puede sustituir el

convertidor digital-analógico de los convertidores estudiados en el apartado ante-
rior por un generador de una tensión analógica en rampa. Se simplifica de esta
874 SISTEMAS ELECTRONJCOS DIGITALES CONVERTIDORES DJGITAL-ANALOGJCOS Y ANALOGICO-DIGITALES 875
b) Método del contaje continuo.
El principal inconveniente del método de la rampa binaria es su lentitud.

En el caso de que la variable analógica posea un valor próximo al máximo,
el término más importante del tiempo de conversión viene dado por el nece-
sario para que el contador pase del estado cero al último. (Por ejemplo, si el
contador es de lO bits, dicho intervalo es igual 2 10 x Te siendo Te el período
del generador de impulsos.)
Se puede obviar en parte este inconveniente mediante la utilización de un
contador reversible, que puede realizar el contaje en ambos sentidos. En lugar
de poner a cero el contador al iniciarse el ciclo de conversión, se le deja en el
Lf\ ~.[
r:l·o
Q
=
·¡=
estado correspondiente a la última conversión y a partir de él se inicia el ·~-;; Q
>e
contaje en sentido ascendente o descendente según la salida del comparador '"'
" ·s"
se encuentre en estado cero o uno respectivamente.
En la figura 9.42 se representa el diagrama de bloques de este tipo de "'Clo ou =
Q
convertidor analógico-digital que presenta pequeñas diferencias con respecto ... ...
....1
<l i5 .,"'"'
o....1
a la figura 9.36. La salida del comparador V, controla la señal de selección "'>
UJ
z
Cl
<l
]
"Sil
Cl z
del sentido de con taje ascendente o descendente (A) D). Según su valor sea o
u
<l :.;¡;
cero o uno el contador realizará el contaje de los impulsos del generador en Cl 8
,:;:x "Sil
un sentido u otro. ~ :S
01
La unidad de control puede también funcionar con evolución continua o

"'o
UJ
....1
e
o
..."'
<l
e
·o
·¡:; ..... ..=
01
Q
controlada desde el exterior.
Cl
<l
....
m
"'w
"'>
e Cl
IJ)UJ-
oc~
w
e
"o·-
"
E:::
~ "'
_, ~.....
"' "'
z
que se controla desde el exterior. u
o UJ = =
Q
A partir de un estado inicial, la orden exterior O E (que se supone activa ,----:;.. "' '="'
con un flanco de subida) hace que la unidad de control pase a E 1 o E 2 según .,..=
Ve se encuentre en estado cero o uno respectivamente. En uno de esos estados ~
permanece hasta que se produce el cambio de Ve al estado contrario. En

..... =
='
.....5I
dicho instante la unidad de control pasa al estado E 3 en el cual produce la .,"
inhibición del contador y genera el impulso de transferencia que introduce en
el registro de salida el contenido del contador. Al finalizar el estado E 3 vuelve
,!;
..e=
='
01
al estado inicial E; y queda a la espera de recibir una nueva orden de

11 ~
conversión. ,...¡
1
'<!"
En la figura 9.44 se representa el diagrama de flujo de la unidad de control ~
que evoluciona de forma continuada. "'oCl "'Cl ....1
~
Cl o
<l w "'=>
....1
.....___ <l
Cl UJ
..."'z ;::¡
Se propone al lector que diseñe ambas unidades de control aplicando los "'
w Cl
z=> Cl o
z 0.. o ¡¡:;
mismos procedimientos que se utilizaron en el caso anterior. w
Cl
! u
Estos dos métodos de contaje con conversión digital-analógica se pueden

utilizar con pequeñas variaciones para convertir a digitales señales unipolares
o bipolares. Para señales bipolares se puede utilizar un contador en binario
natural junto con un convertidor digital-analógico bipolar que acepte a su ·á
entrada la información en código binario desplazado (tabla 9.3). ," ..
·~
>
9.3.2.2. 1.2 Métodos de contaie y rampa analógica. Se puede sustituir el

convertidor digital-analógico de los convertidores estudiados en el apartado ante-
rior por un generador de una tensión analógica en rampa. Se simplifica de esta
Los métodos presentan diversas variantes de las cuales las dos más utili-
zadas son:
a) Contaje y rampa sencilla.
El esquema de este convertidor se representa en la figura 9.45. Se basa en
el contaje de impulsos desde que la rampa analógica inicia su generación (el
valor cero en un convertidor unipolar) hasta que iguala a la tensión analógica
que se desea convertir.
Inhibición del contador
{
_j INTERRUPTOR 1
r--l ANALOGICO ~
FIGURA 9.43.-Diagrama de estados de la unidad de ~o.n!rol del conv~rtidor analógico-digital de contaje

continuo con orden de JDICJO de conversión. R
Variable
analÓgica
GENERADOR 1
T.----.1.-----.
DE r---.--1---+----------~
IMPULSOS CONTADOR
Puesta
a cero
Impulso de transf~rencia
{
al registro de salida Orden de
inicio de conversiÓn UNIDAD ~---------
FIGURA 9.44.-Diagrama de estados de la unidad de control del convertidor analógico-digital de contaje DE

continuo. Conversión CONTROL REGISTRO
realizada ----------1
DE
SALIDA
manera el circuito global y, por ello, estos métodos de conversión son muy utili- n
zados. InformaciÓn
Los métodos de contaje y rampa analógica se basan en el contaje de DIQIIOI
impulsos desde que la rampa analógica pasa por un cierto valor hasta que
FIGURA 9.45.-Esquema de bloques de un convertidor analógico-digital de contaje y rampa sencilla.
alcanza otro.
Los métodos presentan diversas variantes de las cuales las dos más utili-
zadas son:
a) Contaje y rampa sencilla.
El esquema de este convertidor se representa en la figura 9.45. Se basa en
el contaje de impulsos desde que la rampa analógica inicia su generación (el
valor cero en un convertidor unipolar) hasta que iguala a la tensión analógica
que se desea convertir.
{
_j INTERRUPTOR 1
r--l ANALOGICO ~
FIGURA 9.43.-Diagrama de estados de la unidad de ~o.n!rol del conv~rtidor analógico-digital de contaje

continuo con orden de JDICJO de conversión. R
Variable
analÓgica
GENERADOR 1
T.----.1.-----.
DE r---.--1---+----------~
IMPULSOS CONTADOR
Puesta
a cero
Impulso de transf~rencia
{
al registro de salida Orden de
inicio de conversiÓn UNIDAD ~---------
FIGURA 9.44.-Diagrama de estados de la unidad de control del convertidor analógico-digital de contaje DE

continuo. Conversión CONTROL REGISTRO
realizada ----------1
DE
SALIDA
manera el circuito global y, por ello, estos métodos de conversión son muy utili- n
zados. InformaciÓn
Los métodos de contaje y rampa analógica se basan en el contaje de DIQIIOI
impulsos desde que la rampa analógica pasa por un cierto valor hasta que
FIGURA 9.45.-Esquema de bloques de un convertidor analógico-digital de contaje y rampa sencilla.
alcanza otro.
El generador de la rampa está constituido por un circuito integrador Puesta a cero del contador
(fig. 9.45) en cuya entrada se aplica una tensión de referencia constante { Descarga del condensador
( - VR).
En paralelo con el condensador se coloca un interruptor analógico que
cuando se encuentra cerrado hace que se mantenga a nivel cero de tensión la
salida del amplificador operacional. A partir. del instante en que dicho inte- Desinhibición del contador
rruptor se abre, la tensión de salida del integrador responde a la expresión:
VR
Vr = - - t
RC
siendo t el tiempo que ha transcurrido desde que se abrió el interruptor. al registro de salí da
El número de impulsos que se presentan en la entrada del contador
durante el tiempo t será:
FIGURA 9.46.-Diagrama de estados de un convertidor analógico-digital de contaje y rampa sencilla.
siendo TG
f
el período del generador de impulsos. Por tanto, resulta:
RC 1 fRC
N = - - Vr · - - = - - V 1
,. Ciclo de conversión
VR TG VR
De esta expresión se deduce que la precisión de la conversión depende de

Generador
de impulsos --in Y n L.Jn Y
1 1
la estabilidad de la frecuencia del generador de impulsos y de la tensión de 1 1
referencia V R, así como de la precisión de los componentes pasivos, resistencia
(R) y condensador ( C).
Puesta a cero
del cantador
J 1
L-----------------+--1
Para que el contaje de impulsos se detenga en el instante en que ha
alcanzado el número N, la salida del integrador se compara con la tensión
analógica a convertir y la salida del comparador se aplica a la entrada de
inhibición del contador.
Simultáneamente la señal Ve se conecta a la unidad de control para
Variable
indicarle que la conversión ha finalizado. analógica
en el caso de que ésta evolucione de forma continua. Se observa que este
diagrama es idéntico al de la figura 9.3 7 correspondiente a la conversión con
rampa binaria. En el estado E 0 se realiza la puesta a cero del contador y el
cierre del interruptor analógico que produce la descarga del condensador del
integrador. Al pasar al estado E 1 desaparece la puesta a cero, se abre el
Rampa
interruptor y se inicia la rampa. analÓgica
La unidad de control permanece en E 1 mientras Ve se encuentra en nivel
cero. Cuando Ve pasa al nivel uno, la unidad de control cambia al estado E 2
en el cual genera el impulso de transferencia al registro de salida. A continua- 1
Ve---------------~
ción la unidad de control pasa de nuevo al estado E 0 iniciándose un nuevo 1
ciclo de conversión. 1
---------------------~
En la figura 9.47 se representan las señales obtenidas en los diferentes
terminales del convertidor. Impulso de
transferencia
f L_
La principal ventaja de este método es la de que se sustituye el convertidor
digital-analógico por el generador de rampa, pero el inconveniente principal FIGURA 9.47.-Secuencia de señales del convertidor de la figura 9.45.
El generador de la rampa está constituido por un circuito integrador Puesta a cero del contador
(fig. 9.45) en cuya entrada se aplica una tensión de referencia constante { Descarga del condensador
( - VR).
En paralelo con el condensador se coloca un interruptor analógico que
cuando se encuentra cerrado hace que se mantenga a nivel cero de tensión la
salida del amplificador operacional. A partir. del instante en que dicho inte- Desinhibición del contador
rruptor se abre, la tensión de salida del integrador responde a la expresión:
VR
Vr = - - t
RC
siendo t el tiempo que ha transcurrido desde que se abrió el interruptor. al registro de salí da
El número de impulsos que se presentan en la entrada del contador
durante el tiempo t será:
FIGURA 9.46.-Diagrama de estados de un convertidor analógico-digital de contaje y rampa sencilla.
siendo TG
f
el período del generador de impulsos. Por tanto, resulta:
RC 1 fRC
N = - - Vr · - - = - - V 1
,. Ciclo de conversión
VR TG VR
De esta expresión se deduce que la precisión de la conversión depende de

Generador
de impulsos --in Y n L.Jn Y
1 1
la estabilidad de la frecuencia del generador de impulsos y de la tensión de 1 1
referencia V R, así como de la precisión de los componentes pasivos, resistencia
(R) y condensador ( C).
Puesta a cero
del cantador
J 1
L-----------------+--1
Para que el contaje de impulsos se detenga en el instante en que ha
alcanzado el número N, la salida del integrador se compara con la tensión
analógica a convertir y la salida del comparador se aplica a la entrada de
inhibición del contador.
Simultáneamente la señal Ve se conecta a la unidad de control para
Variable
indicarle que la conversión ha finalizado. analógica
en el caso de que ésta evolucione de forma continua. Se observa que este
diagrama es idéntico al de la figura 9.3 7 correspondiente a la conversión con
rampa binaria. En el estado E 0 se realiza la puesta a cero del contador y el
cierre del interruptor analógico que produce la descarga del condensador del
integrador. Al pasar al estado E 1 desaparece la puesta a cero, se abre el
Rampa
interruptor y se inicia la rampa. analÓgica
La unidad de control permanece en E 1 mientras Ve se encuentra en nivel
cero. Cuando Ve pasa al nivel uno, la unidad de control cambia al estado E 2
en el cual genera el impulso de transferencia al registro de salida. A continua- 1
Ve---------------~
ción la unidad de control pasa de nuevo al estado E 0 iniciándose un nuevo 1
ciclo de conversión. 1
---------------------~
En la figura 9.47 se representan las señales obtenidas en los diferentes
terminales del convertidor. Impulso de
transferencia
f L_
La principal ventaja de este método es la de que se sustituye el convertidor
digital-analógico por el generador de rampa, pero el inconveniente principal FIGURA 9.47.-Secuencia de señales del convertidor de la figura 9.45.
es el indicado anteriormente de que la precisión de la conversión depende 2) A continuación la entrada del integrador se conmuta a una tensión de
fundamentalmente de la linealidad del integrador que es función de la red RC. referencia constante VR, con lo cual se genera una nueva rampa en sentido
b) Contaje y doble rampa. contrario (fig. 9.48). Se realiza el contaje de impulsos del generador durante
el tiempo que transcurre desde que se inicia esta nueva rampa hasta que la
La necesidad de un generador en rampa de elevada precisión impuesta por tensión de salida del integrador V 1 alcanza el valor cero. Demostraremos que
el método de la rampa sencilla estudiado en el apartado anterior, se supera el número de impulsos contados es proporcional a la tensión analógica V".
mediante la técnica de la doble rampa. El valor de la tensión de salida V 1 en un punto de la rampa descendente
En el método de la rampa sencilla se integra solamente una tensión de es:
referencia constante: En el método de la doble rampa se realiza una doble 1
integración. V¡ = - - - VRt + V¡ MAX
RC
1) En primer lugar se integra la tensión de entrada durante un tiempo
constante igual a un cíclo completo del contador. Si dicha integración se siendo t el tiempo transcurrido para alcanzar esa situación a partir del instan-
inicia a partir de un nivel de la tensión de salida del integrador V 1 constante, te en que se inició la rampa descendente.
el valor alcanzado por la misma después de un tiempo constante es propor- Cuando se haga V 1 = O se tendrá:
cional a la tensión de entrada (fig. 9.48).
En efecto, si inicialmente V 1 = O, se tiene: 1
O= - - - VRto + VIMAX
RC
1
V¡ MAX = -- v. t, to = V¡ MAX. RC
RC
VR
donde te = N T T G, siendo N 7 número total de estados del contador
Sustituyendo V 1 w 1 x por el valor deducido anteriormente resulta:
RC 1 Ve Ve
yf= frecuencia del generador· de impulsos. t0 = --·--·Ve·t, = --·t, = --NTTG
TG VR RC VR VR
N
V¡ Pero además: t 0 = N· T<; = f , donde N = número de impulsos conta-
dos durante la rampa descendente y Tu es el período del generador.

Por tanto, resulta:
o lo que es lo mismo: t0 = kVe Te.

Estas expresiones nos indican que el factor k de proporcionalidad entre la
tensión analógica de entrada y el número de impulsos contados por el conta-
dor al final de la conversión, no depende de la frecuencia del generador de
impulsos ni de la constante de tiempo RC del integrador. Esta es la gran
ventaja que el método de la doble rampa presenta con respecto al de la rampa
sencilla.
En la figura 9.49 se representa el esquema del convertidor de doble rampa
y en la figura 9.50 el diagrama de flujo de su unidad de control.
En un primer estado E 0 se pone a cero el contador. A continuación se pasa
al estado E 1 en el que desaparece dicha puesta a cero y se cierra el interruptor
analógico 11 • Se inicia así la rampa de integración de la variable analógica de
entrada. La unidad de control permanece en ese estado E 1 mientras la varia-
FIGURA 9.48.~Variación en el tiempo de la salida del integrador de un convertidor analógico-digital de ble Qc de salida del contador permanece en nivel cero, indicando de esta
doble rampa. manera que el contador no ha alcanzado su último estado. Cuando Qc pasa
es el indicado anteriormente de que la precisión de la conversión depende 2) A continuación la entrada del integrador se conmuta a una tensión de
fundamentalmente de la linealidad del integrador que es función de la red RC. referencia constante VR, con lo cual se genera una nueva rampa en sentido
b) Contaje y doble rampa. contrario (fig. 9.48). Se realiza el contaje de impulsos del generador durante
el tiempo que transcurre desde que se inicia esta nueva rampa hasta que la
La necesidad de un generador en rampa de elevada precisión impuesta por tensión de salida del integrador V 1 alcanza el valor cero. Demostraremos que
el método de la rampa sencilla estudiado en el apartado anterior, se supera el número de impulsos contados es proporcional a la tensión analógica V".
mediante la técnica de la doble rampa. El valor de la tensión de salida V 1 en un punto de la rampa descendente
En el método de la rampa sencilla se integra solamente una tensión de es:
referencia constante: En el método de la doble rampa se realiza una doble 1
integración. V¡ = - - - VRt + V¡ MAX
RC
1) En primer lugar se integra la tensión de entrada durante un tiempo
constante igual a un cíclo completo del contador. Si dicha integración se siendo t el tiempo transcurrido para alcanzar esa situación a partir del instan-
inicia a partir de un nivel de la tensión de salida del integrador V 1 constante, te en que se inició la rampa descendente.
el valor alcanzado por la misma después de un tiempo constante es propor- Cuando se haga V 1 = O se tendrá:
cional a la tensión de entrada (fig. 9.48).
En efecto, si inicialmente V 1 = O, se tiene: 1
O= - - - VRto + VIMAX
RC
1
V¡ MAX = -- v. t, to = V¡ MAX. RC
RC
VR
donde te = N T T G, siendo N 7 número total de estados del contador
Sustituyendo V 1 w 1 x por el valor deducido anteriormente resulta:
RC 1 Ve Ve
yf= frecuencia del generador· de impulsos. t0 = --·--·Ve·t, = --·t, = --NTTG
TG VR RC VR VR
N
V¡ Pero además: t 0 = N· T<; = f , donde N = número de impulsos conta-
dos durante la rampa descendente y Tu es el período del generador.

Por tanto, resulta:
o lo que es lo mismo: t0 = kVe Te.

Estas expresiones nos indican que el factor k de proporcionalidad entre la
tensión analógica de entrada y el número de impulsos contados por el conta-
dor al final de la conversión, no depende de la frecuencia del generador de
impulsos ni de la constante de tiempo RC del integrador. Esta es la gran
ventaja que el método de la doble rampa presenta con respecto al de la rampa
sencilla.
En la figura 9.49 se representa el esquema del convertidor de doble rampa
y en la figura 9.50 el diagrama de flujo de su unidad de control.
En un primer estado E 0 se pone a cero el contador. A continuación se pasa
al estado E 1 en el que desaparece dicha puesta a cero y se cierra el interruptor
analógico 11 • Se inicia así la rampa de integración de la variable analógica de
entrada. La unidad de control permanece en ese estado E 1 mientras la varia-
FIGURA 9.48.~Variación en el tiempo de la salida del integrador de un convertidor analógico-digital de ble Qc de salida del contador permanece en nivel cero, indicando de esta
doble rampa. manera que el contador no ha alcanzado su último estado. Cuando Qc pasa
al estado uno, el siguiente impulso del generador hace que la unidad de

control pase al estado E 2 en que se abre el interruptor / 1 y se cierra / 2 • Pues la a coro del contador
Simultáneamente dicho impulso hace que el contador pase al estado cero, y

que inicie un nuevo contaje de impulsos.
El cierre del interruptor 12 hace que se produzca la rampa descendente de
Activación de 11
pendiente constante VR (fig. 9.48).
RC
La unidad de control permanece en el estado E 2 mientras la salida del
comparador Ve permanece en estado uno indicando que la salida del integra-
Activación da l2
dor se encuentra a un nivel superior a cero voltios. Cuando Ve pasa al estado
cero, la unidad de control conmuta al estado E 3 en el que se inhibe el
contador y se genera el impulso que transfiere su contenido al registro de
salida. Existen varias opciones con respecto a la forma de hacer que comience InhibiciÓn del contador
un nuevo ciclo de conversión iniciándose la rampa ascendente a partir del Impulso de transferencia
{ al registro do salida
nivel cero.
e
Variable Ve 1NTERRUPTOR Activación de 1¡
analÓgica { Puesta a cero del contador
ANALOGlCO 1¡
INTERRUPTOR
FIGURA 9.50.-Diagrama de estados de la unidad de control de un convertidor analógico-digital de doble
ANALOGICO l2 rampa.
U na de ellas es colocar un interruptor analógico / 3 en paralelo con el

Orden condensador y controlarlo de tal manera que se cierre en el estado E 3 y el
de------1
inicio de conversiÓn UNIDAD estado E 0 ; de esta forma al pasar la unidad de control a E 1 la rampa se inicia
DE desde el nivel cero.
Conversión coNTROL Otra opción es la de mantener activado / 2 durante E 3 y crear un nuevo
-ll--...,---JT,:----¡
realizada:.;,o...._ _ _ estado E 4 durante el cual se activa / 1 y en el que permanece la unidad de
Ir
control mientras Ve se encuentra en estado cero. Al mismo tiempo en E4 se
T puede activar la puesta a cero del contador. Esta solución es la adoptada en
el diagrama de flujo de la figura 9.50 y el esquema de la figura 9.49. Una vez
que Ve conmuta a uno, la unidad de control pasa al estado E 1 para iniciar un
GENERADOR nuevo ciclo de conversión. En el instante de dar tensión al convertidor es
DE necesario que su unidad de control se coloque en el estado Ea o en el E4 para
IMPULSOS asegurar que no se produce un primer ciclo incorrecto. El estado Ea sólo se
utiliza en el instante de dar tensión y por ello puede ser eliminado si se hace
que inicialmente la unidad de control se coloque en el estado E4 (fig. 9.51).
Informa eiÓn Mediante el procedimiento descrito en el apartado 6.3.5.5.3.2 y utilizado en
digital
el convertidor de rampa binaria, el lector puede obtener, a partir del diagrama
FIGURA 9.49.-Esquema de bloques de un convertidor analógico-digital de doble rampa. de flujo de la figura 9.51, el esquema de la unidad de control del convertidor
al estado uno, el siguiente impulso del generador hace que la unidad de

control pase al estado E 2 en que se abre el interruptor / 1 y se cierra / 2 • Pues la a coro del contador
Simultáneamente dicho impulso hace que el contador pase al estado cero, y

que inicie un nuevo contaje de impulsos.
El cierre del interruptor 12 hace que se produzca la rampa descendente de
Activación de 11
pendiente constante VR (fig. 9.48).
RC
La unidad de control permanece en el estado E 2 mientras la salida del
comparador Ve permanece en estado uno indicando que la salida del integra-
Activación da l2
dor se encuentra a un nivel superior a cero voltios. Cuando Ve pasa al estado
cero, la unidad de control conmuta al estado E 3 en el que se inhibe el
contador y se genera el impulso que transfiere su contenido al registro de
salida. Existen varias opciones con respecto a la forma de hacer que comience InhibiciÓn del contador
un nuevo ciclo de conversión iniciándose la rampa ascendente a partir del Impulso de transferencia
{ al registro do salida
nivel cero.
e
Variable Ve 1NTERRUPTOR Activación de 1¡
analÓgica { Puesta a cero del contador
ANALOGlCO 1¡
INTERRUPTOR
ANALOGICO l2 rampa.
U na de ellas es colocar un interruptor analógico / 3 en paralelo con el

Orden condensador y controlarlo de tal manera que se cierre en el estado E 3 y el
de------1
inicio de conversiÓn UNIDAD estado E 0 ; de esta forma al pasar la unidad de control a E 1 la rampa se inicia
DE desde el nivel cero.
Conversión coNTROL Otra opción es la de mantener activado / 2 durante E 3 y crear un nuevo
-ll--...,---JT,:----¡
realizada:.;,o...._ _ _ estado E 4 durante el cual se activa / 1 y en el que permanece la unidad de
Ir
control mientras Ve se encuentra en estado cero. Al mismo tiempo en E4 se
T puede activar la puesta a cero del contador. Esta solución es la adoptada en
el diagrama de flujo de la figura 9.50 y el esquema de la figura 9.49. Una vez
que Ve conmuta a uno, la unidad de control pasa al estado E 1 para iniciar un
GENERADOR nuevo ciclo de conversión. En el instante de dar tensión al convertidor es
DE necesario que su unidad de control se coloque en el estado Ea o en el E4 para
IMPULSOS asegurar que no se produce un primer ciclo incorrecto. El estado Ea sólo se
utiliza en el instante de dar tensión y por ello puede ser eliminado si se hace
que inicialmente la unidad de control se coloque en el estado E4 (fig. 9.51).
Informa eiÓn Mediante el procedimiento descrito en el apartado 6.3.5.5.3.2 y utilizado en
digital
el convertidor de rampa binaria, el lector puede obtener, a partir del diagrama
FIGURA 9.49.-Esquema de bloques de un convertidor analógico-digital de doble rampa. de flujo de la figura 9.51, el esquema de la unidad de control del convertidor
884 SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES DIGJTAL-ANALOGJCOS Y ANALOGICO-DIGITALES 885
9.3.2.2.2 Método de aproximaciones sucesivas. Los métodos de contaje es-

tudiados anteriormente presentan el inconveniente de su lentitud, debida funda-
mentalmente a que se ha de realizar el contaje de un número de impulsos elevado
para obtener la combinación digital equivalente a la variable analógica.
ActivaciÓn de 11
Este inconveniente es superado por el método de aproximaciones sucesi-
vas que disminuye sustancialmente el tiempo de conversión sin elevar excesi-
vamente la complejidad. El esquema de bloques correspondiente se representa
en la figura 9.53. El lector puede observar que prácticamente coincide con los
esquemas de los métodos de contaje con conversión digital-analógica repre-
Activación de lz sentados en las figuras 9.36 y 9.42, con la diferencia de que el contador ha
sido sustituido por un registro realimentado a través de un circuito combina-
cional, constituyendo el conjunto un sistema secuencial síncrono, y la existen-
cia de un divisor por n cuya función explicaremos más adelante.
{ al registro de salida
V¡
Activación de 11
{ Puesta a cero del contador

rampa.
Ciclo de conversion
de doble rampa. De igual forma puede el lector obtener la unidad de control
sincronizable desde el exterior.
En la figura 9.52 se representa el diagrama de evolución de la salida del FIGURA 9.52.-Evolución de la tensión de salida del integrador durante un ciclo de conversión.
integrador V 1, indicando el estado en que se encuentra la unidad de control
en cada instante. Durante la rampa ascendente la unidad de control se en-
cuentra en E 1 hasta que Q, = 1 en que inicia la rampa descendente y pasa al El circuito combinacional recibe en sus entradas las salidas del registro y
estado Ez. Cuando la rampa pasa por debajo del nivel de cero, la unidad de la salida del comparador, y genera las variables de entrada del registro.
control pasa a E 3 durante el cual continúa descendiendo V 1 • El siguiente El método se basa en que el contenido del registro, en lugar de evolucionar
impulso del generador hace que la unidad de control pase al estado E 4 en que secuencialmente, pasando por todas las combinaciones sucesivas en binario
se inicia la rampa ascendente. Cuando ésta alcanza el nivel cero, se termina natural, puede ser modificado adecuadamente para detectar con mayor rapi-
el ciclo de conversión, abandonando la unidad de control el estado E 4 • En el dez la combinación digital equivalente a la variable analógica. En efecto, si
caso de que no se sincronice desde el exterior, la unidad de control vuelve al en primer lugar se coloca un uno en el bit más significativo y los demás en
estado E 1 e inicia un nuevo ciclo. cero, se obtiene a la salida del convertidor digital-analógico una tensión
La precisión de los convertidores de doble rampa unida a su lentitud ha equivalente a la mitad del valor máximo de la tensión analógica ( VMAx;z). A la
hecho que hayan sido utilizados principalmente en el diseño de polímetros salida del comparador analógico aparecerá un determinado nivel (por ejem-
digitales, que cada vez se usan más en sustitución de los polímetros analógicos plo, Ve = 1) si Ve > VMAx12 y el opuesto (Ve = O) en caso contrario. De esta
con galvanómetro. forma queda determinado el estado del bit más significativo. A continuación
884 SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES DIGJTAL-ANALOGJCOS Y ANALOGICO-DIGITALES 885
9.3.2.2.2 Método de aproximaciones sucesivas. Los métodos de contaje es-

tudiados anteriormente presentan el inconveniente de su lentitud, debida funda-
mentalmente a que se ha de realizar el contaje de un número de impulsos elevado
para obtener la combinación digital equivalente a la variable analógica.
ActivaciÓn de 11
Este inconveniente es superado por el método de aproximaciones sucesi-
vas que disminuye sustancialmente el tiempo de conversión sin elevar excesi-
vamente la complejidad. El esquema de bloques correspondiente se representa
en la figura 9.53. El lector puede observar que prácticamente coincide con los
esquemas de los métodos de contaje con conversión digital-analógica repre-
Activación de lz sentados en las figuras 9.36 y 9.42, con la diferencia de que el contador ha
sido sustituido por un registro realimentado a través de un circuito combina-
cional, constituyendo el conjunto un sistema secuencial síncrono, y la existen-
cia de un divisor por n cuya función explicaremos más adelante.
{ al registro de salida
V¡
Activación de 11
{ Puesta a cero del contador

rampa.
Ciclo de conversion
de doble rampa. De igual forma puede el lector obtener la unidad de control
sincronizable desde el exterior.
En la figura 9.52 se representa el diagrama de evolución de la salida del FIGURA 9.52.-Evolución de la tensión de salida del integrador durante un ciclo de conversión.
integrador V 1, indicando el estado en que se encuentra la unidad de control
en cada instante. Durante la rampa ascendente la unidad de control se en-
cuentra en E 1 hasta que Q, = 1 en que inicia la rampa descendente y pasa al El circuito combinacional recibe en sus entradas las salidas del registro y
estado Ez. Cuando la rampa pasa por debajo del nivel de cero, la unidad de la salida del comparador, y genera las variables de entrada del registro.
control pasa a E 3 durante el cual continúa descendiendo V 1 • El siguiente El método se basa en que el contenido del registro, en lugar de evolucionar
impulso del generador hace que la unidad de control pase al estado E 4 en que secuencialmente, pasando por todas las combinaciones sucesivas en binario
se inicia la rampa ascendente. Cuando ésta alcanza el nivel cero, se termina natural, puede ser modificado adecuadamente para detectar con mayor rapi-
el ciclo de conversión, abandonando la unidad de control el estado E 4 • En el dez la combinación digital equivalente a la variable analógica. En efecto, si
caso de que no se sincronice desde el exterior, la unidad de control vuelve al en primer lugar se coloca un uno en el bit más significativo y los demás en
estado E 1 e inicia un nuevo ciclo. cero, se obtiene a la salida del convertidor digital-analógico una tensión
La precisión de los convertidores de doble rampa unida a su lentitud ha equivalente a la mitad del valor máximo de la tensión analógica ( VMAx;z). A la
hecho que hayan sido utilizados principalmente en el diseño de polímetros salida del comparador analógico aparecerá un determinado nivel (por ejem-
digitales, que cada vez se usan más en sustitución de los polímetros analógicos plo, Ve = 1) si Ve > VMAx12 y el opuesto (Ve = O) en caso contrario. De esta
con galvanómetro. forma queda determinado el estado del bit más significativo. A continuación
se deja el bit más significativo en el estado adecuado y se pasa al estado uno

el bit de peso inmediatamente inferior y se obtiene de forma similar, obser-
"'o
Cl vando el valor de Ve, cuál debe ser su valor correcto.
<{
"'~ De igual manera se deducen los restantes bits. En la figura 9.54 se repre-
::;:
ou sentan las combinaciones que deben colocarse en secuencia en el interior del
"QJ .~
.:c.~ registro para el caso de que el número de bits del convertidor sea n = 3 .
"-
·;:: o
Inicialmente se coloca en el interior del registro la combinación 100 que
f o e
Á
>
" posee un uno en bit más significativo y a cada impulso del generador se va
modificando adecuadamente el contenido del registro en función del valor
o
Cl
8
...J
lógico de la salida del comparador Ve.
¡::: <{
z De la figura 9.54 se deduce que el número de impulsos del generador
"'>zw ~ necesario para que se realice la conversión es igual al número n de bits de la
~
o (3 -
u
i5 combinación binaria resultado de aquélla.
El diagrama de la figura 9.54 debe convertirse en un diagrama de flujo del
sistema secuencial constituido por el registro y el circuito combinacional.
Codificando cada combinacional binaria por su equivalente decimal se obtie-
.__ ...J
ne el diagrama de la figura 9.55 que puede ser utilizado para diseñar el
<{
o z
e Cl
!::
::J
o
ü
circuito combinacional. U na vez que el registro ha recibido n impulsos debe
u f--
<{
z inhibirse su evolución hasta que su contenido sea transferido a un registro de
o "'u ¡¡;
salida.
"'>-
VJ o e ::;:
o
e
'O
.ü .....
u
(3
w ""
É .-:::
~
"' o o·- "' del convertidor. Los estados de esta unidad se indican con un superíndice «'»
>-
f--::-
~
"
e :~
e
"'tñw 0
-o:::¡
<!)
<{
<{
e
""' para distinguirlos de los estados del registro.
Ul ·- ~ VJ
""
"-
u;
"
f--
o"' Ve= O Ve= 1
VJ
> o
i5 o
Ve= 1
Ve= 1 Ve= o
Ve=O
"'o
Cl
VJ
o Cl
...J
<{ VJ Cl
w <{ w
"'zw Cl
...J
::J
Cl
z Cl "'z>-
"- o
w
(!)
! ::J u
Ve=O
e
'O
.§
"
e>
8
o
u e
o
·¡;¡
li;
>
e
o
u
FIGURA 9.54.-Diagrama de combinaciones binarias del registro de un convertidor analógico-digital de
aproximaciones sucesivas.
se deja el bit más significativo en el estado adecuado y se pasa al estado uno

el bit de peso inmediatamente inferior y se obtiene de forma similar, obser-
"'o
Cl vando el valor de Ve, cuál debe ser su valor correcto.
<{
"'~ De igual manera se deducen los restantes bits. En la figura 9.54 se repre-
::;:
ou sentan las combinaciones que deben colocarse en secuencia en el interior del
"QJ .~
.:c.~ registro para el caso de que el número de bits del convertidor sea n = 3 .
"-
·;:: o
Inicialmente se coloca en el interior del registro la combinación 100 que
f o e
Á
>
" posee un uno en bit más significativo y a cada impulso del generador se va
modificando adecuadamente el contenido del registro en función del valor
o
Cl
8
...J
lógico de la salida del comparador Ve.
¡::: <{
z De la figura 9.54 se deduce que el número de impulsos del generador
"'>zw ~ necesario para que se realice la conversión es igual al número n de bits de la
~
o (3 -
u
i5 combinación binaria resultado de aquélla.
El diagrama de la figura 9.54 debe convertirse en un diagrama de flujo del
sistema secuencial constituido por el registro y el circuito combinacional.
Codificando cada combinacional binaria por su equivalente decimal se obtie-
.__ ...J
ne el diagrama de la figura 9.55 que puede ser utilizado para diseñar el
<{
o z
e Cl
!::
::J
o
ü
circuito combinacional. U na vez que el registro ha recibido n impulsos debe
u f--
<{
z inhibirse su evolución hasta que su contenido sea transferido a un registro de
o "'u ¡¡;
salida.
"'>-
VJ o e ::;:
o
e
'O
.ü .....
u
(3
w ""
É .-:::
~
"' o o·- "' del convertidor. Los estados de esta unidad se indican con un superíndice «'»
>-
f--::-
~
"
e :~
e
"'tñw 0
-o:::¡
<!)
<{
<{
e
""' para distinguirlos de los estados del registro.
Ul ·- ~ VJ
""
"-
u;
"
f--
o"' Ve= O Ve= 1
VJ
> o
i5 o
Ve= 1
Ve= 1 Ve= o
Ve=O
"'o
Cl
VJ
o Cl
...J
<{ VJ Cl
w <{ w
"'zw Cl
...J
::J
Cl
z Cl "'z>-
"- o
w
(!)
! ::J u
Ve=O
e
'O
.§
"
e>
8
o
u e
o
·¡;¡
li;
>
e
o
u
FIGURA 9.54.-Diagrama de combinaciones binarias del registro de un convertidor analógico-digital de
En el primer estado E' 0 la unidad de control activa la señal de puesta en Puesta en estado inicial
estado inicial del registro. En el caso en que n = 3 dicho estado es E 4 tal del registro y del divisor por N
como se indicó anteriormente (fig. 9.55). A continuación la unidad de control

pasa el estado E' 1 en el cual la entrada de inhibición del registro se coloca en
el estado adecuado para que cada impulso haga que el contenido del registro
cambie de acuerdo con el diagrama de flujo de la figura 9.55. La unidad de Oesinhi biciÓn registro
control debe permanecer en E' 1 hasta que el registro haya recibido n impul-
sos. Una forma de indicarle que se ha producido esta situación es mediante
un divisor por n.
InhibiciÓn de! registro
{ a! registro de salida
Ve= o
FIGURA 9.56.-Diagrama de estados de la unidad de control de un convertidor analógico-digital de

9.3.3 Convertidores de salida temporal

Estos convertidores convierten la señal analógica en una secuencia de
impulsos cuya duración o frecuencia es proporcional a aquélla. La medición
de dicha característica permite obtener la información digital equivalente a la
analógica de entrada.
Son, por lo tanto, mucho más lentos que los anteriores, pero presentan la
ventaja de necesitar menos componentes de precisión. Estudiaremos seguida-
mente los métodos de conversión de salida temporal.
FIGURA 9.55.-Diagrama de estados internos del registro de un convertidor analógico-digital de aproxima-
ciones sucesivas.
Impulsos
de
free ue ncia
variable
Este divisor es puesto a cero también en el estado E' 0 y en el estado E' 1

desaparece dicha acción. U na vez que se han aplicado n impulsos al divisor,
se activa su salida QD conectada a la unidad de control. El siguiente impulso
del generador hace que la unidad de control pase al estado E' 2 en el cual se OSCILADOR
activa la señal de inhibición y se genera el impulso de transferencia al registro Variab! e CONTROLADO
de salida. Seguidamente la unidad de control vuelve al estado E' 0 para iniciar ana!Óg ica FRECUENCIMETRO
EN
un nuevo ciclo de conversión. TENSION
El diagrama de la figura 9. 56 es el adecuado para que la unidad de control
realice ciclos sucesivos de conversión. El lector puede deducir el diagrama de
flujo para el funcionamiento sincronizado con el exterior por medio de una
orden de inicio de conversión.
De lo anterior se deduce que el tiempo de conversión en el caso de que el Informacion
Digital
número de bits sea 10 y la frecuencia del generador sea 1 MHz es de 10 /)-S,
independientemente del valor de la variable analógica a convertir. FIGURA 9.57.-Esquema de bloques de un convertidor tensión-frecuencia.
En el primer estado E' 0 la unidad de control activa la señal de puesta en Puesta en estado inicial
estado inicial del registro. En el caso en que n = 3 dicho estado es E 4 tal del registro y del divisor por N
como se indicó anteriormente (fig. 9.55). A continuación la unidad de control

pasa el estado E' 1 en el cual la entrada de inhibición del registro se coloca en
el estado adecuado para que cada impulso haga que el contenido del registro
cambie de acuerdo con el diagrama de flujo de la figura 9.55. La unidad de Oesinhi biciÓn registro
control debe permanecer en E' 1 hasta que el registro haya recibido n impul-
sos. Una forma de indicarle que se ha producido esta situación es mediante
un divisor por n.
InhibiciÓn de! registro
{ a! registro de salida
Ve= o
FIGURA 9.56.-Diagrama de estados de la unidad de control de un convertidor analógico-digital de

9.3.3 Convertidores de salida temporal

Estos convertidores convierten la señal analógica en una secuencia de
impulsos cuya duración o frecuencia es proporcional a aquélla. La medición
de dicha característica permite obtener la información digital equivalente a la
analógica de entrada.
Son, por lo tanto, mucho más lentos que los anteriores, pero presentan la
ventaja de necesitar menos componentes de precisión. Estudiaremos seguida-
mente los métodos de conversión de salida temporal.
FIGURA 9.55.-Diagrama de estados internos del registro de un convertidor analógico-digital de aproxima-
ciones sucesivas.
Impulsos
de
free ue ncia
variable
Este divisor es puesto a cero también en el estado E' 0 y en el estado E' 1

desaparece dicha acción. U na vez que se han aplicado n impulsos al divisor,
se activa su salida QD conectada a la unidad de control. El siguiente impulso
del generador hace que la unidad de control pase al estado E' 2 en el cual se OSCILADOR
activa la señal de inhibición y se genera el impulso de transferencia al registro Variab! e CONTROLADO
de salida. Seguidamente la unidad de control vuelve al estado E' 0 para iniciar ana!Óg ica FRECUENCIMETRO
EN
un nuevo ciclo de conversión. TENSION
El diagrama de la figura 9. 56 es el adecuado para que la unidad de control
realice ciclos sucesivos de conversión. El lector puede deducir el diagrama de
flujo para el funcionamiento sincronizado con el exterior por medio de una
orden de inicio de conversión.
De lo anterior se deduce que el tiempo de conversión en el caso de que el Informacion
Digital
número de bits sea 10 y la frecuencia del generador sea 1 MHz es de 10 /)-S,
independientemente del valor de la variable analógica a convertir. FIGURA 9.57.-Esquema de bloques de un convertidor tensión-frecuencia.
9.3.3. 1 Convertidor tensión-frecuencia. Este método consiste, como su genera a su salida un impulso de una cierta duración. Este impulso se reali-
nombre indica, en la generación de una secuencia de impulsos cuya frecuencia es menta al integrador para que la salida V 1 del integrador vuelva a cero y se
proporcional a la tensión de entrada. Por lo tanto, el circuito de conversión consti- inicie una nueva rampa. En la figura 9.59 se representa un esquema detallado
tuye un generador de impulsos controlado en tensión (fig. 9.57). del generador de impulsos.
En la figura 9.58 se representa el esquema de bloques de un generador de En la figura 9.60 se indica el diagrama de secuencia de las señales del
impulsos controlado en tensión. La variable analógica se aplica a un integra- generador para dos valores diferentes de la tensión analógica de entrada. La
dor, obteniéndose a su salida una rampa cuya pendiente es proporcional a la separación entre impulsos es proporcional a la tensión analógica de entrada
citada variable. La salida del integrador se conecta a un circuito que la y, por tanto, su frecuencia es inversamente proporcional a dicho valor.
compara con una tensión de referencia V R·
En el instante en que la salida del integrador rebasa a Vu se produce un
cambio de estado de la salida del comparador que activa el temporizador que
Salida
del
integrador
Variable Salida
INTEGRADOR del
analÓgica temporizador
Impulsos
TEMPORIZADOR t------"--- de la)
frecuencia variable
FIGURA 9.58.-Esquema de bloques de un generador de impulsos controlado en tensión.

Salida
del
integrador
Salida
del
temporizador ( b)
FIGURA 9.60.-Diagrama de secuencia de las señales del generador de impulsos de la figura 9.59.
e
Para obtener una información digital proporcional a la tensión de entrada
es necesario medir la frecuencia de los impulsos mediante un frecuencímetro
digital, cuyo diagrama de bloques se representa en la figura 9.61. El frecuen-
címetro está basado en el contaje de impulsos en un contador durante un
tiempo fijado por una unidad de control consistente en un sistema secuencial
síncrono gobernado por un generador de impulsos de frecuencia constante
(normalmente con cristal de cuarzo). Los impulsos cuya frecuencia se desea
conocer se aplican a la entrada T de un contador. La unidad de cont.rol pone
a cero el contador y a continuación desinhibe el contaje durante un mterv~lo
de tiempo prefijado, seleccionado manual o automáticamente. ~1 contemdo
FIGURA 9.59.-Esquema detallado del generador de impulsos de la figura 9.58. del contador al final de dicho intervalo representa el número de rmpulsos por
9.3.3. 1 Convertidor tensión-frecuencia. Este método consiste, como su genera a su salida un impulso de una cierta duración. Este impulso se reali-
nombre indica, en la generación de una secuencia de impulsos cuya frecuencia es menta al integrador para que la salida V 1 del integrador vuelva a cero y se
proporcional a la tensión de entrada. Por lo tanto, el circuito de conversión consti- inicie una nueva rampa. En la figura 9.59 se representa un esquema detallado
tuye un generador de impulsos controlado en tensión (fig. 9.57). del generador de impulsos.
En la figura 9.58 se representa el esquema de bloques de un generador de En la figura 9.60 se indica el diagrama de secuencia de las señales del
impulsos controlado en tensión. La variable analógica se aplica a un integra- generador para dos valores diferentes de la tensión analógica de entrada. La
dor, obteniéndose a su salida una rampa cuya pendiente es proporcional a la separación entre impulsos es proporcional a la tensión analógica de entrada
citada variable. La salida del integrador se conecta a un circuito que la y, por tanto, su frecuencia es inversamente proporcional a dicho valor.
compara con una tensión de referencia V R·
En el instante en que la salida del integrador rebasa a Vu se produce un
cambio de estado de la salida del comparador que activa el temporizador que
Salida
del
integrador
Variable Salida
INTEGRADOR del
analÓgica temporizador
Impulsos
TEMPORIZADOR t------"--- de la)
frecuencia variable
FIGURA 9.58.-Esquema de bloques de un generador de impulsos controlado en tensión.

Salida
del
integrador
Salida
del
temporizador ( b)
FIGURA 9.60.-Diagrama de secuencia de las señales del generador de impulsos de la figura 9.59.
e
Para obtener una información digital proporcional a la tensión de entrada
es necesario medir la frecuencia de los impulsos mediante un frecuencímetro
digital, cuyo diagrama de bloques se representa en la figura 9.61. El frecuen-
címetro está basado en el contaje de impulsos en un contador durante un
tiempo fijado por una unidad de control consistente en un sistema secuencial
síncrono gobernado por un generador de impulsos de frecuencia constante
(normalmente con cristal de cuarzo). Los impulsos cuya frecuencia se desea
conocer se aplican a la entrada T de un contador. La unidad de cont.rol pone
a cero el contador y a continuación desinhibe el contaje durante un mterv~lo
de tiempo prefijado, seleccionado manual o automáticamente. ~1 contemdo
FIGURA 9.59.-Esquema detallado del generador de impulsos de la figura 9.58. del contador al final de dicho intervalo representa el número de rmpulsos por
cero la salida del comparador, se puede obtener una información digital

proporcional a la tensión analógica.
¡P. Cero l En la figura 9.66 se representa el esquema de un periodímetro digital que
T
es similar al del frecuencímetro pero con una diferencia fundamental.
Impulsos CONTADOR En lugar de contar los impulsos externos durante un intervalo de tiempo
constante, se cuentan los impulsos de un generador durante un período de
aquéllos. Para ello se conecta la salida del generador a la entrada T del
n
contador y la unidad de control recibe como entrada los impulsos externos.
De esta forma, después de realizar la puesta a cero del contador, desinhibe el
contaje desde que se produce un flanco (por ejemplo, el de subida) de los
UNIDAD
T
REGISTRO impulsos externos hasta el siguiente. El contenido del contador al final de
DE DE
SALIDA
CONTROL
GENERADOR
n DE
t Información
IMPULSOS
Digital
GENERADOR
DE
INTERRUPTOR
IMPULSOS ANALOGICO
e
FIGURA 9.61.-Esquema de bloques de un frecuencímetro digital.
TensiÓn
unidad de tiempo, es decir, la frecuencia. Seguidamente la unidad de control en
activa la entrada de inhibición (!) para que el contenido del contador perma- 01ente de sierra
nezca invariable y aplica un impulso a la entrada de transferencia (1) de un

registro en cuyo interior introduce el citado contenido. A continuación la
unidad de control vuelve a poner a cero el contador e inicia un nuevo ciclo
de medida.
FIGURA 9.62.-Esquema de un generador de tensión en diente de sierra.
9.3.3.2 Convertidor tensión-anchura de impulsos. Este método está basado
en la generación de una tensión en rampa de pendiente constante, que vuelve a
cero al alcanzar un determinado valor.
El circuito correspondiente recibe por ello el nombre de generador de
diente de sierra del cual se representa un ejemplo en la figura 9.62. Cuando
el interruptor está cerrado, la salida del circuito se encuentra a un nivel de
tensión nulo. Al abrirse el interruptor se genera una rampa creciente que
Generador
Im~~lsos -------1
n n n
1------!¡ """-----!¡ 1-1- - -
vuelve a cero al cerrarse nuevamente el interruptor. En la figura 9.63 se

representa el diagrama de secuencia de las señales del circuito.
Si la salida del generador en diente de sierra se compara con la tensión
analógica de entrada (fig. 9.64), se obtiene a la salida del comparador una
Salida
secuencia de impulsos de frecuencia constante que permanecen en estado cero del
un tiempo proporcional a la citada tensión analógica, tal como se representa integrador
en la figura 9.65. Midiendo el tiempo durante el cual se encuentra en nivel FIGURA 9.63.-Diagrama de secuencia de las señales del circuito de la figura 9.62.
cero la salida del comparador, se puede obtener una información digital

proporcional a la tensión analógica.
¡P. Cero l En la figura 9.66 se representa el esquema de un periodímetro digital que
T
es similar al del frecuencímetro pero con una diferencia fundamental.
Impulsos CONTADOR En lugar de contar los impulsos externos durante un intervalo de tiempo
constante, se cuentan los impulsos de un generador durante un período de
aquéllos. Para ello se conecta la salida del generador a la entrada T del
n
contador y la unidad de control recibe como entrada los impulsos externos.
De esta forma, después de realizar la puesta a cero del contador, desinhibe el
contaje desde que se produce un flanco (por ejemplo, el de subida) de los
UNIDAD
T
REGISTRO impulsos externos hasta el siguiente. El contenido del contador al final de
DE DE
SALIDA
CONTROL
GENERADOR
n DE
t Información
IMPULSOS
Digital
GENERADOR
DE
INTERRUPTOR
IMPULSOS ANALOGICO
e
FIGURA 9.61.-Esquema de bloques de un frecuencímetro digital.
TensiÓn
unidad de tiempo, es decir, la frecuencia. Seguidamente la unidad de control en
activa la entrada de inhibición (!) para que el contenido del contador perma- 01ente de sierra
nezca invariable y aplica un impulso a la entrada de transferencia (1) de un

registro en cuyo interior introduce el citado contenido. A continuación la
unidad de control vuelve a poner a cero el contador e inicia un nuevo ciclo
de medida.
FIGURA 9.62.-Esquema de un generador de tensión en diente de sierra.
9.3.3.2 Convertidor tensión-anchura de impulsos. Este método está basado
en la generación de una tensión en rampa de pendiente constante, que vuelve a
cero al alcanzar un determinado valor.
El circuito correspondiente recibe por ello el nombre de generador de
diente de sierra del cual se representa un ejemplo en la figura 9.62. Cuando
el interruptor está cerrado, la salida del circuito se encuentra a un nivel de
tensión nulo. Al abrirse el interruptor se genera una rampa creciente que
Generador
Im~~lsos -------1
n n n
1------!¡ """-----!¡ 1-1- - -
vuelve a cero al cerrarse nuevamente el interruptor. En la figura 9.63 se

representa el diagrama de secuencia de las señales del circuito.
Si la salida del generador en diente de sierra se compara con la tensión
analógica de entrada (fig. 9.64), se obtiene a la salida del comparador una
Salida
secuencia de impulsos de frecuencia constante que permanecen en estado cero del
un tiempo proporcional a la citada tensión analógica, tal como se representa integrador
en la figura 9.65. Midiendo el tiempo durante el cual se encuentra en nivel FIGURA 9.63.-Diagrama de secuencia de las señales del circuito de la figura 9.62.
GENERADOR
DIENTE DE SIERRA
Impulsos
modulados en anchura GENERADOR
T
l
CONTADOR
DE
COMPARADOR IMPULSOS
f'Cero
Ve
PERIODIMETRO
TensiÓn
analÓgica --------~--1
1
InformaciÓn
Digital UNIDAD
Imp ulsos DE
FIGURA 9.64.-Esquema del circuito de un convertidor tensión-anchura de impulso. REGISTRO
CONTROL T
DE
SALIDA
TensiÓn FIGURA 9.66.-Esquema de bloques de un periodímetro digital.

analÓgica
a) Código binario.
Los códigos binarios utilizados son los mismos que se indicaron en los
convertidores digital-analógicos.
Salida
del b) Resolución.
comparador
La resolución se define en un convertidor analógico-digital como el míni-
l. mo incremento necesario en la entrada analógica para que se produzca un
cambio en la combinación binaria que aparezca a la salida.
te
e) Tiempo de conversión.
FIGURA 9.65.-Diagrama de secuencia de las señales del convertidor tensión-anchura de impulso. El tiempo de conversión se define, en términos generales, como el inter-
valo de tiempo necesario para que se realice ésta.
En apartados anteriores vimos que en muchos convertidores el tiempo _de
dicho intervalo es una medida del período de los impulsos externos. El conversión es función del nivel de la variable analógica de entrada. Se defme
registro de salida cumple la misma función que en el frecuencímetro, tal como el tiempo de conversión como el máximo posible que representa el valor más
se indicó en el apartado anterior. desfavorable para la aplicación del mismo.
Tal como hemos estudiado también anteriormente, la unidad de control
de un convertidor analógico-digital puede evolucionar entre estados de forma
9.3.4 Parámetros de los convertidores analógico-digitales
continua o realizar un ciclo de conversión cada vez que recibe una orden de
Al igual que en los convertidores analógico-digitales, se pueden distinguir inicio.
las características de diseño y las características de funcionamiento. En el caso de que el convertidor realice ciclos de conversión de _fo_rma
continuada, proporciona un impulso en un terminal (que suele rec1?1r el
9.3.4. 1 Características de diseño. Constituyen también los parámetros bási- nombre de «Conversión realizada»). Se define como tiempo de conversión la
cos de los convertidores analógico-digitales. separación entre dos impulsos en dicho terminal cuando se utiliza un genera-
GENERADOR
DIENTE DE SIERRA
Impulsos
modulados en anchura GENERADOR
T
l
CONTADOR
DE
COMPARADOR IMPULSOS
f'Cero
Ve
PERIODIMETRO
TensiÓn
analÓgica --------~--1
1
InformaciÓn
Digital UNIDAD
Imp ulsos DE
FIGURA 9.64.-Esquema del circuito de un convertidor tensión-anchura de impulso. REGISTRO
CONTROL T
DE
SALIDA
TensiÓn FIGURA 9.66.-Esquema de bloques de un periodímetro digital.

analÓgica
a) Código binario.
Los códigos binarios utilizados son los mismos que se indicaron en los
convertidores digital-analógicos.
Salida
del b) Resolución.
comparador
La resolución se define en un convertidor analógico-digital como el míni-
l. mo incremento necesario en la entrada analógica para que se produzca un
cambio en la combinación binaria que aparezca a la salida.
te
e) Tiempo de conversión.
FIGURA 9.65.-Diagrama de secuencia de las señales del convertidor tensión-anchura de impulso. El tiempo de conversión se define, en términos generales, como el inter-
valo de tiempo necesario para que se realice ésta.
En apartados anteriores vimos que en muchos convertidores el tiempo _de
dicho intervalo es una medida del período de los impulsos externos. El conversión es función del nivel de la variable analógica de entrada. Se defme
registro de salida cumple la misma función que en el frecuencímetro, tal como el tiempo de conversión como el máximo posible que representa el valor más
se indicó en el apartado anterior. desfavorable para la aplicación del mismo.
Tal como hemos estudiado también anteriormente, la unidad de control
de un convertidor analógico-digital puede evolucionar entre estados de forma
9.3.4 Parámetros de los convertidores analógico-digitales
continua o realizar un ciclo de conversión cada vez que recibe una orden de
Al igual que en los convertidores analógico-digitales, se pueden distinguir inicio.
las características de diseño y las características de funcionamiento. En el caso de que el convertidor realice ciclos de conversión de _fo_rma
continuada, proporciona un impulso en un terminal (que suele rec1?1r el
9.3.4. 1 Características de diseño. Constituyen también los parámetros bási- nombre de «Conversión realizada»). Se define como tiempo de conversión la
cos de los convertidores analógico-digitales. separación entre dos impulsos en dicho terminal cuando se utiliza un genera-
Terminal
de -
ConversiÓn realizada
n ._______,
n L-.--_
lnformac•Ón
digital
111
110
Tiempo de Conversión
101
FIGURA 9.67.-Tiempo de conversión.
100
dor de impulsos de la frecuencia máxima. En la figura 9.67 se representa de 011

forma gráfica el concepto que acabamos de definir.
Cuando el convertidor inicia ciclos de conversión al recibir órdenes exter- 010
nas, el tiempo de conversión se mide desde el instante en que se produce la
citada orden hasta que aparece la señal de «Conversión realizada». 001
En la figura 9.68 se representa gráficamente lo expuesto en el supuesto de

que la orden de conversión actúe mediante el flanco de subida de un impulso ~-~--+---1----+---t---;--t-------;:Varlable
analÓgica
y que la señal de «Conversión realizada» se encuentre en nivel cero mientras
se realiza la conversión y pase al estado uno al terminar la misma.
Or~:n
Jn1cio de conversiÓn ------1¡
n '----------'
n '--------
FIGLRA 9.69.- Característica ideal de un convertidor analógico-digital unipolar.
~----'n....___,_____.¡
Señal
de
ConversiÓn realizada 9.3.5 Acoplamiento de un convertidor analógico-digital a un proce-
sador digital
Los convertidores analógico-digitales se acoplan, en general, a pr~cesad,o-
. ·· o n dato durante la ejecucwn
~ee~ ~;:~~~:oq~: ~~{~~~~. s~s ~~~~~:;~~~~~r ~
Tiempo de conversiÓn 0
taunto, realizar el acoplamiento
entr:ee~r~~~~~::~c;:~/t:!::i~~e~~~~~nvertidores anal~gico-digitales med~:n~:

FIGURA 9.68.--Señales de sincronización de no convertidor con orden de inicio de conversión.
· bolo igual al de los convertidores digital-analogiCos (~1g. 9. 70).

9.3.4.2 Características de funcionamiento. Las características reales de un ~~r~~~nferior
del símbolo se indican. las conexi~nes de las senales de contra 1
convertidor analógico-digital presentan también diferencias con respecto a las idea- «Orden de conversión» y «Converswn realizada».
les a causa de las imperfecciones de los componentes que lo constituyen. Precisa-
mente hemos visto algunos métodos de conversión como el de doble rampa que
procura eliminar el efecto de las citadas imperfecciones.
CONVERTIDOR Información
La característica ideal de un convertidor analógico-digital es similar a la Variable ---T-----J
analÓgica ANALOGICO- OIGITAL ~------- Oigital
del convertidor digital-analógico (fig. 9.19), con la diferencia de que la varia-
ble analógica se representa en abscisas y la información digital en ordenadas.
Por ello la escalera queda situada por la parte superior de la bisectriz del
primer cuadrante (fig. 9.69). t_________ Oc 1 Orden de conversiÓn 1
Los errores que se suelen presentar en la práctica son idénticos a los

estudiados para los convertidores digital-analógicos: error de asimetría (off- L------------ CR 1 Conversión realizada 1
set), error de ganancia y error de linealidad. Por ello remitimos al lector al
apartado 9.2.3.2. FIGURA 9. 70.- Símbolo de un convertidor analógico-digital.
Terminal
de -
ConversiÓn realizada
n ._______,
n L-.--_
lnformac•Ón
digital
111
110
Tiempo de Conversión
101
FIGURA 9.67.-Tiempo de conversión.
100
dor de impulsos de la frecuencia máxima. En la figura 9.67 se representa de 011

forma gráfica el concepto que acabamos de definir.
Cuando el convertidor inicia ciclos de conversión al recibir órdenes exter- 010
nas, el tiempo de conversión se mide desde el instante en que se produce la
citada orden hasta que aparece la señal de «Conversión realizada». 001
En la figura 9.68 se representa gráficamente lo expuesto en el supuesto de

que la orden de conversión actúe mediante el flanco de subida de un impulso ~-~--+---1----+---t---;--t-------;:Varlable
analÓgica
y que la señal de «Conversión realizada» se encuentre en nivel cero mientras
se realiza la conversión y pase al estado uno al terminar la misma.
Or~:n
Jn1cio de conversiÓn ------1¡
n '----------'
n '--------
FIGLRA 9.69.- Característica ideal de un convertidor analógico-digital unipolar.
~----'n....___,_____.¡
Señal
de
ConversiÓn realizada 9.3.5 Acoplamiento de un convertidor analógico-digital a un proce-
sador digital
Los convertidores analógico-digitales se acoplan, en general, a pr~cesad,o-
. ·· o n dato durante la ejecucwn
~ee~ ~;:~~~:oq~: ~~{~~~~. s~s ~~~~~:;~~~~~r ~
Tiempo de conversiÓn 0
taunto, realizar el acoplamiento
entr:ee~r~~~~~::~c;:~/t:!::i~~e~~~~~nvertidores anal~gico-digitales med~:n~:

FIGURA 9.68.--Señales de sincronización de no convertidor con orden de inicio de conversión.
· bolo igual al de los convertidores digital-analogiCos (~1g. 9. 70).

9.3.4.2 Características de funcionamiento. Las características reales de un ~~r~~~nferior
del símbolo se indican. las conexi~nes de las senales de contra 1
convertidor analógico-digital presentan también diferencias con respecto a las idea- «Orden de conversión» y «Converswn realizada».
les a causa de las imperfecciones de los componentes que lo constituyen. Precisa-
mente hemos visto algunos métodos de conversión como el de doble rampa que
procura eliminar el efecto de las citadas imperfecciones.
CONVERTIDOR Información
La característica ideal de un convertidor analógico-digital es similar a la Variable ---T-----J
analÓgica ANALOGICO- OIGITAL ~------- Oigital
del convertidor digital-analógico (fig. 9.19), con la diferencia de que la varia-
ble analógica se representa en abscisas y la información digital en ordenadas.
Por ello la escalera queda situada por la parte superior de la bisectriz del
primer cuadrante (fig. 9.69). t_________ Oc 1 Orden de conversiÓn 1
Los errores que se suelen presentar en la práctica son idénticos a los

estudiados para los convertidores digital-analógicos: error de asimetría (off- L------------ CR 1 Conversión realizada 1
set), error de ganancia y error de linealidad. Por ello remitimos al lector al
apartado 9.2.3.2. FIGURA 9. 70.- Símbolo de un convertidor analógico-digital.
898 SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOGICO-DIGITALES 899
En la figura 9.71 se representa el esquema de la conexión de un converti- A o de otros periféricos
dor analógico-digital de salida en paralelo a un procesador digital. Las salidas

del convertidor en las que éste presenta la información digital equivalente a
la variable analógica se conectan a las entradas correspondientes del procesa- n
dor, quien a su vez envía la señal de «Orden de conversión» al convertidor

para que éste inicie el ciclo correspondiente. Una vez finalizado dicho ciclo el
convertidor envía al procesador una señal de «Conversión realizada». A
partir de ese instante el procesador puede hacer uso para sus cálculos de la
información presente a la salida del convertidor. PROCESADOR
Variable CONVERTIDOR
analÓgica ANALOGICO- DIGITAL DIGITAL
Información Oc
Variable 1 CONVERTIDOR Digital PROCESADOR
n
analógica
ANALOGICO- DIGITAL
DIGITAL
Oc
CR
1
FIGURA 9.72.-Esquema del acoplamiento de un convertidor analógic_o~d!gital a un procesador digital a

FIGURA 9.71.-Esquema básico del acoplamiento de un convertidor analógico-digital a un procesador través de una conexión común a otros penfencos.
digital.
En la figura 9.71 se supone que el procesador posee una entrada de hemos visto que los métodos de converswn e_n bu~le cerrado implican la
información de n bits dedicada exclusivamente a recibir la información pro- ejecución de un cierto proceso numéric~ (c~ntaJe de Impulsos, aproximacio-
cedente del convertidor. Pero éste es un caso demasiado particular, porque en nes sucesivas, etc.) combinado con un c1rcmto analógiCo.
general el procesador recibe o entrega a través de unos terminales únicos La conversión puede realizarse de dos formas diferentes:
información a varios periféricos. En este caso la conexión se realiza a través a) Mediante un circuito convertidor adecuadamente conectado al proce-
de puertas de tres estados cuya salida se encuentra siempre en el tercer estado, sador de la forma indicada anteriormente. .,
excepto en el instante en que el procesador activa la señal J/1 1) y permite que b) Haciendo que el procesador realice la c~nver~IOn co_mo ~na parte ?el
la información de la salida del convertidor aparezca en la barra formada a su proceso global a ejecutar mediante la conex10n a el del cJrcuJto analógico
entrada (fig. 9. 72).
adecuado, tal como se representa de forma genérica en la f¡gura 9.73.
La secuencia de señales es la siguiente: El procesador envía una orden de
«Inicio de conversión» al convertidor para que inicie un ciclo de conversión.
Cuando éste finaliza dicho ciclo, envía al procesador una señal de «Conver-
sión realizada». A partir de ese instante el procesador puede activar I~n para
hacer que el resultado de la conversión aparezca a su entrada y proceder a su CIRCUITO
memorización para utilizarlo en el proceso.
ANALOGICO
La manera en que la señal de «Conversión realizada» actúa sobre el procesador PROCESADOR
depende de las características de este último y del tipo de proceso que realice. Para
un estudio detallado del tema remitimos al lector a la bibliografía [FUER 81] DIGITAL
[MAND 80b].
En el estudio realizado a lo largo de este capítulo hemos descrito diferen-
tes métodos de conversión de variables analógicas a digitales. En particular FIGURA 9 _73 _-Esquema de bloques de un convertidor analógico-digital realizado mediante un procesador.
898 SISTEMAS ELECTRONICOS DIGITALES CONVERTIDORES D!GITAL-ANALOGICOS Y ANALOGICO-DIGITALES 899
En la figura 9.71 se representa el esquema de la conexión de un converti- A o de otros periféricos
dor analógico-digital de salida en paralelo a un procesador digital. Las salidas

del convertidor en las que éste presenta la información digital equivalente a
la variable analógica se conectan a las entradas correspondientes del procesa- n
dor, quien a su vez envía la señal de «Orden de conversión» al convertidor

para que éste inicie el ciclo correspondiente. Una vez finalizado dicho ciclo el
convertidor envía al procesador una señal de «Conversión realizada». A
partir de ese instante el procesador puede hacer uso para sus cálculos de la
información presente a la salida del convertidor. PROCESADOR
Variable CONVERTIDOR
analÓgica ANALOGICO- DIGITAL DIGITAL
Información Oc
Variable 1 CONVERTIDOR Digital PROCESADOR
n
analógica
ANALOGICO- DIGITAL
DIGITAL
Oc
CR
1
FIGURA 9.72.-Esquema del acoplamiento de un convertidor analógic_o~d!gital a un procesador digital a

FIGURA 9.71.-Esquema básico del acoplamiento de un convertidor analógico-digital a un procesador través de una conexión común a otros penfencos.
digital.
En la figura 9.71 se supone que el procesador posee una entrada de hemos visto que los métodos de converswn e_n bu~le cerrado implican la
información de n bits dedicada exclusivamente a recibir la información pro- ejecución de un cierto proceso numéric~ (c~ntaJe de Impulsos, aproximacio-
cedente del convertidor. Pero éste es un caso demasiado particular, porque en nes sucesivas, etc.) combinado con un c1rcmto analógiCo.
general el procesador recibe o entrega a través de unos terminales únicos La conversión puede realizarse de dos formas diferentes:
información a varios periféricos. En este caso la conexión se realiza a través a) Mediante un circuito convertidor adecuadamente conectado al proce-
de puertas de tres estados cuya salida se encuentra siempre en el tercer estado, sador de la forma indicada anteriormente. .,
excepto en el instante en que el procesador activa la señal J/1 1) y permite que b) Haciendo que el procesador realice la c~nver~IOn co_mo ~na parte ?el
la información de la salida del convertidor aparezca en la barra formada a su proceso global a ejecutar mediante la conex10n a el del cJrcuJto analógico
entrada (fig. 9. 72).
adecuado, tal como se representa de forma genérica en la f¡gura 9.73.
La secuencia de señales es la siguiente: El procesador envía una orden de
«Inicio de conversión» al convertidor para que inicie un ciclo de conversión.
Cuando éste finaliza dicho ciclo, envía al procesador una señal de «Conver-
sión realizada». A partir de ese instante el procesador puede activar I~n para
hacer que el resultado de la conversión aparezca a su entrada y proceder a su CIRCUITO
memorización para utilizarlo en el proceso.
ANALOGICO
La manera en que la señal de «Conversión realizada» actúa sobre el procesador PROCESADOR
depende de las características de este último y del tipo de proceso que realice. Para
un estudio detallado del tema remitimos al lector a la bibliografía [FUER 81] DIGITAL
[MAND 80b].
En el estudio realizado a lo largo de este capítulo hemos descrito diferen-
tes métodos de conversión de variables analógicas a digitales. En particular FIGURA 9 _73 _-Esquema de bloques de un convertidor analógico-digital realizado mediante un procesador.
900 SISTEMAS ELECTRONICOS DIGITALES 901
Barra de datos
[MAND 80a] E. Mandado. Procesadores programables. El Microprocesador. Editorial Marcombo.
1980. .
PROCESADOR
Barra de dirección [MAND 80b] E. Mandado. Procesadores programables: El mtcroprocesador, cap. 4 Transferencias
de entrada y salida. Editorial Marcombo, 1980. . . . .
[MARC 71] J.C. Marchais. El amplificador operacional y sus apllcacwnes, cap. 5. Edltonal Mar-
combo, 1971.
l
CIRCUITO
REGISTRO
DE Irc
DE
SELECCION SAL! DA
L----------<~~~----~
CONVERTIDOR
DIGITAL- ANALOGICO
Variable
L-.___________ anatogJca
FIGURA 9.74.-Esquema del circuito de un convertidor analógico-digital realizado mediante un procesador

combinado con un convertidor digital-analógico externo.
En la figura 9.74 se representa el esquema de esta forma de realizar la

conversión en los casos en que se utiliza el método de contaje combinado con
un convertidor digital-analógico o el método de aproximaciones sucesivas.
Como periférico del procesador se conecta un convertidor digital-analógi-
co acoplado tal como se indicó en el apartado 9.2.4. La variable de salida de
este convertidor se conecta a una de las entradas de un comparador ánalógico
y a su otra entrada se conecta la variable analógica que se desea convertir. La
salida del comparador se une a una de las entradas de control del procesador
para que éste pueda detectar cuál de las señales analógicas es mayor de las
dos, y de esta forma realizar la conversión mediante la secuencia de operacio-
nes elementales adecuada. (Instrucciones si se trata de un procesador progra-
mable.)
BIBLIOGRAFIA
[COUG 87] Robert F. Coughlin, Frederick F. Driscoll. Operational amplifier and linear integrated
circuits. Prentice-Hall lnternational Editions. 1987.
[FUER 81] J.M. Fuertes Armengol. Interconexión de periféricos a microprocesadores. Serie: Mun-
do Electrónico, Convertidores AID y DIA. Editorial Marcombo, 1981.
900 SISTEMAS ELECTRONICOS DIGITALES 901
Barra de datos
[MAND 80a] E. Mandado. Procesadores programables. El Microprocesador. Editorial Marcombo.
1980. .
PROCESADOR
Barra de dirección [MAND 80b] E. Mandado. Procesadores programables: El mtcroprocesador, cap. 4 Transferencias
de entrada y salida. Editorial Marcombo, 1980. . . . .
[MARC 71] J.C. Marchais. El amplificador operacional y sus apllcacwnes, cap. 5. Edltonal Mar-
combo, 1971.
l
CIRCUITO
REGISTRO
DE Irc
DE
SELECCION SAL! DA
L----------<~~~----~
CONVERTIDOR
DIGITAL- ANALOGICO
Variable
L-.___________ anatogJca
FIGURA 9.74.-Esquema del circuito de un convertidor analógico-digital realizado mediante un procesador

combinado con un convertidor digital-analógico externo.
En la figura 9.74 se representa el esquema de esta forma de realizar la

conversión en los casos en que se utiliza el método de contaje combinado con
un convertidor digital-analógico o el método de aproximaciones sucesivas.
Como periférico del procesador se conecta un convertidor digital-analógi-
co acoplado tal como se indicó en el apartado 9.2.4. La variable de salida de
este convertidor se conecta a una de las entradas de un comparador ánalógico
y a su otra entrada se conecta la variable analógica que se desea convertir. La
salida del comparador se une a una de las entradas de control del procesador
para que éste pueda detectar cuál de las señales analógicas es mayor de las
dos, y de esta forma realizar la conversión mediante la secuencia de operacio-
nes elementales adecuada. (Instrucciones si se trata de un procesador progra-
mable.)
BIBLIOGRAFIA
[COUG 87] Robert F. Coughlin, Frederick F. Driscoll. Operational amplifier and linear integrated
circuits. Prentice-Hall lnternational Editions. 1987.
[FUER 81] J.M. Fuertes Armengol. Interconexión de periféricos a microprocesadores. Serie: Mun-
do Electrónico, Convertidores AID y DIA. Editorial Marcombo, 1981.

Apéndice 7 PDF

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Apéndice 7 PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

l

836 SISTEMAS ELECTRONICOS DIGITALES

El progreso constante de la microelectrónica ha hecho que sean múltiples las Capítulo

BIBLIOGRAFIA Convertidores digital-analógicos

Variables digitales INOUSTRIAL CONVERTIDOR

En sucesivos apartados estudiaremos las características generales de ambos (b)

9.2 CONVERTIDORES DIGITAL-ANALÓGICOS

Serie Son aquellos en los que la combinación binaria a convertir se aplica en

La información digital se convierte de manera directa a analógica sin

Variables digitales INOUSTRIAL CONVERTIDOR

En sucesivos apartados estudiaremos las características generales de ambos (b)

9.2 CONVERTIDORES DIGITAL-ANALÓGICOS

Serie Son aquellos en los que la combinación binaria a convertir se aplica en

La información digital se convierte de manera directa a analógica sin

En la figura 9.5 se representa el esquema modificado que solventa el

En la figura 9.5 se representa el esquema modificado que solventa el

FIGURA 9.6.-Interruptor analógico mecánico y electrónico.

FIGURA 9.6.-Interruptor analógico mecánico y electrónico.

En las dos expresiones anteriores se ha supuesto que la resistencia de carga

En las dos expresiones anteriores se ha supuesto que la resistencia de carga

circuito adaptador de elevada impedancia de entrada y baja impedancia de

escalera y un amplificador seguidor.

circuito adaptador de elevada impedancia de entrada y baja impedancia de

escalera y un amplificador seguidor.

FIGURA 9.15.~Convertidor digital-analógico de modulación de anchura de impulsos.

FIGURA 9.17.~Convertidor digital-analógico de frecuencia variable.

FIGURA 9.15.~Convertidor digital-analógico de modulación de anchura de impulsos.

FIGURA 9.17.~Convertidor digital-analógico de frecuencia variable.

o o o En la tabla 9.3 se representan todos los códigos citados para el caso

o o o En la tabla 9.3 se representan todos los códigos citados para el caso

Variable En la figura 9.19 se representa la característica ideal de un convertidor

FIGURA 9.21.--Característica de un convertidor digital-analógico con error de asimetría.

Variable En la figura 9.19 se representa la característica ideal de un convertidor

FIGURA 9.21.--Característica de un convertidor digital-analógico con error de asimetría.

ooo oo1 010 011 100 101 no 111

FIGURA 9.23.-Caracteristica de un convertidor digital-analógico con error de linealidad.

9.2.4 Acoplamiento de un convertidor digital-analógico a un

ooo oo1 010 011 100 101 no 111

FIGURA 9.23.-Caracteristica de un convertidor digital-analógico con error de linealidad.

9.2.4 Acoplamiento de un convertidor digital-analógico a un

FIGURA 9.27.-Esquema del circuito de acoplamiento con circuito de selección de periférico.

En el caso más general la barra de información es utilizada por el proce-

FIGURA 9.27.-Esquema del circuito de acoplamiento con circuito de selección de periférico.

En el caso más general la barra de información es utilizada por el proce-

diagrama de bloques se representa en la figura 9.30. Variable

grama de bloques es similar al de la figura 9.30 y se representa en la figura

diagrama de bloques se representa en la figura 9.30. Variable

grama de bloques es similar al de la figura 9.30 y se representa en la figura

9.3.2 Convertidores de salida en paralelo a::

> o s1 a Bn· digilal

a) Actuación totalmente simultánea

Aproximaciones sucesivas La tensión analógica a convertir se aplica a una de las entradas de un

9.3.2 Convertidores de salida en paralelo a::

> o s1 a Bn· digilal

a) Actuación totalmente simultánea

Aproximaciones sucesivas La tensión analógica a convertir se aplica a una de las entradas de un

FIGURA 9.34.-Convertidor analógico-digital de salida en paralelo en bucle cerrado.

La unidad de control puede tener dos modos de operación:

2) Permanecer en un estado inicial hasta que recibe una orden de inicio

FIGURA 9.34.-Convertidor analógico-digital de salida en paralelo en bucle cerrado.

La unidad de control puede tener dos modos de operación:

2) Permanecer en un estado inicial hasta que recibe una orden de inicio

Puesta a cero del contador