PRACTICA 2
Carrera: Mecatrónica
Profesor:
Marco Antonio Reyes González
Alumnos:
EQUIPO 2
2
Un PLD está formado por una matriz de compuertas AND y puertas OR, que se
pueden programar para conseguir funciones lógicas específicas.
Todos los PLD están formados por matrices programables. Esencialmente, una
matriz programable es una red de conductores distribuidos en filas y columnas con
un fusible en cada punto de intersección. Las matrices pueden ser fijas o
programables.
Facilidad de diseño
3
Prestaciones
Los PLDs TTL que hay en el mercado tienen tiempos de conmutación tan rápidos
como los circuitos integrados de función fija más veloces. Los PLDs ECL son todavía
más rápidos. Sin embargo, el incremento de velocidad obtenido con los dispositivos
CMOS, que ya han igualado o superado en prestaciones a los dispositivos TTL, está
provocando el abandono de la tecnología bipolar por parte de los fabricantes. En
cuanto al consumo de potencia, los PLDs generalmente consumen menos que el
conjunto de chips a los que reemplazan.
Fiabilidad
Economía
Seguridad
Los PLDs tienen fusibles de seguridad que impiden la lectura de los dispositivos
programados, protegiendo los diseños frente a copias.
Además de los puntos mencionados, podemos añadir que los PLDs facilitan el
ruteado de las placas de circuito impreso debido a la libertad de asignación de
4
patillas que proporcionan. Permiten realizar modificaciones posteriores del diseño y
en ocasiones hacen posible la reutilización de circuitos impresos con algunos fallos,
mediante una reasignación de los PLDs.
CLASIFICACION DE PLDs
Está formada por un conjunto fijo de puertas AND (no programable) conectadas
como decodificador y una matriz programable OR.
Se utiliza como memoria direccionable y no como
dispositivo lógico.
5
2. Matriz lógica programable PLA (Programmable Logic Array).
Es un PLD formado por una matriz AND programable y una matriz OR programable.
También se denomina FPLA (Field Programmable Logic Array) debido a que es el
usuario y no el fabricante el que la programa.
Es el desarrollo más reciente (1985). Al igual que la PAL se forma con una matriz
AND programable y una matriz OR fija. Las dos principales diferencias son:
6
1. Es reprogramable: usa la tecnología 𝑬𝟐 CMOS (Electrically Erasable
CMOS) CMOS borrable eléctricamente en lugar de fusibles.
2. Tiene configuraciones de salida programables.
Dentro de una GAL, cada fila está conectada a la entrada de una puerta AND, y
cada columna a una variable de entrada o a su complemento. Dependiendo de la
7
distribución de las celdas que estén activadas (ya sean variables de entrada o sus
complementos) se obtiene un producto, pero debió a que todas las celdas son
reprogramables, se pueden activar o desactivar las celdas a la compuerta según sea
necesario, y de esta manera obtener cualquier operación producto que se desee.
8
Estructura de un archivo fuente ABEL
1. Cabecera.
2. Declaraciones.
3. Descripción de Lógica.
4. Vectores de prueba.
5. Fin.
9
4. Declaración de constantes.
5. Declaración de Macro.
6. Declaración de librerías.
ESTRUCTURA GRAFICA
PROGRAMADOR
Motor de procesamiento con algoritmo ultra rápido ARM9 32 Bit MCU + Linux.
10
Velocidad de programación hasta un 30% más rápido que SuperPro 500P.
Programas dispositivos con Vcc tan bajo como 1.2V.
Conductores universales de 48 pines interconstruidos.
Dispone de programar / probar de circuitos integrados y memorias lógicas TTL
/ CMOS.
Algoritmos de programación único fabricante IC aprobados proporcionan una
alta fiabilidad. Verificación Vcc al ( +5% ~ -5%) y ( 10 % ~ 10%) mejora la
fiabilidad de programación.
Proporciona protección de sobre corriente y sobretensión para la seguridad
del chip y hardware de programación .
Compatible con Windows XP / Vista / 7/8 ( 32/64 bit)
PROCEDIMIENTO
1. Ver que hace el sistema, analizar la lógica del sistema por lo tanto debemos conocer
ya previamente las tres funciones simplificadas que describen el sistema comparador.
2. Analizar la matrícula de la GAL a emplear para posteriormente revisar su hoja de
datos.
3. Iniciar con la programación en ABEL, seguir el esquema de la estructura gráfica y la
teoría vista en clase para cada uno de los elementos básicos que componen un
archivo de fuente ABEL HDL. (Instalar el programa previamente).
4. Instalar e iniciar el programador” Superpro”, para conectar y programar la GAL.
5. Armar el circuito con la GAL ya programada y realizar pruebas de funcionamiento.
11
Paso 1
Deseamos analizar un sistema digital que posee dos entradas (x,y) de dos bits y
cuya función va ser comparar las salidas arrojando tres diferentes posibilidades,
cuando “x” es mayor que “y”, cuando “x” es igual a “y” y cuando “y” es mayor que “x”.
̅̅̅̅̅̅̅̅̅̅̅
A. 𝑓1(𝑥 = 𝑦) = (𝐴 ⊕ 𝐶) ̅̅̅̅̅̅̅̅̅̅̅
(𝐵 ⊕ 𝐷)
̅̅̅̅̅̅̅̅̅ + 𝐴̅𝐶
B. 𝑓2(𝑥 < 𝑦) = 𝐵̅ 𝐷(𝐴⨁𝐶)
C. 𝑓3(𝑥 > 𝑦) = 𝐴𝐶̅ + 𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐷
̅
Paso 2
Paso 3
12
Captura de pantalla
Paso 4
13
Paso 5
Construcción del circuito comparador con tres funciones distintas armado con la Gal
programada.
RESULTADOS
Los resultados se resumen a que cuando nosotros teníamos cada uno de los tres
circuitos de la práctica armados por separado funcionaban a la perfección pero se
ocuparon una gran cantidad de compuertas para lograr el resultado deseado de cada
función correspondiente al comparador, sin embargo nuestro trabajo en esta práctica
lo redujo todo a un solo circuito integrado en este caso programable.
14
Dentro de este circuito lógico, nosotros logramos introducir nuestras funciones
reducidas utilizando ISPLEVER, lo cual nos demuestra también que por muy
complejo que el sistema sea, siempre existirán dispositivos lógicos que puedan ser
programados para simplificar la construcción del mismo sistema.
Lo más laborioso para esta práctica fue la parte de la programación con respecto a la
lógica y el familiarizarse con la interfaz de ISPLEVER, pero una vez que se
comprende su estructura simple se vuelve más fácil y se adquiere una mejor lógica
de programación.
15
CONCLUSIONES
16
REFERENCIAS
Cidead. (2016). Puertas Lógicas. marzo 13, 2018, de Laboratorio Virtual de Lógica
Binaria Sitio web:
http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena6/pdf/quince
na6.pdf
Lattice. (1998). GAL22V10 Generic Array Logic. marzo 17, 2018, de Semiconductor
Corporation Sitio web: http://web.mit.edu/6.115/www/document/gal22v10.pdf
García A., Mitsiu A. (2012). Descripción de una GAL. marzo 17, de Circuitos Lógicos
programables Sitio web: http://wiki-pita.blogspot.mx/2012/08/descripcion-de-una-
gal.html
17