Universidad Autónoma de Yucatán

Facultad de Ingeniería

Dispositivos de Control

Resumen: Convertidor Analógico

Digital (ADC)
Profesor: MC. Edgar Mauricio Romero López
Alumno
 Puc Ciau José Ángel

Licenciatura: Ingeniería Mecatrónica

En el mundo real, las señales analógicas (comunes por todos lados) varían
constantemente. Estas señales pueden variar lentamente como la temperatura o
muy rápidamente como una señal de audio.

Lo que sucede con las señales analógicas es que son muy difíciles de manipular,
guardar y después recuperar con exactitud. Si esta información analógica se
convierte a información digital, se podría manipular sin problema y se puede guardar
con gran facilidad.

Un ADC (Conversor analógico a digital) es un sistema que transforma señales

analógicas en señales digitales.

Existen diferentes ADC, sin embargo, en el PSoC 1 se emplea y en otros

microcontroladores, el ADC incremental.

El ADC INC (o ADC incremental) es uno de los módulos que ofrece el PSoC
Designer para el PSoC 1. Éste usa uno o dos bloques de interruptores capacitivos
analógicos y un bloque digital. Para operar el ADC INC, se necesita colocar
correctamente el ADC INC y seleccionar los correctos parámetros.

El PGA se agrega para proporcionar una alta impedancia de entrada a la señal y

para dar más flexibilidad para el a la señal de entrada.

ADC INC: una breve descripción

La siguiente figura muestra el más alto nivel de abstracción del ADC INC:

El ADCINC es un ADC promedio que muestrea la entrada análoga (conducido por

DataClock) para producir un n-bit muestra de salida digital. La arquitectura es similar
a la de un delta-sigma ADC, pero operacionalmente similar a un integrador ADC. El
ADC funciona como un integrador que se puede restablecer al comienzo de cada
conversión A continuación se da un diagrama simplificado del ADC incremental.

Suponiendo que la entrada sea constante y positiva, se integra hasta que sea mayor
que el valor de referencia del comparador. En este punto, la selección de referencia
(Ref + o Ref-) se hace para que la señal se integre nuevamente a cero. El valor del
contador se incrementa cuando la salida del comparador es alta. El proceso se
repite para 2n ciclos, para obtener una resolución de n bits. Antes de la próxima la
muestra, se convierte, el integrador se restablece. El número de ciclos en los que la
salida del comparador es positiva se cuenta para obtener el resultado digital.

Las características del ADC INS son:

 De 6 a 14 bits de resolución
 Salida PWM de 8 bits Síncrona opcional.
 Entrada Diferencial Opcional.
 Salida con signo o sin signo.
 Frecuencias de muestreo de hasta 15.6 ksps (6bits).
 Rango de entrada definido por referencias externas o internas.
 Reloj interno o externo.

Este módulo tiene una frecuencia de datos máxima de hasta 8MHz, pero se
recomienda no usar relojes de más de 2MHz por razones de linealidad en la
conversión. Este ADC solo puede colocarse una vez, ya que hace uso del
decimador por hardware en lugar de usar un bloque digital. Este es el ADC que
mejor uso de los recursos hace. Es posible agregarle un modulador de segundo
orden usando un bloque SC adicional para mejorar la linealidad cuando se usan
relojes de 8MHz.
n
Este ADC requiere de 2 -1 ciclos de integración para generar una salida de n bits
de resolución. Las aplicaciones de procesamiento de señal y medición de voltaje
analógico en PSoC requieren el uso de una referencia de tierra y voltaje de
precisión. La selección de la tierra analógica correcta y la referencia de voltaje es
esencial para establecer el rendimiento preciso del sistema. El PSoC ofrece una
considerable flexibilidad en el establecimiento de referencias. El voltaje de
referencia en el PSoC se muestra a continuación:

Valor de REF MUX Voltaje de Entrada AGND

(Vdd/2)+/-BandGap 1.2 – 3.8 2.5 (V /2)
dd
(Vdd/2)+/-(Vdd/2) 0 – 5.0 (V -V ) 2.5 (V /2)
ss dd dd
BandGap+/-BandGap 0 – 2.6 1.3
(1.6 BandGap)+/-(1.6 BandGap) 0 – 4.16 2.08
(2 BandGap)+/-BandGap 1.3 – 3.9 2.6
(2 BandGap)+/-P2[6] (2.6-V ) – (2.6+V ) 2.6
P2.6 P2.6
P2[4]+/-BandGap (P -1.3)-( P +1.3) P
2.4 2.4 2.4
P2[4]+/-P2[6] (P - P )-( P + P ) P
2.4 2.6 2.4 2.6 2.4
Tabla 1. Voltaje de referencia en el PSoC 1.

La tierra analógica no es cero, sino una señal derivada. Como tal, se puede esperar
que tenga una cierta cantidad de ruido. El ruido de intervalo de banda se multiplica
por la ganancia del generador de referencia, por lo que AGND = 2 * BandGap tiene
el doble de ruido que AGND = BandGap. El voltaje de tierra analógico de 2 *
BandGap es de aproximadamente 700 nV / rtHz a 1.0 kHz. Al igual que con la
mayoría de los circuitos lineales CMOS, el ruido de intervalo de banda es
proporcional a 1 / f.

Para añadir un ADC, se requiere configurar un conjunto de parámetros, entre los

que se encuentran:

 Data Format: Determina el formato de los datos que pueden se con o sin
signo.
  Resolution: La resolución en bits del ADC. Se puede elegir de 6 a 14 bits de
resolución.
 Data Clock. Este reloj determina la frecuencia de muestreo. Es necesario que
se seleccione el mismo reloj para las columnas analógicas y digitales o de lo
contrario este módulo no funciona bien. Debe de ser mayor a 250KHz si el
CPU va a 24 MHz, de lo contrario puede llegar hasta 125KHz. Siempre debe
ser menor a la frecuencia del CPU.

El PWM genera una interrupción cada 256 cuentas del reloj de datos. El Contador
integra la señal por 2n-6 ciclos. Se requiere un ciclo extra para reiniciar el integrador
y procesar los datos. La frecuencia máxima permitida es 8MHz.

 PosInput: Entrada Principal al ADC.

 NegInput: Entrada inversora para el modo diferencial. Puede asignársele un
peso mediante su parámetro de ganancia. Si no se va a usar el modo
diferencial, se desconecta en el parámetro de ganancia.
 NegInput Gain: Selecciona el peso para la entrada inversora.