IV.

HASIL DAN PEMBAHASAN

4.1 Perhitungan
4.1.1 Perhitungan Laju Keandalan dan Laju Kegagalan
Perhitungan laju keandalan dan kegagalan yang dilakukan menggunakan rumus
hitung berdistribusi eksponensial, hal ini dilakukan karena sistem ini dianggap memiliki
kegagalan kosntan. Berikut merupakan rumus distribusi eksponensial yang digunakan adalam
perhitungan ini :

 Failure Rate (Laju Kegagalan (λ)) =

jumlah kegagalan / jumlah waktu operasi

 Laju keandalan
R(t) = λ * EXP^((-λ).t)
 Distribusi Eksponensial
Z(t) = f(t) / R(t)
 Cumulative Distribution Function
F(t) = 1 – EXP^(-λ.t)
Tabel 4.1. Perhitungan Laju Kegagalan, Laju Keandalan dan Distribusi Eksponensial.

Untuk mengetahui perhitungan keandalan dalam suatu sistem, langkah awal yang
harus diakukan ialah menentukan rangkaian yang digunakan dalam sistem tersebut.
Rangkaian yang digunakan pada sistem loop 7102 yaitu rangkaian seri.
 PIT PLC XS SV ESV

Gambar 4.1. Diagram Blok Sistem Loop 7102

Dari keterangan diatas, didapatkan rumus perhitungan keandalan sistem :
R(s) = R1*R2*R3*R4*R5
Perhitungan keandalan dalam sistem loop 7102 :
R(s) = 0,201483*0,978338*0,17997*0,187677*0,449132
= 0,0029902
Menentukan Fault Tree Analysis (FTA)
Dari gambar P&ID pada Loop 7102 dapat diketahui bahwa keadalan fokus pada sistem
distribusi yang optimal. Karena setiap sistem akan mengalami kegagalan akibat
pendistribusian yang salah. Oleh karena, hal terpenting ialah menetapkan kegagalan yang
memiliki risiko tinggi pada sistem distribusi yang tidak berjalan secara baik pada Loop 7102
Fault Tree Analysis dapat dilihat pada Gambar berikut:
PIT SV XS PLC ESV PL 7102

Gambar 4.2. Fault Tree Analysis pada PL 7102

Dari gambar rangkaian seri tersebut dapat dijabarka bahwa Logic-Gate yang digunakan
adalah OR-Gate sehingga jika salah satu dari elemen tersebut mengalami kegagalan maka
seluruh sistem dapat mengalami masalah yang dapat menimbulka risiko yang besar karena
tidak adanya sistem backup pada elemen-elemen yang terpasang.
4.1.4 Perhitungan PFD dan Penentuan SIL

Tabel 4.2 Data Perhitungan PFD

Dari data diatas, hasil perhitungan PFD total ialah 0,755185

SIL (Safety Integrity Level) merupakan angka target untuk PFD (probability failure on
demand) dari SIF (safety instrumented function). Semakin tinggi ketersediaan fungis keamananya,
semakin tinggi pula nilai SIL tersebut. Dari tabel data perhitungan PFD diatas diperoleh bahwa sistem
meggunakan SIL 0. Nilai SIL dapat dilihat dalam tabel dibawah ii

Tabel 4.3. Safety Integrity Level

Dari jumlah perhitungan PFD total ialah 0.755185, maka SIL yang
digunakan yaitu SIL 0

4.2 Pembahasan

Dari data diatas dapat diketahui bahwa loop 7102 memiliki 4 elemen yaitu sesor XS,
SV dan ESV, PLC. PIT berfungsi sebagai sebagai sensor sedangkan XS, SV dan ESV
sebagai aktuator dan PLC sebagai kotroler. Setiap elemen tersebut memiliki kegagalan yang
tidak sama yang dapat mempengaruhi setiap keadalan dalam sistem. Jika dilihat dari
kegagalan yang dialami maka PIT, XSV dan SV memiliki jumlah kegagalan tertinggi dengan
jumlah 6 kegagalan sedangkan kegagalan dengan jumlah paling sedikit adalah 2. Jumlah
kegagalan dalam sistem mempengaruhi kendalan itu sediri beserta sistemnya, hal tersebut
mempengaruhi jumlah keadalan.
 Dari jumlah perhitungan sistem diatas diketahui bahwa laju keandalan terbesar
diperoleh PLC dengan nilai R (t) sebesar 0,978 sedangkan nilai keandalan terendah adalah
XS dengan nilai R(t) sebesar 0,17997. Dari data tersebut dapat diketahui bahwa PLC
menujukkan kinerja yag baik dalam kerja sistem. Sedangkan dalam hal ini PLC harus perlu
dilakukan pengawasan atau pemeliharaan atau dilakukan pergantian elemen karena apabila
laju keandalan semakin kecil mempengaruhi keandalan dari sistem yang berjalan.

Sistem dalam loop 7102 seluruhya menggunakan rangkaian seri, sehingga total
kendalan kombiasi memiliki nilai 0,00299. Rangkaian seri tersebut juga menunjukkan bahwa
sistem menggunakan analisa FTA berupa OR-Gate. Memiliki arti, jika salah satu elemen
mengalami kegagalan maka sistem juga akan mengalami kegagalan operasi berupa
penurunan kinerja sistem. Sistem penggunaan ragkaian seri ini memiliki risiko yang cukup
rendah karena tidak ada backup apabila salah satu elemen mengalami kegagalan. Sebab
dalam sistem loop 7102 seluruh elemen harus memiliki kendalan yang tinggi.

Perhitugan PFD sistem loop 7102 menunjukkan hasil yang sangat tinggi. Rangkaian
ini menggunakan voting 1001 menghasilkan nilai PDF avg sebesar 0,7551855. Hasil nilai
PDF tersebut dimasukkan kedalam persamaan tabel SIL (Safety Intregity Level) akan masuk
ke dalam kategori SIL 0 jadi sistem disimpulkan sistem dalam kondisi yang tidak baik.
Sedangkan jika nilai PFD besar pada loop 7102 berada didalam level terendah. Maka perlu
dilakukan pergatian elemen yang mengalami kelajuan rendah dega elemen yang baru yang
dapat mendukung kinerja sistem.