UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

LABORATORIO 3: CIRCUITOS
ARITMÈTICOS Y LÒGICOS PARA EL
MANEJO DE DATOS
Goytendía Delgado, Kendall E. 20130369I
Límaco Porras Waldir 20161159F
Jaramillo Quezada, Harry Willian's 20144138D
Loza Diburga, Jesus 20130397B
waldirlp1997@gmail.com kendallgd.u@gmail.com harry.jaramillo.quezada@gmail.com
jesu1434@gmail.com

Objetivos:
 Diseñar y simular circuitos integrados aritméticos como: sumadores (7483), restadores y
multiplicadores.
 Entender el funcionamiento de los teclados matriciales y sus circuitos de control
(decodificador de teclado 74C922).
 Implementar circuitos combinacionales utilizando decodificadores, codificadores,
multiplexores y sumadores.
Introducción
El realizar cálculos de manera rápida y confiable ha sido para el hombre siempre una necesidad. El
procesamiento de información lo ha acompañado desde sus inicios y ha permitido la evolución de la
tecnología (ensayo y error) y la ciencia. Esta necesidad dio inicio a inventos como las calculadoras
mecánicas y posteriormente las computadoras, las cuales cuenta con un CPU que les permite realizar
cálculos rápidos (nanosegundos). El CPU evoluciono de los circuitos digitales; circuitos como sumadores,
restadores, multiplicadores, etc, han sido la base para el desarrollo del cálculo actual, es por ello muy
importante entender cómo funcionan dichos circuitos.

1. SIMULAR EN PROTEUS Y EXPLICAR CÓMO FUNCIONA EL SIGUIENTE CIRCUITO .

Explicación:

El funcionamiento del comparador de 4 bits modelo 74LS83. El circuito es un completo comparador de 4

bits con entradas auxiliares. Este comprara 2 switch de 4 bits cada uno de ellos. Las entradas pueden estar
en binario como en código BCD el resultado lo muestra mediante 3 salidas, “A mayor que B”, “A menor
que B” y “A igual que B”. Para poder expandir los buses de entrada, las entradas Auxiliar se pueden
conectar a otro módulo como este. Si no se va a realizar esta operación la entrada auxiliar A igual que B
se utilizará como bit de Habilitación. El funcionamiento interno de este componente está compuesto de 4
comparadores de 1 bit según el modelo COM-1.

1
 UNIVERSIDAD NACIONAL DE INGENIERÍA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

Circuito:

U3:A
1
3
2

74HC32

U3:B
4
6
5

10

9
U1 74HC32
SW1
A 10
8
A1 S1
9
6
U3:C
4
C U2:A
3
1
A2
A3
A4
S2
S3
S4
2
15
74HC32

THUMBSWITCH-HEX
1 2 11
B1
7
B2

8
4
74LS04 B3
U2:B 16
B4
3 4 13 14
C0 C4

11
74LS83

9
74LS04
U2:C
U2:E U2:F
5 6 74LS04 74LS04

10

8
B SW2 74LS04
U2:D
5
2

4
C 13 12
U4:A U4:B
THUMBSWITCH-HEX 74HC08 74HC08
74LS04

1 3

6
1

0
A<B A=B A>B

2. EMPLEANDO MUX 74151, DISEÑE Y SIMULE EN PROTEUS UN CIRCUITO QUE PERMITA

VISUALIZAR EN UN DISPLAY DE 7 SEGMENTOS EL MENSAJE CIRCUITO DIGITAL. E MPLEAR
THUMBSWICH PARA EL INGRESO DE LOS BITS .

2
 UNIVERSIDAD NACIONAL DE INGENIERÍA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

U1 U2 U3 U4
4 5 4 5 4 5 4 5
X0 Y X0 Y X0 Y X0 Y
3 3 3 3
X1 X1 X1 X1
2 6 2 6 2 6 2 6
X2 Y X2 Y X2 Y X2 Y
1 1 1 1
X3 X3 X3 X3
15 15 15 15
X4 X4 X4 X4
14 14 14 14
X5 X5 X5 X5
13 13 13 13
X6 X6 X6 X6
12 12 12 12
X7 X7 X7 X7
11 11 11 11
A A A A
10 10 10 10
B B B B
9 9 9 9
C C C C
7 7 7 7
E E E E
74S151 74S151 74S151 74S151

SW1

0
C

16
15
14
13
12

10
11

9
THUMBSWITCH-HEX RN1
220

1
2
3
4
5
6
7
8
1 U5:A
2 U13:A
6 1 U19:B
4 3 4
5 2 6
74LS21 5
74LS32
9 U5:B 74LS32
10
8
12 U15:A
13 1 U15:C
74LS21 3 9
1 U6:A 2 8
2 U13:B 10
6 4 74LS32
4 6 74LS32
5 5 U14:B
74LS21 4
9 U6:B 74LS32 6
10 5
8
12 74LS32
13
74LS21
1 U7:A U19:A
2 U13:C 1
6 9 3
4 8 2 U17:D
5 10 12
74LS21 74LS32 11
9 U7:B 74LS32 13
10
8 U13:D 74LS32
12 12 U14:C
13 11 9 U14:D
74LS21 13 8 12
1 U8:A 10 11
2 74LS32 13
6 74LS32
4 74LS32
5 U14:A
74LS21 1
9 U8:B 3
10 2
8 U18:A
12 74LS32
13 1 2
74LS21
1 U9:A U16:A
74LS04
2 1
6 2 12
4 13
5
74LS21 74LS27
9 U9:B
10
8 U15:D
12 12 U17:B
13 11 4 U17:C
74LS21 13 6 9
1 U10:A 5 8
2 74LS32 10
6 74LS32
4 U17:A 74LS32
5 1
74LS21 3
9 U10:B 2
10
8 74LS32
12
13
74LS21
1 U11:A
2
6
4
5
74LS21
9 U11:B
10 U15:B
8 4
12 6
13 5
74LS21
1 U12:A 74LS32
2
6
4
5
74LS21
9 U12:B
10
8
12
13
74LS21

3
 3.

A 7 8 9
B 4 5 6
C 1 2 3
ON
D 0 =
C +

1
2
3
4
U3:D U6 U8
13 12 3 2 10 9
D0 Q0 D0 Q0
4 5 11 7
D1 Q1 D1 Q1
U3:C 7 6 12 6
74LS04 D2 Q2 D2 Q2
8 9 13
D3 Q3 D3
5 6 13 12 1 15
D4 Q4 D4 EO
14 15 2
D5 Q5 D5
U3:B 17 16 3 14
74LS04 D6 Q6 D6 GS
18 19 4
U1 U2:A D7 Q7 D7
3 4
15 3 2 4 1 5
D0 Q0 A Y0 OE EI
1 2 3 5 U3:A 11
D1 Q1 B Y1 74LS04 LE
10 6 6 4532
D2 Q2 Y2
9 7 1 7 1 2 74LS373
D3 Q3 E Y3
U1(UP)
5 12 74HC139
UP TCU 74LS04
U4
4 13
DN TCD
11
PL

Funcionará adecuadamente a la frecuencia de 300ms.

14
MR 0 Se presiono una tecla.
74LS193
NAND_4
U3:E
R1 U7 U9
11 10 3 2 10 9
D0 Q0 D0 Q0
FRECUENCIA DE CLOCK PARA QUE FUNCIONE ADECUADAMENTE .

10k 4 5 11 7
D1 Q1 D1 Q1
U3:F 7 6 12 6
74LS04 D2 Q2 D2 Q2
8 9 13
R2 D3 Q3 D3
9 8 13 12 1 15
D4 Q4 D4 EO
10k 14 15 2
D5 Q5 D5
U5:A 17 16 3 14
74LS04 D6 Q6 D6 GS
18 19 4
UNIVERSIDAD NACIONAL DE INGENIERÍA

R3 D7 Q7 D7
1 2
10k 1 5
OE EI
U5:B 11
74LS04 LE
4532
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

R4 3 4 74LS373
10k
74LS04
SIMULAR EN PROTEUS Y EXPLICAR CÓMO FUNCIONA EL SIGUIENTE CIRCUITO
DECODIFICADOR DE TECLADO M ATRICIAL . DETERMINAR EN EL SIMULADOR , LA

4
 UNIVERSIDAD NACIONAL DE INGENIERÍA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

4. DISEÑAR, SIMULAR EN PROTEUS E IMPLEMENTAR UN CIRCUITO QUE CONVIERTA UN

NÙMERO BINARIO DE 8 BITS ( EMPLEAR DOS THUMBSWICH) A FORMATO BCD Y LOS MUESTRE
EN DISPLAY DE 7 SEGMENTOS .

U29 U30
5 4 7 13
Y3 A0 S0 A QA
3 1 1 12
A1 S1 B QB
14 13 2 11
A2 S2 C QC
12 10 6 10
A3 S3 D QD
4 9
BI/RBO QE
6 5 15
N0 B0 RBI QF
2 3 14
B1 LT QG
15
B2
11 7448
B3
7 9
C0 C4
74283
Y0
SW2
Y1

5
U23
A0 S0
4 5
U24
A0 S0
4 5
U25
A0 S0
4 5
U26
A0 S0
4
M0
6
C Y2
Y3
3 1 3 1 3 1 3 1 THUMBSWITCH-HEX
A1 S1 A1 S1 A1 S1 A1 S1 M1
14 13 14 13 14 13 14 13
A2 S2 A2 S2 A2 S2 A2 S2 M2
12 10 12 10 12 10 12 10
A3 S3 A3 S3 A3 S3 A3 S3 M3
6 6 6 6
B0 B0 B0 U15:C B0
2 2 2 2
B1 B1 B1 B1
15 15 15 9 15
B2 Y2 B2 Y3 B2 B2 SW1
11 11 11 8 11
B3 B3 B3 D1 B3 X0
10
Y0

Y1
7
C0 C4
9 7
C0 C4
9 7
C0 C4
9
D3
7432
7
C0 C4
9
F
C X1
X2
X3
74283 74283 74283 74283 THUMBSWITCH-HEX

U15:D
D2
12
11
13
U27
10 7432
M0 A0
12
M1 A1 U28 U31
13
M2 A2
15 5 4 7 13
M3 A3 M0 A0 S0 A QA
9 3 1 1 12
B0 M1 A1 S1 B QB
11 14 13 2 11
B1 M2 A2 S2 C QC
14 12 10 6 10
B2 M3 A3 S3 D QD
1 4 9
B3 U15:B BI/RBO QE
2 7 6 5 15
A<B QA<B B0 RBI QF
3 6 4 2 3 14
A=B QA=B B1 LT QG
4 5 6 15
A>B QA>B N0 N0 B2
5 11 7448
B3
7485
7432 7 9
C0 C4
74283

U1 U2 U17 U18
5 4 5 4 U6:A 5 4 7 13
A0 S0 A0 S0 A0 A0 A0 S0 A QA
3 1 3 1 3 1 1 12
A1 S1 A1 S1 A1 A1 A1 S1 B QB
14 13 14 13 1 2 14 13 2 11
A2 S2 A2 S2 A2 A2 A2 S2 C QC
12 10 12 10 12 10 6 10
A3 S3 A3 S3 A3 A3 A3 S3 D QD
4 9
7404 BI/RBO QE
6 6 6 5 15
B0 B0 U3 B0 RBI QF
2 2 2 3 14
B1 B1 D3 B1 LT QG
15 15 15
B2 B2 B2
11 11 11 7448
B3 B3 B3
D2
7 9 7 9 7 9
C0 C4 C0 C4 C0 C4
XOR
74283 74283 74283
U4
D1

U7
XOR
U5
5
C0
2 1 AND
X0
X1
X2
X3

A1 S1 B0
14 12
A2 S2 B1
3
B1
13 10
B2 C2
7482

U8
10
A0
12
A1
13
A2
15
A0 A3
9
B0
11
Y0

Y1

Y2

Y3

A1 B1
14
B2
1
A2 B3 U10:A
2 7
A<B QA<B
3 6 1
A3 A=B QA=B
4 5 3
A>B QA>B U11
2
7485
7432

U9
B0 U10:B
10 AND
A0
12 4
B1 A1
13 6
A2 D3
15 5
A3
9
B0
11 7432
B1
14
B2
1
B3
2 7
A<B QA<B C0
3 6
A=B QA=B
4 5
A>B QA>B C1
7485

U12
U10
10
A0 D2
12
A1
13
A2
15 AND_3
A0 A3
9
B0
11
A1 B1
14
B2
1
A2 B3 U10:C
2 7
A<B QA<B
3 6 9
A3 A=B QA=B
4 5 8
A>B QA>B
10
7485
7432

U14
U22
10
A0 U15:A
12
A1 C1
13 1
A2
15 AND 3
A0 A3 U13 D1
9 2
B0
11
A1 B1 C0
14 7432
B2
1
A2 B3 U10:D
2 7
A<B QA<B
3 6 12 AND
A3 A=B QA=B
4 5 11
A>B QA>B
13
7485
7432

5
 U29 U30
5 4 7 13
Y3 A0 S0 A QA
5.
3 1 1 12 U21
A1 S1 B QB SW1
14 13 2 11 5 4
A2 S2 C QC NUMERO 1 A0 S0 Q0
12 10 6 10 3 1
A3 S3 D QD A1 S1 Q1
4 9 14 13
BI/RBO QE C
3 A2 S2 Q2
6 5 15 12 10
N0 B0 RBI QF A3 S3 Q3 SIGNO
2 3 14
B1 LT QG
15 6
B2 SW2 B0
11 7448 2
B3 Q4 B1
15
Q5 B2
7 9 11
C0 C4 C
2 Q6 B3
Q7
74283 7 9
C0 C4
74283 U19:A
U20 1 R1
U23 U24 U25 U26 10 U32 3
SW3 Q4 A0
5 4 5 4 5 4 5 4 12 AND 2
A0 S0 A0 S0 A0 S0 A0 S0 M0 W0 Q5 A1 220
3 1 3 1 3 1 3 1 13
A1 S1 A1 S1 A1 S1 A1 S1 M1 W1 Q6 A2
14 13 14 13 14 13 14 13 15 7432
A2 S2 A2 S2 A2 S2 A2 S2 M2 NUMERO2 C
2 W2 Q7 A3
12 10 12 10 12 10 12 10 9
A3 S3 A3 S3 A3 S3 A3 S3 M3 W3 W4 B0
11
W5 B1
6 6 6 6 14
B0 B0 B0 U15:C B0 SW4 W6 B2
2 2 2 2 1
B1 B1 B1 B1 W4 W7 B3
15 15 15 9 15 2 7
B2 Y2 B2 Y3 B2 B2 W5 A<B QA<B
11 11 11 8 11 3 6
EJERCICIO 4)

B3 B3 B3 D1 B3 A
C W6 A=B QA=B
10 4 5
Y0 W7 A>B QA>B
7 9 7 9 7 9 7 9
C0 C4 C0 C4 C0 C4 C0 C4
7432 7485
Y1 D3
74283 74283 74283 74283

U15:D X7
D2 U16
12 10 9
A1 S1
11 8 6 5 4
A2 S2 A0 S0 Y0
13 3 2 3 1
U27 A3 S3 A1 S1 Y1
1 15 14 13
A4 S4 A2 S2 Y2
10 7432 12 10
M0 A0 A3 S3 Y3
12 11
M1 A1 U28 U31 B1
13 7 6
M2 A2 X5 B2 B0
15 5 4 7 13 4 2
M3 A3 M0 A0 S0 A QA B3 B1
9 3 1 1 12 10 9 16 15
B0 M1 A1 S1 B QB Q0 A1 S1 B4 B2
11 14 13 2 11 8 6 11
B1 M2 A2 S2 C QC Q1 A2 S2 B3
14 12 10 6 10 3 2 13 14
B2 M3 A3 S3 D QD Q2 A3 S3 C0 C4
1 4 9 1 15 7 9
B3 U15:B BI/RBO QE Q3 A4 S4 C0 C4
2 7 6 5 15 74LS83
A<B QA<B B0 RBI QF
3 6 4 2 3 14 11 74283
A=B QA=B B1 LT QG W0 B1
4 5 6 15 7
A>B QA>B N0 N0 B2 B2
5 11 7448 4
B3 B3
7485 16
B4
7432 7 9
C0 C4
13 14
W1 C0 C4
74283
74LS83

W2 X2
AND
U1 U2 U17 U18
5 4 5 4 U6:A 5 4 7 13
A0 S0 A0 S0 A0 A0 A0 S0 A QA
3 1 3 1 3 1 1 12
A1 S1 A1 S1 A1 A1 A1 S1 B QB
14 13 14 13 1 2 14 13 2 11
A2 S2 A2 S2 A2 A2 A2 S2 C QC W3
12 10 12 10 12 10 6 10
A3 S3 A3 S3 A3 A3 A3 S3 D QD
4 9
7404 BI/RBO QE
6 6 6 5 15
B0 B0 U3 B0 RBI QF
2 2 2 3 14
B1 B1 D3 B1 LT QG X0
15 15 15
B2 B2 B2 0
11 11 11 7448 10 9
B3 B3 B3 A1 S1 X0
8 6
D2 A2 S2 X1
7 9 7 9 7 9 3 2
C0 C4 C0 C4 C0 C4 A3 S3 X2
XOR 1 15
A4 S4 X3
74283 74283 74283
U4 11
D1 B1
7
X1 B2
4
U7 B3
10 9 16
Q4 A1 S1 B4
8 6
Q5 A2 S2
XOR 3 2 13 14
U5 Q6 A3 S3 C0 C4
1 15
Q7 A4 S4
5 74LS83
C0
2 1 AND 11
A1 S1 B0 W4 B1

X0
X1
X2
X3
14 12 7
A2 S2 B1 B2
3 4
B1 B3
13 10 16
B2 C2 B4
7482 13 14
W5 C0 C4
74LS83
U8
10
A0
12 X9
A1 W6
13 AND
A2
15
A0 A3
9
B0
11
A1 B1

Y0
Y1
Y2
Y3
14
B2 W7
1
A2 B3 U10:A
2 7
A<B QA<B
3 6 1
A3 A=B QA=B
4 5 3
A>B QA>B U11
2
7485
7432

U9
B0 U10:B
10 AND
A0
12 4
B1 A1
13 6
A2 D3
15 5
A3
9
B0
11 7432
B1
14
B2
1
B3
2 7
A<B QA<B C0
3 6
A=B QA=B
4 5
A>B QA>B C1
7485

U12
U10
10
A0 D2
UNIVERSIDAD NACIONAL DE INGENIERÍA

12
A1
13
A2
15 AND_3
A0 A3
9
B0
11
A1 B1
14
B2
1
A2 B3 U10:C
2 7
A<B QA<B
3 6 9
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

A3 A=B QA=B
4 5 8
A>B QA>B
10
7485
7432

U14
U22
10
A0 U15:A
12
A1 C1
13 1
A2
15 AND 3
A0 A3 U13 D1
9 2
B0
11
A1 B1 C0
14 7432
B2
1
A2 B3 U10:D
2 7
A<B QA<B
3 6 12 AND
A3 A=B QA=B
4 5 11
A>B QA>B
13
7485
7432
DISEÑAR Y SIMULAR EN PROTEUS E IMPLEMENTAR UN CIRCUITO SUMADOR -RESTADOR
DE DOS NUMEROS DE 8 BITS . LOS NÙMEROS ESTÀN EN FORMATO BCD ( CADA DÌGITO DEBE
SER MENOR A 10) Y LA VISUALIZACIÒN TAMBIÈN DEBE SER EN FORMATO BCD Y MOSTRARSE
EN DISPLAY DE 7 SEGMENTOS ( PARA LA VISUALIZACIÒN EMPLEAR EL CIRCUITO DEL

6
 UNIVERSIDAD NACIONAL DE INGENIERÍA
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

6. DISEÑAR, SIMULAR EN PROTEUS E IMPLEMENTAR UN DECODIFICADOR DE TECLADO

EMPLEANDO EL 74 C 922. ADICIONE A CADA UNA DE LAS CUATRO SALIDAS DEL 74 C 922 UNA
RESISTENCIA Y UN LED PARA VISUALIZAR LA SALIDA. ¿Q UÈ INDICA EL PIN DA?

C2

10nF

C1

1nF

9 8 7 A
R5
D5
U1
240
11 6
6 5 4 B
10
X1
X2
KBM
OSC
5
LED-GREEN

8
7
X3
12 D1
X4 DA
13
R1
3 2 1 C OE
240
1 17 LED-GREEN
2
Y1 A
16
D2
ON Y2 B R2
+ = 0 C
D
3
4
Y3
Y4
C
D
15
14 240
LED-GREEN
D3
4

MM74C922 R3
240
LED-GREEN
D4
R4
240
LED-GREEN

Explicación:

Cada tecla es en realidad un pulsador. Para saber si hemos presionado una tecla, debemos hacer un
"barrido" al teclado "preguntando si "alguna tecla se ha presionado". El barrido se realiza por fila y se
leen las columnas.

Cuando realizamos el barrido, lo que se debe generar en un código único por cada tecla presionada, dicho
código se denomina código SCAN.

En el caso mostrado se presionó el número 5 del teclado matricial y como consecuencia se puede observar
el 5 en binario (0101).

De forma adicional a los 4 leds se adicionó un led a la salida DA para poder visualizar cada vez que hay
un cambio en el 74C922.

7
 7.
C1

10nF

C2

1nF

U1
11 6
A A X1 KBM
9 8 7 10 5
CARÁCTER F.

X2 OSC
8
X3
7 12
X4 DA ?
13
B 6 5 4 B OE
1 17
Y1 A
2 16
Y2 B
3 15
C C Y3 C
3 2 1 4 14
Y4 D
MM74C922
ON
D = 0 D
+ C

4
3
2
1
# *
U13:B
5
4
6

74LS01 U3:C U12:B

U13:A 9 U7:A 4
2 8 1 6 RN1
1 10 2 12 5 1 16
3 13 2 15
74LS32 74LS08 3 14
74LS01 74LS11 4 13
U4:A 5 12
U13:C 1 U2 6 11
8 3 23 1 U7:B 7 10
A 0 U8:B
10 2 22 2 3 8 9
B 1
9 21 3 4 6 4
C 2
74LS08 20 4 5 6 220
D 3
74LS01 5 5
U4:B 4
18 6 74LS11
U13:D E1 5
4 19 7 74LS08
E2 6
11 6 8
7 U7:C
13 5 9
8
12 10 9
9
74LS08 11 10 8
10
74LS01 13 11
U5:C 11
14
U14:A U4:C 12
9 15 74LS11
13
2 8 9 16
14
1 10 8 17
15 U8:C
3 10
74LS32 74154 U11:B 9
74LS01 74LS08 3 8
4 6 10
U14:B 5
5 74LS08
4 74LS11
6

74LS01
U4:D
U6:A 12 U9:A
2 11 1 U8:D
1 13 2 12 12
3 13 11
74LS08 13
74LS01 74LS11
U9:B 74LS08
3
4 6
5

74LS11 U8:A
U9:C 1
UNIVERSIDAD NACIONAL DE INGENIERÍA

9 3
10 8 2
11
74LS08
74LS11
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

U10:B
3 U10:C
4 6 9
5 10 8
11
74LS11
74LS11

U11:A
1 U12:A
2 12 1
13 3
2
74LS11
74LS08
AL CIRCUITO ANTERIOR , DISEÑAR Y SIMULAR EN PROTEUS E IMPLEMENTAR UN CIRCUITO

SEGMENTOS , EL CARÁCTER QUE REPRESENTA CADA TECLA DEL TECLADO MATRICIAL 4 X4.
CONSIDERAR QUE LA TECLA * REPRESENTA AL CARÁCTER E Y LA TECLA · REPRESENTA AL
BASADO EN EL DECODER 74LS154, QUE PERMITA VISUALIZAR EN UN DISPLAY DE 7

8
 8.

A33
A22
A11
A00
A33
A22
A11
A00
THUMBSWITCH-HEX U29 U30
5 4 7 13
SW11 Y3 A0 S0 A QA
3 1 1 12
A00 A1 S1 B QB
14 13 2 11
A11 B00 B11 A2 S2 C QC
12 10 6 10
C
3 A22 A3 S3 D QD
4 9
A33 BI/RBO QE
6 5 15
N0 B0 RBI QF

2
1
13
12
10
9
5
4
2
1
13
12
10
9
5
4
THUMBSWITCH-HEX 2 3 14
B1 LT QG
15
SW22 B2
UU2:A UU1:D UU1:C UU1:B UU3:A UU2:D UU2:C UU2:B 11 7448
B00 B3
B11 74LS08 74LS08 74LS08 74LS08 74LS08 74LS08 74LS08 74LS08
7 9
C
7 B22 C0 C4
B33
74283

3
8
6
3
8
6

11
11
U23 U24 U25 U26
A3*B0 A2*B0 A1*B0 A0*B0 A3*B1 A2*B1 A1*B1 A0*B1 5 4 5 4 5 4 5 4
S00 X0 A0 S0 A0 S0 A0 S0 A0 S0 M0
3 1 3 1 3 1 3 1
A1 S1 A1 S1 A1 S1 A1 S1 M1
14 13 14 13 14 13 14 13
XX X1 A2 S2 A2 S2 A2 S2 A2 S2 M2

S33
S22
S11
S00
P33
P22
P11
P00
12 10 12 10 12 10 12 10
A3 S3 A3 S3 A3 S3 A3 S3 M3

A33
A22
A11
A00
A33
A22
A11
A00
YY X2
6 6 6 6
B0 B0 B0 U15:C B0
2 2 2 2
X3 B1 B1 B1 B1
15 15 15 9 15
B2 Y2 B2 Y3 B2 B2
11 11 11 8 11
B22 B33 Y0 B3 B3 B3 D1 B3
10
Y0
7 9 7 9 7 9 7 9
Y1 C0 C4 C0 C4 C0 C4 C0 C4
7432
Y1 D3

13
12
10
9
5
4
2
1
13
12
10
9
5
4
2
1
74283 74283 74283 74283
Y2

UU3:D UU3:C UU3:B UU1:A UU4:D UU4:C UU4:B UU4:A U15:D

Y3 D2
74LS08 74LS08 74LS08 74LS08 74LS08 74LS08 74LS08 74LS08 12
11
13
U27
10 7432
M0 A0
12

8
6
3
8
6
3
M1 A1 U28 U31

11
11
13
M2 A2
15 5 4 7 13
A3*B2 A2*B2 A1*B2 A0*B2 A3*B3 A2*B3 A1*B3 A0*B3 M3 A3 M0 A0 S0 A QA
9 3 1 1 12
B0 M1 A1 S1 B QB
11 14 13 2 11
CIRCUITO DEL EJERCICIO 4).

B1 M2 A2 S2 C QC
14 12 10 6 10
B2 M3 A3 S3 D QD
1 4 9

Q33
Q22
Q11
Q00
M33
M22
M11
M00
B3 BI/RBO QE

XX
YY
2 7 U15:B 6 5 15
UU7 A<B QA<B B0 RBI QF
3 6 4 2 3 14
UU5 UU6 A=B QA=B B1 LT QG
10 9 4 5 6 15
A1 S1 A>B QA>B N0 N0 B2
10 9 10 9 8 6 5 11 7448
S11 A1 S1 A1 S1 A2 S2 B3
8 6 8 6 3 2 7485
S22 A2 S2 A2 S2 A3 S3
3 2 3 2 1 15 7432 7 9
S33 A3 S3 A3 S3 A4 S4 C0 C4
1 15 1 15
A4 S4 A4 S4
11 74283
M00 B1
11 11 7
P00 B1 Q00 B1 M11 B2
7 7 4
P11 B2 Q11 B2 M22 B3
4 4 16
P22 B3 Q22 B3 M33 B4
16 16
P33 B4 Q33 B4
13 14
C0 C4 U1 U2 U17 U18
13 14 13 14
C0 C4 C0 C4
74LS83 5 4 5 4 U6:A 5 4 7 13
A0 S0 A0 S0 A0 A0 A0 S0 A QA
74LS83 74LS83 3 1 3 1 3 1 1 12
A1 S1 A1 S1 A1 A1 A1 S1 B QB
14 13 14 13 1 2 14 13 2 11
A2 S2 A2 S2 A2 A2 A2 S2 C QC
12 10 12 10 12 10 6 10
A3 S3 A3 S3 A3 A3 A3 S3 D QD
4 9
7404 BI/RBO QE
6 6 6 5 15
B0 B0 U3 B0 RBI QF
2 2 2 3 14
B1 B1 D3 B1 LT QG
15 15 15
B2 B2 B2
11 11 11 7448
B3 B3 B3
D2
7 9 7 9 7 9
C0 C4 C0 C4 C0 C4
XOR
74283 74283 74283
U4
D1

U7
XOR
U5
5
C0
2 1 AND
A1 S1 B0

X0
X1
X2
X3
14 12
A2 S2 B1
3
B1
13 10
B2 C2
7482

U8
10
A0
12
A1
13
A2
15
A0 A3
9
B0
11
A1 B1

Y0
Y1
Y2
Y3
14
B2
1
A2 B3 U10:A
2 7
A<B QA<B
3 6 1
A3 A=B QA=B
4 5 3
A>B QA>B U11
2
7485
7432

U9
B0 U10:B
10 AND
A0
12 4
B1 A1
13 6
A2 D3
15 5
A3
9
B0
11 7432
B1
14
B2
1
B3
UNIVERSIDAD NACIONAL DE INGENIERÍA

2 7
A<B QA<B C0
3 6
A=B QA=B
4 5
A>B QA>B C1
7485

U12
U10
10
A0 D2
FACULTAD DE INGENIERÍA ELECTRICA Y ELECTRONICA

12
A1
13
A2
15 AND_3
A0 A3
9
B0
11
A1 B1
14
B2
1
A2 B3 U10:C
2 7
A<B QA<B
3 6 9
A3 A=B QA=B
4 5 8
A>B QA>B
10
7485
7432

U14
U22
10
A0 U15:A
12
A1 C1
13 1
A2
15 AND 3
A0 A3 U13 D1
9 2
B0
11
A1 B1 C0
14 7432
B2
1
A2 B3 U10:D
2 7
COMBINACIONAL DE DOS DÌGITOS HEXADECIMALES (4 BITS ) CADA UNO ( EMPLEAR
THUMBSWICH EN EL PROTEUS). SE SUGIERE HACER USO DEL SUMADOR 7483. E L RESULTADO
DISEÑAR, SIMULAR EN PROTEUS E IMPLEMENTAR UN CIRCUITO MULTIPLICADOR

DEBE VISUALIZARSE EN EL DISPLAY DE 7 SEGMENTOS ( PARA LA VISUALIZACIÓN EMPLEAR EL

A<B QA<B
3 6 12 AND
A3 A=B QA=B
4 5 11
A>B QA>B
13
7485
7432