DISEÑO DEL AMPLIFICADOR MULTIETAPA

FRANLIN YAELD OROZCO MORENO COD: 1090176, ANDRES CAMILO VEGA

LAZARO COD: 1161186, ANDRES FELIPE RIVERA CARRILLO COD: 1161269

franlinyaeldom@ufps.edu.com, andrescamilovl@ufps.edu.com,
andresfeliperc@ufps.edu.com

RESUMEN: En el siguiente informe • Diseñar, simular e implementar un

mostraremos de manera detallada el diseño amplificador discreto con las siguientes
de un amplificador multietapa B.J.T., con características:
ganancia de voltaje de 25, una impedancia  Ganancia de voltaje 25.
de entrada mayor o igual a 100 kΩ y de  Fuente de alimentación de (12 - 15) V o
salida menor a 510Ω para garantizar el dual ±(12 - 15)V.
funcionamiento del diseño propuesto.  Rango de excursión 15 Vpp Medido a (1 –
10) kHz.
Palabras claves: Ganancia, Rango de  Resistencia de entrada mayor o igual a 100
excursión, acoplamiento, Impedancia de KΩ.
entrada, Impedancia de salida.  Resistencia de salida menor o igual a 510
Ω.
ABSTRACT: In the following report we will  Carga de 1KΩ.
show in detail the design of a multistage  El amplificador debe estar
amplifier B.J.T., with voltage gain of 25, an compensado con respecto a
input impedance greater than or equal to variaciones de
100 kΩ and output less than 510Ω to temperatura.
guarantee the operation of the proposed .
design.

Keywords: Gain, Range of excursion, 1. OBJETIVOS:

Coupling Input Impedance, Output
Impedance. 1.1 OBJETIVO GENERAL

INTRODUCCIÓN  Diseñar un amplificador multietapa

Los transistores son dispositivos con transistores bit.
semiconductores capaces de amplificar una
señal con las mismas características de la
1.2 OBJETIVOS ESPECÍFICOS
señal amplificada. La disposición de estos
transistores hace que esta amplificación se
ajuste a diferentes necesidades.  Obtener una impedancia de entrada
mayor o igual a 100kΩ.
PARAMETROS DE DISEÑO
 Obtener una impedancia de salida
menor o igual a 510Ω.
  Garantizar una ganancia de voltaje El Zout para esta etapa es la misma
igual a 25. resistencia de colector de 56K para obtener
una buena ganancia en la primera etapa,
esto implica que la Zin2 también sea grande.
2. ELABORACION DEL DISEÑO A continuación en la tabla 1 encontraremos
los valores teóricos, simulados, medidos de
El siguiente es un diseño de un amplificador la primera etapa.
multietapa que consta de tres etapas, las
dos primeras son dos inversores de voltaje y Tabla 1. Resultados de la primera etapa.
la última es un seguidor de voltaje. Además
el diseño consta de un divisor de voltaje en Parámetro Teóricos Simulados Medidos
cada etapa que permite una mayor 𝒓𝝅 33.3KΩ 36.5KΩ 34.2 KΩ
estabilidad, no se altera a los cambios de
temperatura. Por ultimo entre etapas se 𝒁𝒊𝒏 174.5𝐾Ω 174.3kΩ 174.9
colocaron capacitores de acople que permite KΩ
desacoplar los efectos de la ´polarización 𝒁𝒐𝒖𝒕 56𝑘Ω 56KΩ 56 KΩ
entre etapas dando una mayor libertad al
𝒊𝒄 0.21𝑚𝐴 0,197𝑚𝐴 0.20 𝑚𝐴
diseño
𝑽𝑪𝑬 15V 15.4V 14.7V
2.1. PRIMERA ETAPA INVERSOR 𝑨𝑽𝟏 -5.6 −4.9 -5.33
(EMISOR COMUN)

Para poder cumplir con los parámetros de

diseño, debemos tener en cuenta que la
impedancia de entrada debe ser mayor igual
a 100kΩ, para esto la configuración de
divisor de voltaje es una de las
configuraciones más estables se utiliza una
configuración inversor en la primera etapa
que me garantiza una impedancia de
entrada alta, asumimos R1, R2 lo
suficientemente altas que me cumplan esa
condición. La resistencia de thevenin Con
R1=1.2 Megas y R2=220k se obtiene un
Rt=184,5k y un Vth= -10,35 V y para obtener
la Zin es necesario que Re en pequeña señal
sea igual a 10KΩ tomando un 𝛽 = 280
valores promediados de los transistores a
utilizar.
Para la ganancia que deseo obtener será
útil la conexión de un capacitor de desvió en
el terminal común de la etapa, permitiendo
disminuir Re sin que varié en la polarización
y que la ganancia este dada por: RC/Re
2.2 SEGUNDA ETAPA INVERSOR
(EMISOR COMUN)
Debido a que la ganancia de la primera
etapa dio 5.6, se necesita en esta etapa una
ganancia de 10, sin tener en cuenta la caída
de ganancia por el acoplamiento entre
etapas y la conexión de la carga de 510Ω.
Esta etapa lo más importante es obtener un
buen rango de excursión, debido a que la
ganancia se puede manipular con un
capacitor de desvío.
Por tanto, el Ic del punto Q debe ser
aproximadamente 0.48mA y para ello se
necesita un voltaje negativo en el thévenin y
como ya se dijo anteriormente un Rth alto
para obtener un Zin alto y que no caiga la
ganancia tanto por el acople con la primera
etapa.
 Tomando R1=820k y R2=220k tenemos un Tomando R1 y R2 de 120K y 510K se
Rth=173.4k y un Vth=-8,65V. obtiene un Rth=97.14K y Vth=9.28V para
mantener el punto Q en medio de la recta de
Para la resistencia de Re se tiene que debe
carga y tener el mayor rango de excursión
ser aproximadamente 7.8 K, pero se usara
posible.
el capacitor de desvío para aumentar la
ganancia con un Re igual a 2.2k.
Para la tabla 2, encontraremos los valores En la tabla 3 los valores obtenidos tanto
obtenidos tanto teóricos, simulados, y teóricos, simulados, medidos de esta etapa.
medidos de esta etapa.
Tabla 3. Resultados de la primera etapa.
Tabla 2. Resultados de la primera etapa.
Parámetros Teóricos Simulados Medidos
Parámetros Teóricos Simulados Medidos 𝒓𝝅 401.14Ω 419 Ω 418.9 Ω
𝒓𝝅 14.58kΩ 15.5KΩ 15.5
𝒁𝒊𝒏 72.2𝐾Ω 72.14K Ω 72.15K Ω
𝒁𝒊𝒏 134.7KΩ 134.8KΩ 134.6
𝒁𝒐𝒖𝒕 1.45Ω 1.48 Ω 1.47 Ω
𝒁𝒐𝒖𝒕 22KΩ 22kΩ 22
𝒊𝒄 0.48 mA 0.457mA 0.46mA 𝒊𝒄 17.45𝑚𝐴 16.7𝑚𝐴 16.9mA
𝑽𝑪𝑬 15V 15.8V 15.2V 𝑽𝑪𝑬 12.55𝑉 12.35v 12.6V
𝑨𝑽𝟐 -10 -9.9 -9.7 𝑨𝑽𝟐 0.99 0.998 0.98

1.1. TERCERA ETAPA SEGUIDOR

(COLECTOR COMUN)
2. CONCLUSIONES

La necesidad de implementar esta etapa  Diseñamos en la primera etapa un

surge por los requerimientos de un Zout
menor a 510Ω y a que la resistencia de
carga es de 1KΩ por lo tanto si la
impedancia de caída es igual a 500 la
ganancia caería a la mitad, para solucionar
esto se utiliza el colector común ya que su
impedancia de salida incluye la Rc de la
etapa anterior que queda en paralelo con la
Rth haciendo así que la impedancia de
salida sea inferior a 100Ω
Esta configuración presenta una alta
impedancia en la entrada de
aproximadamente Re(𝛽 + 1)
La ganancia de voltaje por ser un seguidor y
ya que rπ es mucho menos a Re(𝛽 + 1) la
ganancia tiende a ser 1 aproximadamente.
amplificador de colector común para
obtener una impedancia de entrada
muy alta, omitiendo las variaciones
de ganancia.
 Colocamos acoplamiento en cada
etapa del amplificador, usando el de
tipo capacitivo logrando que la
polarización de la etapa anterior no
me afecte la polarización de la
siguiente etapa.
 En las etapas intermedias del
amplificador se colocó un emisor
común porque con estos aseguro una
ganancia de voltaje alta, lo cual es
fundamental para alcanzar la
 ganancia que debe proporcionar el
multietapa. 3. REFERENCIAS BIBLIÓGRAFICAS

 Se incluyeron dos etapas con emisor  HORENSTEIN, Mark. (1997)

común, ya que el amplificador de tipo Microelectrónica: Circuitos y
emisor común me da una ganancia Dispositivos.
de voltaje muy alta pero desfasada México D.F. Editorial Prentice Hall
180 grados, es decir, una ganancia Interamericana S.A.
negativa, por esto al poner otro del
mismo tipo cancelo el desfasamiento  HAMBLEY. Electrónica: Análisis de
obteniendo así una ganancia alta circuitos. Quinta edición. México.
positiva. Editorial
Prentice Hall Hispanoamericana

 Al momento de realizar el diseño

teóricamente se descubre que
algunos valores de la resistencias
obtenidas en los cálculos no
coinciden con las que se encuentran
en el comercio, por tal motivo se
deben ingeniar maneras para obtener
dichos valores, ya sea colocándolas
en paralelo o en serie.

 El programa de simulación de Orcad

nos brinda una gran herramienta en el
momento de realizar un diseño,
puesto que este nos permite ir
observando las variaciones de la
ganancia y de la forma de la onda, al
realizar cualquier cambio al circuito.

 Es muy importante para el desarrollo

de cualquier diseño, que se tengan
claros o por lo menos presentes los
conceptos de un amplificador;
conceptos que se reforzaron en el
desarrollo de este proyecto.
 4. ANEXOS

4.1. LISTA DE FIGURAS

R16 R17
1.2Meg 56k V1
15

Q4

Q2N2222 0

R18 V2
11k 15

R19
220k

R20
8.2k

Figura 1. Primer inversor (Emisor comun)

R16 R17
820k 22k V1
15

Q4

Q2N2222 0

R18 V2
2.2k 15

R19
220k

R20
5.6k

Figura 2. Segundo inversor (Emisor comun)

 R16
120k V1
15

Q4

Q2N2222 0

V2
15

R19 R20
510k 1k

Figura 3. Seguidor (Colector comun)

V2

15
0

R2 R4 R7
1.2Meg 56k 820k R9
22k R12
C3 C5 120k
V1 V2

10u Q2 10u Q3

C4 Q1
R1
Vi Q2N2222 Q2N2222
C6
50 Vo
Q2N2222
10u R10
V 2.2k
R5 R8 10u
V
11k 220k
V1 R13 R14
VOFF = 0 R3 510k 1k R15
VAMPL = 0.3 220k 1k
FREQ = 1k
AC = 0 R11
R6 5.6k
8.2k C2 C1
10u 10u
0
0

V3
15

Figura 4 Diseño del amplificador multietapa

 R18 R20 R22
R16

0A 0A 0A 0A
50
V 56k 1.58 V
22k
E1 E2
R17 + 0A + E3 0A
0A
V4 174k R19 R21 + R23
- -
VOFF = 0 E 134k E 72k 1k
-
VAMPL = 0.3 0A GAIN = -4.9 GAIN = -9.9 E
FREQ = 1k 0A GAIN = 0.99
AC = 0

0 0 0 0 0

Figura 5 Diseño de la red de dos puertos del amplificador multietapa.

Figura 6 Voltaje de salida del multietapa en el osciloscopio

 Figura 7 Montaje de multietapa

Figura 8 Voltaje de entrada y salida del multietapa en ORCAD