Cap1 CLC

Monografía
CIME
µ
INTRODUCCIÓN AL DISEÑO DIGITAL

DE CIRCUITOS LÓ GICOS
COMBINACIONALES
CAPÍTULO 1
Autor: Dr. Alberto Hernández Pérez, Profesor Consultante
Centro de Investigaciones en Microelectrónica

Facultad de Ingeniería Eléctrica
CUJAE
Introducción al Diseño Digital de Circuitos Lógicos Combinacionales
Autor: Dr. Alberto Hernández Pérez, Profesor Consultante, CIME, CUJAE, enero/02
Capítulo 1.
Siempre que emprendemos un estudio, es

conveniente figurarnos que es fácil, o que a lo
menos sus dificultades no son insuperables.
Félix Varela
Contenido
Resumen 3
Breve introducción histórica 3
Introducción al diseño digital 5
Capítulo 1. Introducción a la Electrónica Digital.
Introducción. 7
Dispositivos digitales. Compuertas (puertas) lógicas. 7
Sistemas numéricos. 11
Códigos. 12
Circuitos integrados digitales. Familias lógicas. 16
Series de la familia CMOS. Series de la familia TTL. 19
Nomenclatura de los circuitos integrados digitales 20
Algunos índices de las familias CMOS y TTL. 21
Márgenes de ruido. 21
Factor de carga (Fan-out). 22
Lógica cableada. Compuertas drenaje abierto y colector abierto. 23
Compuertas con tercer estado. Compuertas Schmitt-trigger 31
Consumo de potencia. 32
Interconexión de circuitos CMOS con TTL. 33
Electrónica molecular. 33
Elementos del Algebra de Conmutación. 35
Simplificación de funciones lógicas. Mapas de Karnaugh. Azares estáticos 39
Referencias 54
Ejercicios. 55
2
Capítulo 1.
Resumen.-
En esta Monografía se presentan los aspectos esenciales del Diseño Digital de los Circuitos
Lógicos Combinacionales, incluyendo los modernos métodos basados en la utilización de
los dispositivos lógicos programables (PLD) y el lenguaje de descripción de hardware de
alto nivel, VHDL; no obstante, también se estudian los métodos de diseño basados en los
circuitos de pequeño y mediano nivel de integración debido a que estos, todavía, se utilizan
en el diseño digital, aunque su importancia es cada vez menor. Este material es el resultado
de la experiencia del autor en la enseñanza de Electrónica Digital en los últimos ocho años
tanto en los cursos para estudiantes de Ingeniería en Telecomunicaciones en la CUJAE, de
Informática en la UNIT (Brasil) como de cursos de Post grado impartidos en la CUJAE. El
contenido de la Monografía es de interés tanto para los alumnos que se inician en el estudio
de la Electrónica Digital como para Ingenieros y otros graduados que deseen actualizar sus
conocimientos en los métodos modernos del diseño digital basado en la utilización del
VHDL.
Esta Monografía, como su título indica, abarca sólo la parte correspondiente a la lógica
combinacional. Esto se debe a tres razones: la primera tiene que ver con los programas de
estudios vigentes en la carrera de Ingeniería en Telecomunicaciones en la CUJAE donde el
primer semestre de Electrónica Digital se dedica, precisamente, al estudio de la lógica
combinacional, reservándose el segundo semestre para la lógica secuencial, la segunda
razón es la de lograr un material que no resulte demasiado extenso y la última radica en el
propósito de escribir otra Monografía dedicada al estudio de la otra parte de la Electrónica
Digital, la lógica secuencial.
Breve introducción histórica.-
Ya desde el siglo XIX la Ingeniería Eléctrica había alcanzado un desarrollo importante, el

que tuvo como fundamento los descubrimientos de Faraday, Ampere y otros en la primera
mitad de ese siglo y que fueron resumidos posteriormente por Maxwell en las famosas
leyes que llevan su nombre.
El desarrollo de la Ingeniería Eléctrica y sus aplicaciones era ya tan notable en el último
cuarto del referido siglo que el mismo se reflejaba en numerosas exposiciones y en la
fundación de escuelas universitarias dedicadas a su enseñanza esto lo podemos confirmar
leyendo dos artículos publicados por Martí [1] en “La América”, Nueva York, el primero
titulado Exposición de Electricida d ( marzo de 1883) y el otro titulado Escuela de
Electricidad (noviembre de 1883) En el primero de estos artículos puede leerse, entre
otras cosas, lo siguiente: ... Años hace la electricidad era fuerza rebelde, destructora
y confusa. Hoy obedece al hombre como caballo domado. De lo que hace
decenas de años era apenas grupo oscuro de hechos sueltos, se hace ahora
muchedumbre de familias de hechos, cada cual con campo y tienda propios que
tienen aires ya de pueblo y ciencia. Más adelante, refiriéndose a una próxima
exposición, señala Martí: La disposición de los objetos anuncia ya el hermoso
desenvolvimiento y futura amplitud de la Ciencia Eléctrica. Parece, leyéndola, que
3
Capítulo 1.
se ven los cimientos de un gran edificio luminoso. En un grupo irán las máquinas
magneto -eléctricas y dinamo-eléctricas. En otro las entrañas fecundas donde se
elabora la electricidad: las pilas y todos sus accesorios. Lo de telegrafía en otro
departamento y en otro lo de telefonía. El sexto grupo será el de la luz eléctrica.
Ya el séptimo comprende mayor maravilla: el modo de encerrar en una botella de
cristal el rayo: todos los medios conocidos de mover la electricidad, almacenarla y
llevarla de un lado al otro. De cables, hilos y cuanto haga relación a ellos, será otro
grupo...
En el segundo artículo se refiere Martí a la enseñanza de la electricidad en la universidad

y, entre otras cosas, señala lo siguiente: Al mundo nuevo corresponde la Universidad
nueva. A nuevas ciencias que todo lo invaden, reforman y minan nuevas cátedras.
Y más adelante señala: Estas que hemos venido llamando universidades científicas
empiezan a ser llamadas en Europa “escuelas técnicas”... Darmstad tiene una
perfecta, de la que se sale graduado de toda ciencia nueva... Y a esta buena
escuela técnica de Darmstad se ha agregado ahora una sub-escuela electro-
técnica. ¿Qué se enseña en ella? Lo que va diciendo el nombre: ciencias
eléctricas... Emplearán los alumnos los dos años primeros en estudiar en la
escuela matriz ciencias naturales y matemáticas y en los dos años restantes, que
pasarán entre cuanto aparato y máquina eléctrica exista y vaya existiendo,
aprenderán, en doctrina y en aplicación, tanto cuanto importa saber sobre el
agente nuevo.
¿Quiere leerse el programa de la nueva escuela? Los nombres mismos serán
desconocidos para hombres que gozan esparcida fama de ilustrados. ¡Ni los
nombres sabemos de las fuerzas que actúan en nuestro mundo!
He aquí el programa:
Magnetismo y electro-dinámica, Máquinas magneto y dinamo-eléctricas:
transporte de fuerza, Alumbrado eléctrico, Principios de telegrafía y la telefonía,
Teoría del potencial con aplicación especial a la ciencia de la electricidad, Señales
eléctricas para caminos de hierro, Caminos de hierro eléctricos aéreos, Práctica
electro-técnica, Trabajos galvánicos, determinaciones de diferencias de potencial;
de fuerzas de corriente y de resistencias, Lámparas de arco incandescentes,
Investigaciones sobre los cables, Determinación del trabajo trasmitido por los
motores a las máquinas eléctricas, Investigaciones fotométricas.
Y esos no son más que las materias del primer ejercicio del programa. ¡Tales
parecemos viajeros perdidos en un bosque inmenso – por tantos hombres
habitado!
Los estudios de Ingeniería Eléctrica – y los de Ingeniería Civil y Arquitectura –

comenzarían en Cuba en La Universidad de La Habana 18 años mas tarde, o sea, en 1901
[2]. Caído en combate el 19 de mayo de 1895, no pudo Martí asistir al desarrollo de la
Electrónica que habría de producirse a partir de la invención del tríodo de vacío en 1906.
La perfección posterior de esta válvula y el desarrollo de otras, posibilitó la conducción de
la corriente eléctrica en medios no conductores y, con ello, el surgimiento de la Electrónica.
Durante la primera mitad del siglo XX la Electrónica alcanzó un desarrollo importante que
posibilitó la introducción, entre otros, de la radiodifusión comercial, la televisión y el radar.
4
Capítulo 1.
No obstante, las características intrínsecas de las válvulas tales como el alto consumo de
energía, su gran volumen, el tiempo de vida limitado y su relativa fragilidad constituía una
limitación insalvable para el desarrollo de sistemas de otro tipo como eran el de la
computación, la telefonía celular, el audio digital y muchos otros que en la actualidad nos
resultan tan familiares que a veces imaginamos que hubieran existido siempre. La solución
de estos problemas condujo a la invención del transistor en 1948 y como un desarrollo
esperado del mismo, y basado en las posibilidades del material semiconductor fundamental
que le servía de soporte material, el silicio, la invención del circuito integrado en 1959,
nacía así la Microelectrónica. A partir de entonces están dadas las condiciones para un
desarrollo espectacular de los dispositivos y sistemas electrónicos tanto analógicos como
digitales. Sobre todo la parte digital es la que ha alcanzado resultados más impresionantes,
baste señalar uno solo que ha tenido una incidencia importante en prácticamente cualquier
actividad humana, el microprocesador desarrollado en 1972. En los últimos veinte años, y
sobre todo en la última década, ha tenido un auge muy grande la utilización de los
dispositivos programables en el diseño digital lo que ha implicado a su vez el desarrollo de
los lenguajes de descripción de hardware (HDL) así como de las técnicas de diseño
asistido por computadora (CAD)
Como era de suponer el desarrollo de la Electrónica no se detiene en la Microelectrónica, y
ya desde hace algunos años se investiga con nuevos materiales y tecnologías que permitan
construir dispositivos aún más pequeños y veloces, estamos asistiendo al nacimiento de la
Nanoelectrónica, la que será una realidad en los circuitos y sistemas electrónicos
comerciales en esta primera década del siglo XXI.
Introducción al diseño digital.-

El desarrollo de la Electrónica Digital, y por lo tanto el diseño de circuitos y sistemas
digitales ocurre, fundamentalmente, a partir del desarrollo del transistor y sobre todo de los
circuitos integrados. En este proceso podemos distinguir cuatro etapas fundamentales, cada
una de ellas caracterizada por el tipo de dispositivo que sirve de base a los circuitos y
sistemas diseñados.
Primera etapa: La podemos enmarcar entre 1950 y 1959. Está basada en circuitos
construidos sobre la base de transistores discretos. Entre los sistemas mayores fabricados en
esta época se encuentra las computadoras digitales de segunda generación IBM 7090/7094
[3]
Segunda etapa: Podemos enmarcarla en los años sesenta del siglo pasado En esta etapa la
aparición de los circuitos integrados significa un paso de avance considerable para el diseño
digital, aparecen las pastillas de la serie 74 con circuitos de bajo nivel de integración que
van a contener varias compuertas lógicas en un mismo envase, tales como la 7400 (4
compuertas NAND de 2 entradas cada una fabricadas con tecnología TTL estándar), se
comienza el desarrollo de las memorias semiconductoras que poco a poco van a ir
sustituyendo a las memorias magnéticas construidas con núcleos de ferrita. Para el diseño
de los circuitos electrónicos se desarrollan sistemas de diseño basados fundamentalmente
en compuertas lógicas universales y la simplificación de las funciones a diseñar basados en
5
Capítulo 1.
métodos del tipo conocido como Mapas de Karnaugh. Entre los sistemas digitales mayores
fabricados en esta etapa pueden señalarse las computadoras digitales de tercera generación
IBM 370 con memorias semiconductoras [3]
Tercera etapa: Podemos suponer que abarca desde 1970 hasta mediados de los años ochenta
En esta etapa se desarrollan los circuitos de alto nivel de integración (microprocesadores,
microcontroladores, memorias semiconductoras, dispositivos lógicos programables y otros)
Estos CI, conjuntamente con los CI de mediano nivel de integración tales como
decodificadores, selectores de datos, codificadores, contadores, registros, etc. permiten
diseñar nuevos sistemas digitales más potentes y rápidos. Se introducen nuevos métodos de
diseño que superan el viejo método basado en los circuitos integrados de bajo nivel y se
utiliza cada vez más la ayuda de la computadora en el diseño.
Cuarta etapa: Podemos enmarcarla desde mediados de los años ochenta hasta la
actualidad. Se caracteriza por la utilización creciente de los dispositivos programables en el
diseño digital y la utilización de le nguajes de descripción de hardware de alto nivel tales
como VHDL y VERILOG, ambos estándares de la IEEE. Esto permite el diseño jerárquico
de sistemas de gran complejidad realizados por diferentes equipos de trabajo, ubicados
incluso en lugares geográficos diferentes y sintetizarlos en una sola pastilla que se puede
adquirir en el mercado tales como los CPLD y los FPGA.
6
Capítulo 1.
Capítulo 1. Introducción a la Electrónica Digital.

Introducción.-
En primer término debemos aclarar por qué hablamos de Electrónica Digital y no
simplemente de Electrónica. En realidad la Electrónica es una sola, lo que ocurre es que en
el caso que llamamos digital los circuitos están diseñados para que trabajen
fundamentalmente en dos niveles bien diferenciados el uno del otro de modo tal que
podemos llamarle bajo a uno de ellos y al otro alto, cierto o falso, 1 ó 0, etc. Ahora bien
esto no es más que un modelo que nos permite imaginarnos que estos circuitos electrónicos,
que llamamos digitales, procesan unos y ceros. Este modelo es muy conveniente porque su
utilización simplifica extraordinariamente el trabajo de análisis y diseño de los circuitos
correspondientes y ha posibilitado el desarrollo de métodos específicos de análisis y síntesis
en la Electrónica Digital que no se parecen en nada a los utilizados en la otra parte de la
Electrónica que llamamos Analógica. De todas formas, siempre debemos recordar que,
tanto en la Electrónica Analógica como en la Digital, los circuitos trabajan con niveles de
señales continuos constituidos por corrientes y tensiones eléctricas cuyas magnitudes,
frecuencia y otras características físicas están limitadas por la naturaleza de los dispositivos
reales que constituyen dichos circuitos. Por ejemplo, si aplicamos una señal cuya magnitud
de tensión para el nivel alto resulte excesiva es casi seguro que el resultado será la
destrucción del circuito electrónico digital.
Dispositivos digitales. Compuertas lógicas.-

Los dispositivos digitales elementales son las compuertas (también llamadas puertas)
lógicas. Las compuertas tienen uno o varios terminales de entrada y un terminal de salida.
Existen tres compuertas básicas que son la inversora, también llamada NOT o inversor, la
compuerta OR y la AND. En la Figura 1-1 se muestran los símbolos más comunes que se
utilizan para representar estas tres compuertas.
Figura 1-1. Compuertas básicas a) NOT b) OR de dos entradas c) AND de dos

entradas.
La salida de la compuerta NOT será 1 cuando su entrada sea 0. La salida de la compuerta

OR será 1 cuando al menos una de sus entradas sea 1. La salida de la compuerta AND será
1 cuando todas sus entradas sean 1. Cada uno de estos resultados pueden presentarse en una
tabla llamada de la verdad, como las mostradas a continuación:
7
Capítulo 1.
Tabla de la verdad de la compuerta NOT

A Y
0 1
1 0
Tabla de la verdad de la
Compuerta OR de dos entradas
Entradas Salida
B A Y
0 0 0
0 1 1
1 0 1
1 1 1
Compuerta AND de dos entradas
Entradas Salida
B A Y
0 0 0
0 1 0
1 0 0
1 1 1
Desde el punto de vista funcional podemos derivar, a partir de las tres compuertas básicas,
otras cinco: el buffer, la compuerta NOR, la compuerta NAND, la compuerta OR Exclusivo
(también llamada XOR), y la compuerta NOR Exclusivo (también llamada XNOR) En la
Figura 1-2, se muestran los símbolos más comunes que se utilizan para representar estas
cinco compuertas. Más adelante introduciremos otros símbolos para representar las
compuertas.
8
Capítulo 1.
Figura 1-2. Compuertas derivadas de las básicas. a) buffer, b)NOR de dos entradas,
c) NAND de dos entradas, d) XOR de dos entradas, e) XNOR de dos entradas.
La salida del buffer, desde el punto de vista lógico, es igual que su entrada; sin embargo la
potencia de salida es mucho mayor que la de entrada y en eso consiste su utilidad (recuerde
el amplificador colector común y el drenaje común, que son buffers muy conocidos de la
Electrónica Analógica) La salida de la compuerta NOR será 1 cuando todas sus entradas
sean 0. La salida de la compuerta NAND será 1 cuando al menos una de sus entradas sea
0. La salida de la compuerta XOR será 1 cuando un número impar de sus entradas sea 1, lo
anterior implica que la XOR de dos entradas tendrá 1 en su salida únicamente cuando sus
entradas sean desiguales. La salida de la compuerta XNOR será 1 cuando un número par
de sus entradas sean 1, por consiguiente, la compuerta XNOR de dos entradas tendrá 1 en
su salida sólo cuando sus entradas sean iguales. Todo lo anterior se resume en la Tabla de la
Verdad correspondiente a cada una de estas compuertas:
Tabla de la verdad del buffer

Entrada Salida
0 0
1 1
Tabla de la verdad de la compuerta

NOR de dos entradas
Entradas Salida
B A Y
0 0 1
0 1 0
1 0 0
1 1 0
9
Capítulo 1.
Tabla de la verdad de la compuerta
NAND de dos entradas
Entradas Salida
B A Y
0 0 1
0 1 1
1 0 1
1 1 0
compuerta XOR de dos entradas
Entradas Salida
B A Y
0 0 0
0 1 1
1 0 1
1 1 0
compuerta XNOR de dos entradas
Entradas Salida
B A Y
0 0 1
0 1 0
1 0 0
1 1 1
10
Capítulo 1.
Utilización de las compuertas XOR y XNOR como buffers y como

inversores.
En algunas aplicaciones se utilizan las compuertas XOR y XNOR como buffers o como
inversores. Las conexiones necesarias son las siguientes:
Figura 1-3.a) Compuertas XOR y XNOR utilizadas como buffers b) Compuertas XOR
y XNOR utilizadas como inversores.
Sistemas numéricos.-
Los sistemas numéricos más utilizados son los llamados posicionales. En Electrónica
Digital se utilizan, fundamentalmente, tres sistemas numéricos: el decimal, el binario y el
hexadecimal, los tres son sistemas posicionales.
El sistema numérico decimal, como sabemos todos muy bien, es de base 10 y tiene diez
dígitos, del 0 al 9. El valor de cualquier número expresado en este sistema es igual a la
suma de los términos que resulten de multiplicar cada uno de los dígitos que constituyen el
número en cuestión por la potencia de 10 que corresponda según la posición que ocupe
dicho dígito dentro del número.
El sistema numérico binario tiene base 2 y posee dos dígitos, el 0 y el 1. Por consiguiente.
el valor de cualquier número expresado en el sistema numérico binario es igual a la suma
de los términos que resulten de multiplicar cada uno de los dígitos que constituyen el
número en cuestión por la potencia de 2 que corresponda según la posición que ocupe
dicho dígito dentro del número.
Por último, el sistema numérico hexadecimal tiene base 16 y posee 16 dígitos, los primeros
diez dígitos de este sistema coinciden con los del sistema numérico decimal y los restantes
seis dígitos se toman como las seis primeras letras (mayúsculas) del alfabeto: A,B,C,D,E,F.
Al igual que en los dos casos anteriores, el valor de cualquier número expresado en el
sistema numérico hexadecimal es igual a la suma de los términos que resulten de
multiplicar cada uno de los dígitos que constituyen el número en cuestión por la potencia de
16 que corresponda según la posición que ocupe dicho dígito dentro del número.
11
Capítulo 1.
Ejemplo 1-1:
Para comprender mejor todo lo anterior vamo s a ilustrar lo dicho con un número expresado
en cada uno de los tres sistemas numéricos mencionados. Tomemos el número 154, escrito
en el sistema numérico decimal.
154 = 1(10*2) + 5(10*1) + 4(10*0)

= 1(100) + 5(10) + 4(1)
= 100 + 50 + 4
= 154
Este mismo número en el sistema binario se representa por la cadena de 8 bits 10011010
10011010 = 1(2*7) + 0(2*6) + 0(2*5) + 1(2*4) + 1(2*3) + 0(2*2) + 1(2*1) + 0(2*0)

= 1(128) + 0(64) + 0(32) + 1(16) + 1(8) + 0(4) + 1(2) + 0(1)
= 128 + 0 +0 + 16 + 8 +0 + 2 + 0
= 154
En el sistema numérico hexadecimal se escribe como 9A
9A = 9(16*1) + A(16 *0)

= 9(16) + 10(1)
= 144 + 10
= 154
Por lo tanto, 154 = 10011010b = 9Ah (La b y la h significan que el número está
expresado en el sistema binario y en el hexadecimal, respectivamente). Como se ve, la
cadena de dígitos necesario para representar un número aumenta al disminuir la base del
sistema. La ventaja del sistema binario consiste en que el valor de sus dígitos (llamados
frecuentemente bits) coincide con los valores de 1 y 0 que se utilizan en la Electrónica
Digital para caracterizar los niveles alto y bajo de las señales con que operan normalmente
los circuitos lógicos. Su inconveniente, además de no ser tan familiar como el sistema
decimal, es que los números requieren cadenas muy largas para representarlos. Para
resolver esta última desventaja y a la vez conservar su ventaja, se puede utilizar un sistema
numérico cuya base sea mayor que 2 pero que sea una potencia de ese número. La base que
resulta más conveniente es 2*4, o sea 16, que es precisamente la base del sistema numérico
hexadecimal.
En otra época se utilizó también el sistema numérico octal cuya base es 8; pero en la
actualidad se utiliza muy poco.
La conversión entre los diferentes sistemas numéricos, así como las operaciones aritméticas
correspondientes pueden ser encontradas en las Referencias [4-6].
Códigos.-
Al igual que en otras esferas, en Electrónica Digital se utilizan los códigos para procesar y
transmitir información. Dadas las características particulares de los circuitos digitales un
código, en este caso, estará formado por cadenas de 1 y 0. Cuanto más bits tenga la cadena
12
Capítulo 1.
mayor será la cantidad de combinaciones diferentes (palabras) que podrán formarse, por
ejemplo si queremos construir un código para representar todas las letras del alfabeto, tanto
las mayúsculas como las minúsculas, necesitaríamos 28 + 28 = 56 palabras y por tanto
nuestro código tendría por lo menos 6 bits puesto que con ellos se pueden formar 2*6=64
palabras diferentes. Nótese que sobrarían 8 palabras que podemos utilizar, si lo deseamos,
para representar otros símbolos o simplemente dejarlas sin ningún uso en cuyo caso
diríamos que las ocho palabras correspondientes a esas combinaciones no pertenecen al
código. Un ejemplo de código muy conocido es el ASCII, el mismo está formado por
cadenas de 7 bits y sirve para representar además de las letras mayúsculas y minúsculas, los
diez dígitos del sistema decimal y otros muchos símbolos [4]. Dada la necesidad de
representar un número mayor de 128 símbolos, en la actualidad existe un código ASCII
extendido formado por palabras de 8 bits.
De todo lo expuesto podemos concluir que un código es un conjunto de palabras diferentes
formadas por cadenas de n bits las que sirven para representar letras, números o cualquier
otra cosa.
En la Tabla 1-1 se presentan algunos de los códigos utilizados para representar los dígitos
del sistema numérico decimal.
Dígito decimal Código BCD Natural Código Exceso Tres Código Biquinario
0 0000 0011 0100001
1 0001 0100 0100010
2 0010 0101 0100100
3 0011 0110 0101000
4 0100 0111 0110000
5 0101 1000 1000001
6 0110 1001 1000010
7 0111 1010 1000100
8 1000 1011 1001000
9 1001 1100 1010000
Palabras que no 1010 0000 0000000
pertenecen al 1011 0001 0000001
código 1100 0010 0000010
1101 1101 0000011
1110 1110 .............
1111 1111 1111111
Tabla 1-1 Representación de los dígitos del sistema numérico decimal utilizando los
códigos BCD Natural, Exceso Tres y Biquinario.
Códigos para la detección o la corrección de errores.

La utilización de un número mayor de bits que el mínimo necesario puede permitir la
detección de errores en las palabras que forman el código. Por ejemplo en el código
Biquinario si se altera un bit (solamente uno) en cualquiera de las diez palabras que
pertenecen al código se obtiene una palabra no perteneciente al mismo la cual se rechazaría
13
Capítulo 1.
por errónea. Por ejemplo, imaginemos que estamos transmitiendo el dígito 3 utilizando el
código Biquinario y en el receptor en lugar de 0101000, que es la palabra correcta, se recibe
0100000, esta palabra sería rechazada por no pertenecer al código utilizado. En cambio, si
transmitimos el dígito 3 utilizando el código BCD Natural que tiene sólo cuatro bits, el
mínimo indispensable para poder representar los diez dígitos del sistema numérico decimal,
si en el receptor en lugar de la palabra 0011, que es la correcta, se recibe 0010, la
aceptaríamos como buena pues la misma también pertenece al código utilizado y esto nos
llevará a creer erróneamente que el dígito trasmitido era el 2.
Hay códigos que permiten detectar el error y, además, corregirlo. Uno de estos es el
código Hamming de siete bits mostrado en la Tabla 1-2:
Bits de información Bits de paridad

b7 b6 b5 b3 b4 b2 b1
0 0 0 0 0 0 0
0 0 0 1 0 1 1
0 0 1 0 1 0 1
0 0 1 1 1 1 0
0 1 0 0 1 1 0
0 1 0 1 1 0 1
0 1 1 0 0 1 1
0 1 1 1 0 0 0
1 0 0 0 1 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 1 0 0 1
1 1 0 0 0 0 1
1 1 0 1 0 1 0
1 1 1 0 1 0 0
1 1 1 1 1 1 1
Tabla 1-2. Código Hamming de siete bits.
Los bits b7, b6, b5 y b3 son llamados de información y los tres restantes, b4, b2 y b1 de
paridad. En este código podemos suponer que existen tres grupos C, B y A formados por
los bits siguientes:
Grupo A: b7, b5, b3, b1

Grupo B: b7, b6, b3, b2
Grupo C: b7, b6, b5, b4
Como se ve, en cada grupo hay un bit de paridad diferente.

Cada una de las 16 palabras pertenecientes al código, se escriben de modo tal que la
cantidad de 1 en cada grupo sea par. Esto permite detectar cuándo un bit es erróneo y
saber además cuál es, a fin de corregirlo.
14
Capítulo 1.
Ejemplo 1-2. Imaginemos que trasmitimos una palabra utilizando el código Hamming de
siete bits y que en el receptor se recibe 0001110, ¿es correcta esta palabra?
Evidentemente no lo es porque no es ninguna de las dieciséis que aparece en la Tabla 1-2.
Entonces, ¿cuál es la palabra correcta? Para saberlo utilizamos los tres grupos C, B y A,
asignándole el valor 0 a cada uno de estos cuando la cantidad de unos en el grupo sea par y
un 1 cuando la cantidad de unos sea impar. Se considera, además que C es el más
significativo y A el menos significativo, aplicando estos criterios obtenemos lo siguiente:
En la palabra 0001110, que estamos analizando, b7=0, b6=0, b5=0, b3=1, b4=1, b2=1 y
b1=0. Por lo tanto, en el grupo A hay, en esta palabra, un bit con el valor 1 (cantidad de
unos impar), por lo tanto A=1.
En el grupo B hay, en esta palabra, dos bits con el valor 1 (cantidad de unos par), por lo
tanto B=0.
En el grupo C hay, en esta palabra, un bit con el valor 1 (cantidad de unos impar), por lo
tanto C=1.
C B A No. decimal Bit erróneo

1 0 1 5 b5
Como el b5=0 recibido es incorrecto, debemos cambiarlo. Por tanto la palabra

correcta es 0011110, que sí pertenece al código.
Resumiendo, con los valores que toman C, B y A se detecta, si lo hay, el número

del bit erróneo, así:
C B A No. decimal Bit erróneo
0 0 0 0 ninguno
0 0 1 1 b1
0 1 0 2 b2
0 1 1 3 b3
1 0 0 4 b4
1 0 1 5 b5
1 1 0 6 b6
1 1 1 7 b7
Ejemplo 1-3. El circuito mostrado indica con su salida Y = 0 que la palabra recibida
pertenece al código Hamming de siete bits y con Y = 1 indica que no pertenece al mismo.
15
Capítulo 1.
Solución:
a) Si la palabra pertenece al código Hamming de siete bits entonces, en las entradas de
cada XOR habrá un número par de 1 y por tanto sus salidas tienen que ser 0.
A=B=C=0, por lo tanto, Y = 0 ya que las tres entradas de la compuerta OR son 0.
b) En cambio, cuando la palabra no pertenece al código Hamming de siete bits
entonces, al menos una de las tres compuertas XOR tendrá en sus entradas un
número impar de 1 y, por lo tanto, su salida será 1. Esto implica que la compuerta
OR tiene al menos una de sus entradas en 1 y por consiguiente su salida Y=1.
Códigos Binario y Gray de cuatro bits.-

En Electrónica Digital, además de los mostrados en las Tablas 1-1 y 1-2, se utilizan
también otros códigos, entre ellos el Binario y el Gray. En la Tabla 1-3 se muestran estos
dos códigos para el caso particular de cuatro bits:
Número decimal Código Binario de 4 bits Código Gray de 4 bits

0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0010 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 1010 1111
11 1011 1110
12 1100 1010
13 1101 1011
14 1110 1001
15 1111 1000
Tabla 1-3. Códigos Binario y Gray de cuatro bits.
Se puede apreciar en la tabla anterior que en el código Gray cuando se pasa de un número
al siguiente siempre cambia de valor un solo bit. Esto tiene numerosas aplicaciones
prácticas. En las Referencias [4-6] se discute el método general para obtener el código Gray
de cualquier número de bits.
Circuitos integrados digitales. Familias lógicas.-
16
Capítulo 1.
En la introducción de este capítulo se afirma que, tanto en la Electrónica Analógica como
en la Digital, los circuitos trabajan con niveles de señales continuos constituidos por
corrientes y tensiones eléctricas cuyas magnitudes, frecuencia y otras características físicas
están limitadas por la naturaleza de los dispositivos reales que constituyen dichos circuitos.
Para ilustrar lo anterior presentaremos ahora los circuitos internos de algunas de las
compuertas que ya conocemos y varios de sus índices principales.
La fabricación de los circuitos integrados digitales se realiza utilizando diferentes
tecnologías, la más importante actualmente es la CMOS mientras que la tecnología Bipolar
ocupa un segundo plano.
En la Figura 1-4 se muestran los circuitos correspondientes al inversor, la compuerta
NAND y la compuerta NOR de dos entradas CMOS.
Figura 1-4. a) Inversor, b) Compuerta NAND y c) Compuerta NOR de dos entradas

CMOS.
A continuación se presentan las tablas de funcionamiento para cada uno de estos circuitos:
A Q1 Q2 Y
0 ON OFF 1
1 OFF ON 0
Tabla 1-4. Tabla de funcionamiento del inversor.
B A Q1 Q2 Q3 Q4 Y
0 0 ON OFF ON OFF 1
0 1 ON OFF 1
1 0 ON OFF 1
1 1 OFF ON OFF ON 0
Tabla 1-5. Tabla de funcionamiento de la compuerta NAND de dos entradas.
17
Capítulo 1.
B A Q1 Q2 Q3 Q4 Y
0 0 ON OFF ON OFF 1
0 1 OFF ON 0
1 0 OFF ON 0
1 1 OFF ON OFF ON 0
Tabla 1-6. Tabla de funcionamiento de la compuerta NOR de dos entradas.
Sentidos de circulación de las corrientes en las entradas y la salida de las

compuertas.
Los sentidos de las corrientes se indican en la Figura 1-5, aunque en este caso se ha
ilustrado mediante un inversor CMOS alimentado otros dos inversores iguales, los sentidos
indicados siempre son así independientemente del tipo de compuerta. Note que los sentidos
se invierten al pasar del nivel alto al bajo.
Figura 1-5. Sentidos de las corrientes en las entradas y la salida de las compuertas, a) Salida
a nivel alto, b) Salida a nivel bajo.
Ventajas de la compuerta NAND sobre la compuerta NOR. La compuerta

NAND es más rápida que la NOR esto se debe a que, como promedio, la constante de
tiempo para la transición entre los niveles lógicos es menor en la compuerta NAND.
18
Capítulo 1.
Veamos la situación en la Figura 1-6:
Figura 1-6. Circuitos equivalentes para las transiciones entre los niveles lógicos para
compuertas de dos entradas, a) Transición del nivel bajo al alto en la NAND. La constante
de tiempo es τa = Rp.Cparásito, b) Transición del nivel alto al bajo en la NAND. La
constante de tiempo es τb = 2Rn.Cparásito, c) Transición del nivel bajo al alto en la NOR.
La constante de tiempo es τc = 2Rp.Cparásito, d) Transición del nivel alto al bajo en la
NOR. La constante de tie mpo es τd = Rn.Cparásito.
Note que en la compuerta NAND las resistencias en serie son Rn mientras que en la NOR
son Rp. La desventaja de la NOR se debe a que Rp es mayor que Rn debido a que la
movilidad de los electrones es mayor que la de los huecos.
Familias Lógicas. Con las tecnologías CMOS y Bipolar se fabrican familias lógicas
constituidas por circuitos integrados que poseen características similares los que pueden
interconectarse para formar diferentes circuitos o sistemas. Dentro de las familias, existen a
su vez series diferentes. Las familias de mayor importancia en la actualidad son CMOS y
TTL, esta última fabricada con tecnología Bipolar. Estas familias tienen, actualmente, las
series siguientes:
Series de la familia CMOS.-

HC: CMOS de alta velocidad
HCT: CMOS de alta velocidad TTL compatible
AC: CMOS avanzada
ACT: CMOS avanzada TTL compatible
FCT: CMOS rápida TTL compatible
19
Capítulo 1.
FCT-T: CMOS rápida TTL compatible con VOH TTL
(La serie CMOS 4000 ya es obsoleta)
Series de la familia TTL. -

S: Schottky
LS: Schottky de bajo consumo
AS: Schottky avanzada
ALS: Schottky avanzada de bajo consumo
F: Rápida
(La serie TTL estándar ya está obsoleta)
Nomenclatura de los circuitos integrados digitales.-

Los circuitos integrados digitales de pequeña escala de integración (SSI) y de mediana
escala de integración (MSI) tienen una nomenclatura uniforme para nombrarlos y es la
siguiente: 54xn ó 74xn
Donde el número 54 se corresponde con el rango de temperatura de –55 a 125 grados
Celsius, y el número 74 corresponde al rango de temperatura de 0 a 70 grados Celsius,
x: caracteriza la serie a la que pertenece el circuito integrado y
n: especifica la función que realiza el mismo.
Los circuitos integrados de alto nivel de integración, desafortunadamente, no utilizan una

nomenclatura uniforme.
A continuación se presentan algunos ejemplos de circuitos integrados de pequeño nivel de

integración que utilizan esta nomenclatura:
1) 74HCT00 es un circuito integrado que trabaja en el rango de temperaturas de 0 a 70
grados Celsius, perteneciente a la serie HCT y la función que realiza es la de cuatro
compuertas NAND de 2 entradas cada una.
2) 74LS00 es un circuito integrado similar al anterior; pero pertenece a la serie LS.
3) En cambio el 74HCT10 es un circuito integrado que trabaja en el rango de
temperaturas de 0 a 70 grados Celsius, perteneciente a la serie HCT y la función
que realiza es la de tres compuertas NAND de 3 entradas cada una.
4) El 54HCT00 es un circuito integrado similar al primero pero este trabaja en el rango
de temperaturas de –55 a 125 grados Celsius.
En la Tabla 1-7 se relacionan algunos circuitos de pequeño nivel de integración y la

función que realizan:
74x00 Cuatro compuertas NAND de dos entradas cada una.
74x04 Seis NOT.
74x10 Tres compuertas NAND de tres entradas cada una.
74x20 Dos compuertas NAND de cuatro entradas cada una.
74x30 Una compuertas NAND de ocho entradas.
74x86 Cuatro compuertas XOR de dos entradas cada una
20
Capítulo 1.
74x125 Cuatro buffers con tercer estado (EN-L, activo a nivel bajo)
74x126 Cuatro buffers con tercer estado (EN, activo a nivel alto)
Tabla 1-7. Relación de algunos circuitos integrados de bajo nivel de integración:
Algunos índices de las familias CMOS y TTL.-

En la Tabla 1-8 se presentan algunos índices importantes correspondiente a ocho de las
once series mencionadas anteriormente:
(Tensión de alimentación: 5V)
Indice Símb. Series CMOS* Series TTL
( Valores 74HC 74HCT 74AC 74ACT 74S 74LS 74AS 74ALS
típicos)
Tentrada_L ViLMAX 1,35 V 0,8 V 1,35 V 0,8 V 0,8 V 0,8 V 0,8 V 0,8 V
T. salida _L VoLMAX 0,33 V 0,33 V 0,37 V 0,37 V 0,5 V 0,5 V 0,5 V 0,5 V
Tentrada_H ViHmín 3,85 V 2,0 V 3,85 V 2,0 V 2,0 V 2,0 V 2,0 V 2,0 V
T. salida _H VoHmín 3,84 V 3,84 V 3,76 V 3,76 V 2,7 V 2,7 V 2,7 V 2,7 V
I.entrada_L IiLMAX 1 uA 1 uA 1 uA 1 uA 2 mA 0,4mA 0,5mA 0,2mA
I. salida _L IoLMAX 4 mA 4 mA 24mA 24mA 20mA 8 mA 20mA 8 mA
I.entrada_H IiHMAX 1 uA 1 uA 1 uA 1 uA 50uA 20uA 20uA 20uA
I. salida _H IoHMAX 4 mA 4 mA 24mA 24mA 1mA 0,4mA 2mA 0,4mA
Tabla 1-8 Algunos índices importantes correspondientes a las series 74HC, 74HCT,
74AC, 74ACT, 74S, 74LS, 74AS y 74ALS.
* Con cargas TTL.
En las Referencias [4] y [5] pueden encontrarse los datos correspondientes a otros
índices de estas y otras series; así como los índices de las series CMOS con cargas
CMOS. Los fabricantes de los circuitos integrados ofrecen sus hojas de datos (data
sheets) con mas información de cada uno de los circuitos en específico.
Márgenes de ruido.-
Los márgenes de ruido se definen para cada uno de los niveles lógicos,
21
Capítulo 1.
Para el nivel bajo: NM L = ViLMax – VoLMax
Para el nivel alto: NMH = VoHmín – ViHmín, donde

NML es el margen de ruido de nivel bajo y
NMH es el margen de ruido de nivel alto
Ejemplo 1-4. Determine los márgenes de ruido de la serie 74LS.

Solución. Aplicando las definiciones anteriores y los datos de la tabla 1-8 podemos
calcular los mismos:
NML = ViLMax – VoLMax = 0,80 – 0,50 = 0,30 V
NMH = VoHmín – ViHmín = 2,70 – 2,00 = 0,70 V
Factor de carga (Fan-out).

El factor de carga (fan-out) se define como la cantidad máxima de cargas del mismo tipo
que puede alimentar la salida de un circuito integrado. Para realizar el cálculo hay que
analizar tanto el nivel lógico alto como el bajo estableciendo la relación entre las corrientes
de salida y la de entrada en cada caso y tomar el número menor que se obtenga,
Fan-out (nivel bajo) = Io LMax / IiLMax = nL
22
Capítulo 1.
Fan-out (nivel alto) = IoHMax / IiHMax = nH
Fan-out = nH si nH < nL,
Fan-out = nL si nH > nL
Ejemplo 1-5. Calcule el fan-out correspondiente a la serie 74LS.
Solución:
Fan-out (nivel bajo) = Io LMax / IiLMax = 8mA / 0,4 mA = 20
Fan-out (nivel alto) = IoHMax / IiHMax = 0,4 mA / 20 uA = 400 / 20 = 20

En este ejemplo nH = n L = 20, por tanto
Fan-out = 20
En el Ejercicio 1-3 se ilustran otros casos.
El fan-out calculado anteriormente es el llamado estático o de corriente directa ya que en su

determinación sólo se tiene en cuenta las relaciones de corriente estática. Las cifras
calculadas de esta manera pueden resultar inadecuadas desde el punto de vista dinámico ya
que por cada carga conectada a la salida se está añadiendo una capacidad parásita que es
necesario cargar o descargar durante los cambios de los niveles lógicos en la salida. Debido
a lo anterior, puede considerarse también el fan-out dinámico o de corriente alterna donde
se tiene en cuenta la cantidad máxima de cargas que pueden conectarse para una
determinada frecuencia de operación.
Lógica cableada. Compuertas drenaje abierto y colector abierto.-

La lógica cableada consiste en unir varias salidas de un circuito de manera tal que la salida
única resultante estará a nivel alto sólo si cada una de las salidas que se han unido está a
nivel alto. Esto es equivalente a realizar el AND de dichas salidas, la diferencia está en que
no existe físicamente la compuerta AND, por esto a veces se dice que es un AND virtual o
fantasma. La ventaja es evidente, realizar la lógica AND sin utilizar la compuerta física
correspondiente. La desventaja es que la velocidad de operación será menor como veremos
después.
Para poder unir varias salidas es necesario modificar el circuito interno de las compuertas
correspondientes. Por ejemplo, supongamos que vamos a unir las salidas de dos inversores
CMOS para formar un AND cableado. El resultado sería el mostrado en la Figura 1-7 a)
que sería catastrófico para el circuito pues cuando los niveles lógicos de entrada sean
diferentes la fuente de alimentación estaría prácticamente en corto circuito y la corriente
que circularía por los transistores en conducción sería suficiente para destruirlos. Para
evitar esta situación es necesario eliminar los transistores canal P de cada inversor dejando
abierto el terminal de drenaje del transistor canal N (por eso este tipo de circuito se llama
drenaje abierto, o colector abierto en el caso de series TTL) el cual además estará accesible
a fin de conectarlo a la fuente de alimentación a través de una resistencia externa cuyo valor
deberá calcularse cuidadosamente parta limitar la corriente a valores permisibles y que
23
Capítulo 1.
además garantice el margen de ruido de nivel alto necesario. En la Figura 1-7 b) se ilustra el
resultado correcto.
Figura 1-7. a) Conexión incorrecta. b) Conexión correcta de dos inversos drenaje abierto
formando un AND cableado.
Note que la constante de tiempo correspondiente al cambio de la salida de nivel bajo al alto
será, en este caso igual al producto RCparásito, donde R es el la resistencia externa
necesaria en los circuitos drenaje (o colector) abierto y Cparásito es la capacidad parásita
equivalente del circuito. Esta constante de tiempo es mayor que la correspondiente al caso
de una compuerta normal ya que en ese caso la Requivalente es menor pues se trataría del
valor de la resistencia del canal del transistor MOSP. Esto justifica lo que habíamos
señalado anteriormente respecto a la disminución de velocidad que se produce en la lógica
cableada. En la Figura 1-8 se muestra las compuertas NAND y NOR drenaje abierto de dos
entradas.
24
Capítulo 1.
Figura 1-8 Compuertas drenaje abierto de dos entradas. a) y b) compuerta NAND

c) y d) compuerta NOR
Ejemplo 1-6. En la Figura 1-9 se han conectado las salidas de cuatro compuertas NAND de
dos entradas drenaje abierto 74HCT01 formando un AND cableado. En la salida única
están conectadas las entradas de tres inversores 74LS04. Calcule el rango de valores
posibles de la resistencia externa R que es necesario conectar entre la salida y la fuente de
alimentación de 5V. Suponga que se desea garantizar un margen de ruido para el nivel alto
de 0,8V y que la corriente de fuga de la 74HCT01 es de 5uA.
Figura 1-9 Ejemplo de utilización de lógica cableada.
Solución:
Para el nivel alto. Todas las salidas de la 74HCT01 tienen que estar en el nivel alto:
25
Capítulo 1.
En el nivel alto la corriente que circula por R es independiente del valor que tenga este
resistor puesto que la corriente I es, en este caso, igual a la suma de las corrientes de
entrada de los tres inversores más las corrientes de fuga de las cuatro NAND que forman el
AND cable ado, por consiguiente, para garantizar que el valor de la tensión de salida, VoH,
sea la adecuada para obtener el margen de ruido deseado, es necesario que el valor de R
esté por debajo de un valor máximo que se calcula de la siguiente manera:
VoH = VCC – IR , despejando
R = (VCC – VoH)/I , donde I, para el nivel alto, está dada por:
I = 3(IiH 74LS04) + 4(Ifuga 74HCT01 ) = 3(20uA) + 4(5uA) = 80uA = 0,08mA
El valor necesario de VoH lo determinamos a partir de la condición dada por el margen de

ruido:
VoH = NMH + ViHmin 74LS04 = 0,8 + 2,0 = 2,8V
Sustituyendo valores,
R = (5V – 2,8V)/0,08mA = 2,2/0,08 = 27,5 Kohm
Por tanto, R < 27,5 Kohm garantiza el margen de ruido deseado de 0,8V
Para el nivel bajo. Al menos una de las salidas de la 74HCT01 está en el nivel bajo:
El peor caso ocurre cuando sólo una de las salidas de las compuertas que forman el AND
cableado está en el nivel bajo ya que, en este caso, esa compuerta tendrá que asimilar toda
la corriente que fluye por R y por las entradas de los tres inversores conectados a la salida.
El valor mínimo de R se calcula de modo tal que la IoL < IoL Max que admite la serie
74HCT:
26
Capítulo 1.
IoL74HCT01 = I + 3(IiL 74LS04), despejando y sustituyendo valores numéricos
I = IoL74HCT01 – 3(IiL 74LS04) = 4mA – 3(0,4mA) = 4mA – 1,2mA = 2,8mA
R = (VCC – VoL) / I, sustituyendo valores numéricos
R = (5 - 0) / 2,8 = 1,8Kohm (Se tomó VoL = 0 como peor caso)
Una R > 1,8Kohm garantiza que la IoL sea menor que la que admite la compuerta 74HCT
Por tanto, el rango de valores posible para R es:
1,8Kohm < R < 27,5Kohm
Si se escoge un valor próximo a 27,5K disminuye el consumo pero el circuito se hace más
lento. Lo contrario ocurre si escoge el valor de R próximo a 1,8K. Este caso ilustra un
dilema que nos encontraremos a menudo: si aumentamos la velocidad también aumenta
el consumo.
Ejemplo 1-7 En la Figura 1-10 se han conectado las salidas de dos compuertas NAND de
dos entradas drenaje abierto 74HCT01 formando un cableado. En la salida única están
conectadas las entradas de tres inversores 74LS04 y la base de un transistor bipolar. Calcule
el rango de valores posibles de la resistencia externa R que es necesario conectar entre la
salida y la fuente de alimentación de 5V. Suponga que se desea garantizar un margen de
ruido para el nivel alto de 0,9V y que la corriente de fuga de la 74HCT01 es de 5uA.
Utilice los datos necesarios de la Tabla1-8.
Datos del transistor bipolar: VBE sat = 0,8V, VCEsat = 0,2V, hFEactiva = 100
Datos del Led: 1,6V/10mA.
27
Capítulo 1.
Figura 1-10. El AND cableado de dos compuertas drenaje abierto manejan las entradas de
tres inversores y un transistor bipolar.
Solución:
Note que en el circuito aparece un transistor bipolar utilizado como buffer ya que la
corriente que demanda el Led es 10mA y esta no puede ser suministrada ni asimilada por la
74HCT cuya corriente máxima de salida es de 4 mA. El Led se enciende cuando el
transistor está cortado y esto ocurre cuando la salida del AND cableado está a nivel bajo. El
transistor debe estar saturado cuando el AND cableado esté a nivel alto y en ese caso el
Led estará apagado.
Para la salida a nivel bajo:
El peor caso ocurre cuando sólo una de las compuertas que forman el AND cableado tiene
su salida a nivel bajo ya que, en este caso, esa compuerta tendrá que asimilar toda la
corriente que fluye por R y por las entradas de los tres inversores conectados a la salida, en
este caso IB = 0 porque el transistor está cortado. El valor mínimo de R se calcula de modo
tal que la IoL < IoL Max que admite la serie 74HCT:
IoL74HCT01 = I + 3(IiL 74LS04), despejando y sustituyendo valores numéricos
I = IoL74HCT01 - 3(IiL 74LS04) = 4mA – 3(0,4mA) = 4mA – 1,2mA = 2,8mA
R = (VCC – VoL) / I, sustituyendo valores numéricos
28
Capítulo 1.
R = (5 - 0) / 2,8 = 1,8Kohm (Se tomó VoL = 0 como peor caso)
Una R > 1,8Kohm garantiza que la IoL sea menor que la que admite la compuerta 74HCT
Cálculo de Rc:
En este caso el transistor está cortado y el Led conduce. Planteando una LKV en la salida
tenemos:
Rc = (VCC – VLed ) / I Led = (5 – 1,6) / 10
Rc = 0,34K
Para la salida a nivel alto:
Como vimos en el Ejemplo 1-6, en el nivel alto la corriente que circula por R es
independiente del valor que tenga este resistor puesto que la corriente I es, en este caso,
igual a la suma de las corrientes de entrada de los tres inversores más las corrientes de fuga
de las dos NAND que forman el AND cableado y la corriente de saturación en la base del
transistor bipolar, por consiguiente, para garantizar que el valor de la tensión de salida,
VoH, sea la adecuada para obtener el margen de ruido deseado, es necesario que el valor de
R esté por debajo de un valor máximo.
Cálculo de Rb:
Rb = (Vo H – VBEsat)/ I Bsat
Tomaremos IBsat = 4(Icsat/hFEactiva)
Donde, Icsat = (VCC – VCE sat ) / Rc = (5 – 0,2) / 0,34 = 14mA
Por tanto, IBsat = 4(14/100) = 0,56 mA
El valor necesario de Vo H lo determinamos a partir de la condición dada por el margen de

ruido:
VoH = NMH + ViHmin 74LS04 = 0,9 + 2,0 = 2,9V
Sustituyendo valores numéricos,
Rb = (2,9 – 0,8)/ 0,56
Rb = 3,7K
29
Capítulo 1.
Cálculo de R:
R = (VCC – VoH)/I , donde I, para el nivel alto, está dada por:
I = 3(IiH 74LS04) + 2(Ifuga 74HCT01 ) + IBsat
Sustituyendo valores numéricos en la ecuación de I, se obtiene:
I = 3(20) + 2(5) + 560 = 630uA = 0,63 mA
Por lo tanto,
R = (5V – 2,9V)/0,63mA = 2,1/0,63 = 3,3 K
Un valor de R menor de 3,3K garantiza el margen de ruido deseado de 0,9V para el nivel
alto.
El rango de valores posible para R es:
1,8 Kohm < R < 3,3 Kohm
Entradas no utilizadas en las compuertas.

En el diseño digital se presenta muchas veces la situación en que no son necesarias todas
las entradas de una compuerta dada. En esos casos la mejor solución es hacer las
conexiones que se muestran, de acuerdo al tipo de compuerta:
Figura 1-11. a) Las entradas no utilizadas de las compuertas OR y NOR se conectan a

tierra b) Las entradas no utilizadas de las compuertas AND y NAND se
conectan a la fuente de alimentación.
30
Capítulo 1.
Compuertas con tercer estado.-

Las salidas con tercer estado se utilizan para poder enviar por una misma línea diferentes
señales independientemente unas de otras. Este permite ahorrar conexiones y, por
consiguiente, disminuir el volumen ocupado por los sistemas, entre otras ventajas. Para
poder realizar esto es necesario unir varias salidas y conectarlas a la línea de trasmisión
común pero sin realizar el AND cableado de las mismas, esto presupone que en cada
instante sólo una salida puede utilizar la línea común y las demás deben quedar
eléctricamente desconectadas de dicha línea. Además, antes de cederle la utilización de la
línea a la salida de un circuito es necesario garantizar que no exista ningún otro utilizando
la misma. Para ello se idearon las compuertas con tercer estado que no es más que un
estado donde la impedancia de salida de la compuerta es muy alta cuando está en ese
estado, y tiene los valores pequeños normales cuando esté en los niveles lógicos bajo o alto.
Al poner la compuerta en tercer estado se logra, en la práctica, la desconexión automática
de su salida de todos los circuitos a los que ella esté conectada. En la Figura 1-12 se
muestra un buffer CMOS con tercer estado. El funcionamiento de este buffer se muestra en
la Tabla 1-9.
Figura 1-12 Buffer CMOS con tercer estado. a) Circuito interno. b) Símbolo lógico
EN_L A Y1 Y2 Q1 Q2 Y
1 – 1 0 OFF OFF Tercer estado
0 0 1 1 OFF ON 0
0 1 0 0 ON OFF 1
Tabla 1-9. Tabla de funcionamiento del buffer con salida de tercer estado.
La entrada EN_L= 1 pone a la salida en tercer estado, donde la impedancia de salida es

muy alta. Cuando EN_L = 0, la salida presenta el mismo nivel lógico de la entrada A, por
eso el circuito es un buffer.
El símbolo – que aparece en la primera fila de la Tabla 1-9 significa que es indiferente el
valor lógico que tenga A cuando EN_L= 1 pues en este caso la salida está en tercer estado
31
Capítulo 1.
lo mismo si A = 0 que si A = 1. Posteriormente volveremos a encontrarnos situaciones de
este tipo donde es indiferente (también llamado opcional) el valor que tome una, o más de
una, variable. La existencia de los valores opcionales, cuando existen, debe tenerse en
cuenta en el diseño digital. En los Ejemplos 1-15 y 1-16 se ilustra esta situación.
Compuertas Schmitt-trigger.-
Las compuertas Schmitt-trigger poseen circuitos internos de realimentación que producen
un lazo de histéresis en su característica transferencial con lo que se logra una mayor
inmunidad al ruido que pueda aparecer en las señales aplicadas en sus entradas. Para más
detalles de este tipo de circuito puede consultarse las Referencias [4-6].
Consumo de potencia.-
El consumo de potencia en las compuertas tiene dos componentes uno de carácter estático,
asociado al flujo de corriente que circula por sus circuitos internos mientras su salida se
mantiene fija en un determinado nivel lógico, y otro dinámico que está asociado a los
procesos de carga y descarga de las capacidades parásitas asociadas al circuito durante los
cambios de los niveles lógicos.
El consumo dinámico se puede calcular mediante la siguiente ecuación:
Pd = C .(V*2). f
donde,
C : Capacidad equivalente, del orden de algunos pF,
f : Frecuencia, y
V: Es la diferencia de tensión entre los niveles lógicos alto y bajo en la salida de la
compuerta.
En los circuitos CMOS el consumo estático es prácticamente nulo pues las corrientes que
fluyen son despreciables. Mientras que el consumo dinámico es de importancia debido a
que la diferencia de tensión entre los niveles lógicos alto y bajo en la salida de los CI es
prácticamente igual a la tensión de alimentación y la capacidad equivalente es mayor que
en TTL.
.
En los circuitos TTL el consumo dinámico es menor que en CMOS porque su capacidad
equivalente y la diferencia de tensión entre los niveles lógicos son menores. En cambio su
consumo estático es grande ya que siempre circula corriente por la fuente de alimentación.
Ejemplo 1-8. Calcule la potencia consumida por un circuito CMOS cuya frecuencia de
trabajo es de 1Mhz. Suponga una capacidad equivalente de 20 pF y VDD =5V.
Solución:
P = P estática + P dinámica ≅ 0 + 20(5*2)(1) = 0 + 20(25) = 500uW = 0,5 mW
32
Capítulo 1.
Si la frecuencia se aumenta a 10 Mhz, entonces P = 5mW, debido a que el consumo

dinámico aumenta linealmente con la frecuencia.
Si en este último caso, se reduce la tensión de alimentación a 3,3V, el consumo sería

P ≅ 20(3,3*2)(10) = 20(10,89)(10) = 2,2 mW
La tendencia de los circuitos CMOS es la de bajar el valor de la tensión de alimentación lo

que posibilita, entre cosas, reducir el consumo.
Interconexión de circuitos CMOS con TTL.-

A veces es necesario utilizar en un mismo sistema digital circuitos de diferentes familias lo
que obliga al diseñador a tener en cuenta los diferentes valores de las tensiones de los
niveles lógicos que poseen las mismas así como los diferentes valores en las corrientes de
entrada y salida. Para ayudar a resolver este problema existen las series HCT y ACT que,
como sabemos, son series CMOS compatibles con TTL.
No resulta aconsejable utilizar otras series o familias que no sean compatibles, pues ello
implicaría la necesidad de diseñar circuitos de interfase para poder conectar las salidas de
una con las entradas de la otra familia no compatible.
Electrónica molecular.-
En la introducción histórica a esta Monografía habíamos planteado que estamos asistiendo
al nacimiento de la Nanoelectrónica, la que será una realidad en los circuitos y sistemas
electrónicos comerciales en esta primera década del siglo XXI. Conviene por lo tanto
presentar aquí, aunque sea sólo como una noticia breve, algunos aspectos relacionados con
la Nanoelectrónica.
Desde hace más de veinte años se están realizando numerosas investigaciones tratando de
encontrar nuevos materiales y tecnologías que permitan obtener circuitos integrados mucho
más pequeños y veloces que sirvan de alternativa a los actuales circuitos integrados de
silicio cuando se alcancen los límites físico y económico de este material lo cual, según
opinan los expertos, debe ocurrir aproximadamente hacia el 2012. Como resultado de estas
investigaciones ya existen patentes que resuelven algunos de los problemas relacionados
con la fabricación de circuitos integrados moleculares. Se espera que los primeros circuitos
integrados moleculares comerciales estén disponibles en el 2005.
Para que se tenga una idea de lo que esto pudiera significar en el diseño digital baste
señalar que el área requerida por un circuito integrado molecular se estima en un millón de
veces menor que la correspondiente a los actuales circuitos integrados de silicio o sea que
en el área que ocupa un microprocesador Pentium de los que se fabrican en la actualidad se
podrían fabricar cien mil microprocesadores Pentium moleculares.
Algunos hechos relevantes relacionados con la Nanoelectrónica son los siguientes:
o 1974: A. Abraham y M. A. Ratner proponen un rectificador molecular. [7]
o 1997: C. Dekker y su grupo de Biofísica Molecular en la Universidad de Delft
proponen el primer FET nanotubo. [8]
33
Capítulo 1.
o 1999: J. C. Ellenboge n y J.C. Love proponen un rectificador tipo Aviram_Ratner
mejorado. A partir de una lógica de diodos, proponen compuertas AND, OR, XOR
y CLC sencillos. En la Figura 1-13 se muestran dos de estas compuertas. [9]
Figura1-13. a) Compuerta AND de dos entradas. b) Compuerta XOR de dos entradas

basadas en diodos moleculares, propuestas en 1999 por J. Ellenbogen y J. Love. [9]
34
Capítulo 1.
Elementos del Álgebra de Conmutación.-

El Álgebra de Conmutación, también llamada Binaria o de Boole, en honor de su creador,
es la herramienta ideal para el estudio de los circuitos lógicos, debido a que en esta álgebra
las variables sólo toman dos valores discretos, verdadero o falso lo que se corresponde con
el modelo que se emplea para representar los niveles lógicos de los circuitos electrónicos
digitales.
Por lo tanto es conveniente mencionar aquí brevemente algunos de los postulados,
teoremas y operaciones lógicas del Álgebra de Boole, que resultan muy útiles para su
aplicación a la Electrónica Digital. Comenzaremos por las operaciones lógicas. Por
comodidad todas las operaciones se definirán para dos variables, excepto, naturalmente, la
operación NOT. No se darán aquí las tablas de la verdad correspondientes a cada una de las
operaciones lógicas pues ya fueron escritas cuando se presentaron las compuertas lógicas
que están asociadas con cada una de estas operaciones.
Operaciones lógicas.-
Operación lógica NOT:

F = /X Se lee F es igual a X negado, al negado de X o su complemento.
La compuerta que realiza esta operación lógica es la NOT
Operación lógica OR:

F=X+Y Se lee F es igual a X OR Y. También podemos decir F es igual a X + Y, pero
debe recordarse que el símbolo + en este caso no significa una suma aritmética sino la
operación lógica OR
La compuerta que realiza esta operación lógica es la OR.
Operación lógica AND:

F = X.Y Se lee F es igual a X AND Y. También podemos decir F es igual a XY
La compuerta que realiza esta operación lógica es la AND.
Operación lógica NOR:

F = / (X +Y) Se lee F es igual al negado de ( X + Y) o también F es igual al NOR
de X y Y.
La compuerta que realiza esta operación lógica es la NOR.
Operación lógica NAND:

F = / (X.Y) Se lee F es igual al negado de ( X AND Y) o también F es igual al NAND
de X y Y.
La compuerta que realiza esta operación lógica es la NAND.
35
Capítulo 1.
Operación lógica OR Exclusivo:

F = X ⊕ Y Se lee F es igual a X OR Exclusivo Y.
La compuerta que realiza esta operación lógica es la XOR.
Operación lógica NOR Exclusivo:

F = / (X ⊕ Y) Se lee F es igual a X NOR Exclusivo Y.
La compuerta que realiza esta operación lógica es la XNOR.
Algunos postulados y teoremas del Álgebra de Boole:
1) a + b = b + a a.b = b.a
2) a + 0 = 0 + a = a a.0 = 0
a+1=1+a=1 a.1 = a
3) a + /a = /a + a = 1 a./a = /a.a = 0
4) //a = a
5) a + a = a a.a = a
6) a + a.b = a
7) a.b + a./b = a (a + b). (a + /b) = a
8) Leyes de DeMorgan:
1ª) /(a.b.c...………) = /a + /b + /c + ...
2ª) /(a + b + c + …) = /a . /b . /c ...
La comprobación de la validez de cualquiera de las expresiones anteriores puede realizarse

fácilmente sustituyendo los valores lógicos posibles de 1 ó 0 para las variables
correspondientes.
Ejemplo compruebe la validez de 6) a + a.b = a
En efecto comprobemos primero sustituyendo a =0, obtenemos 0 + 0.b = 0 + 0 = 0, se
cumple. Ahora sustituyendo a =1, obtenemos 1 + 1.b = 1 + b = 1, se cumple. Por tanto es
válida.
Algunos símbolos equivalentes para las compuertas. Utilizando las leyes de DeMorgan
se pueden plantear otros símbolos para las compuertas lógicas:
36
Capítulo 1.
Funciones lógicas.
Una función lógica F de n variables binarias establece una correspondencia entre las 2*n (2
elevado a la n) combinaciones posibles de dichas variables y el valor de F tal que será F = 1
para una cantidad, m, de dichas combinaciones y F = 0 para el resto de las combinaciones,
donde m es menor o igual que el número total de combinaciones posibles.
Una forma muy útil de representar la función lógica es mediante su tabla de la verdad.
También es posible realizar el proceso inverso, obtener la función lógica a partir de su tabla
de la verdad.
Una misma función lógica puede escribirse como sumas de productos o también como
productos de sumas. Si al escribir la función, en cada uno de sus términos aparecen todas
las variables de la que ella depende decimos que la función está escrita en forma canónica.
La función W(a,b,c) = /a./b./c + /a.b./c + a./b./c + abc está escrita como sumas de
productos y en forma canónica puesto que en cada uno de sus cuatro términos aparecen las
tres variables de la función. Mientras que F(a,b,c) = /a./c + /b./c + a.b.c no está escrita en
forma canónica pues en dos de sus términos no están presentes todas las variables de la
función.
Cuando se escriben las funciones canónicas en forma de sumas de productos se puede

utilizar una sumatoria de números decimales lo que resulta más cómodo. Para ello
aplicamos el código binario a cada uno de los términos de la función y escribimos el
número decimal resultante. En el Ejemplo 1-9 se muestra el procedimiento.
Ejemplo 1-9. Escriba la función canónica W(a,b,c) = /a./b./c + /a.b./c + a./b./c + abc en
forma decimal.
Solución:
Aplicamos el código binario a cada uno de los términos de la función:
/a./b./c = 0, /a.b./c = 2, a./b./c = 4, abc = 7
37
Capítulo 1.
W(a,b,c) = Σ (0, 2, 4, 7)
Por lo tanto la función canónica W(a,b,c) se puede escribir en cualquiera de las dos formas
anteriores, o sea:
W(a,b,c) = Σ (0, 2, 4, 7) = /a./b./c + /a.b./c + a./b./c + abc
Igualdad de las funciones lógicas.

Para demostrar que dos funciones lógicas son iguales basta con determinar que sus tablas
de la verdad son iguales. Este criterio es útil pues, como se dijo antes, una función lógica
puede escribirse de diferentes maneras y a veces no resulta obvio que todas ellas
correspondan a la misma función.
Ejemplo 1-10. Demuestre que son iguales las funciones lógicas:

F1(x,y,z) = /x./y./z + /x.y.z + x./y./z + x.y./z
F2(x,y,z) = (x +y + /z).(x + /y + z).(/x + y + /z).(/x + /y + /z)
F3(x,y,z) = /x.y.z + /y./z + x./z
Solución:
Basta con escribir las tablas de la verdad de cada una de las funciones dadas y comprobar
que son iguales.
Para construir la tabla lo que debemos hacer es escribir todas las combinaciones posibles de
las variables x,y,z. Como son tres variables tenemos ocho combinaciones diferentes. El
valor de la función correspondiente a cada fila se obtiene sustituyendo los valores de las
variables en cada una de los términos de la función dada. Así en la fila superior de la tabla
tenemos x = y = z = 0, sustituyendo estos valores en F1 obtenemos:
F1 = /0./0./0 + /0.0.0 + 0./0./0 + 0.0./0

= 1.1.1. + 1.0.0 + 0.1.1 + 0.0.1
= 1 + 0 +0 + 0
= 1
En esa misma fila el valor de F2 se obtiene del mismo modo y sería el siguiente:
F2 = (0+0+/0).(0+/0+0).(/0+0+/0).(/0+/0+/0)
= (0+0+1).(0+1+0).(1+0+1).(1+1+1)
= (1).(1).(1).(1)
= 1
En esa misma fila el valor de F3 es el siguiente:
F3 = /0.0.0 + /0./0 + 0./0

= 1.0.0 + 1.1 + 0.1
= 0 + 1 + 0
= 1
38
Capítulo 1.
Repitiendo el procedimiento anterior en las siete filas restantes de la tabla se obtienen

los demás valores de F1, F2 y F3. La tabla queda así:
x y z F1 F2 F3
0 0 0 1 1 1
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 1 1 1
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 1 1 1
1 1 1 0 0 0
Como en todas las filas coinciden los valores de F1, F2 y F3, podemos afirmar que
F1 = F2 = F3.
El ejemplo anterior permite apreciar que una misma función lógica puede venir expresada
por una cantidad de términos diferentes. Evidentemente, si deseamos construir un circuito
que realice esta función nos conviene utilizar la forma que tenga menor cantidad de
términos y que estos tengan la menor cantidad posible de variables. En este ejemplo,
debemos utilizar F3 que es la misma función, pero simplificada.
La pregunta que debemos hacernos ahora es, ¿cómo podemos simplificar una función
lógica?
La respuesta inmediata a esta pregunta sería utilizando los postulados y teoremas del
Álgebra de Boole. Pero esta forma de simplificar es muy trabajosa por lo que se han ideado
otros procedimientos; el más simple de todos es el llamado de los Mapas de Karnaugh que
se puede realizar con papel y lápiz, al menos en el caso de funciones que no tengan muchas
variables, hasta cinco variables es el límite razonable. Existen otros procedimientos
automáticos basados en programas de computación que no están limitados y además
permiten realizar el diseño completo, como veremos en el Capítulo 2.
Simplificación de funciones lógicas. Mapas de Karnaugh. Azares estáticos

En el epígrafe anterior hemos afirmado que F3 es una función simplificada, y que un
procedimiento simple para simplificar una función lógica, con papel y lápiz, es mediante el
método de los Mapas de Karnaugh. Veamos en qué consiste este método:
Un mapa de Karnaugh es una tabla de la verdad arreglada de otra forma de manera tal que a
cada fila de la tabla de la verdad le corresponde una celda en el mapa. En cada una de las
celdas del mapa se escribe el valor de la función correspondiente a dicha fila. Para el caso
de la función F1 que estudiamos anteriormente y que repetimos aquí por comodidad:
F1(x,y,z) = /x./y./z + /x.y.z + x./y./z + x.y./z
Su tabla de la verdad tiene ocho filas y, por tanto, su mapa de Karnaugh tendrá ocho celdas:
39
Capítulo 1.
Tabla de la verdad de F1
Entradas Salida
x y z F1
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 1
1 1 1 0
Mapa de Karnaugh de F1
yz 00 01 11 10
x
0 1 0 1 0
1 1 0 0 1
Compare el mapa con la tabla de la verdad y verá que en ambos casos hay cuatro 1,
correspondiendo cada uno de ellos con las combinaciones de las variables para las cuales
F1 = 1.
Como puede verse, las filas y las columnas del mapa están numeradas. En este mapa hay
cuatro columnas y, comenzando por la izquierda, sus números son: yz = 00, yz = 01,
yz = 11, yz = 10. Los valores de las variables en cada columna del mapa se escogen de
modo tal que de una columna a la vecina cambia de valor una sola variable, se utiliza el
código Gray. Las columnas que cumplen esta condición se dicen que son adyacentes. Por lo
tanto la columna 00 tiene como adyacentes la 01 y también la 10. La
columna 01 tiene como adyacentes la 00 y la 11 La columna 11 tiene como adyacentes la
01 y la 10. Finalmente, la columna 10 tiene como adyacentes la 11 y la 00.
La numeración de las filas sigue el mismo criterio que el utilizado para las columnas. En
este ejemplo la fila superior tiene x = 0 y en la inferior x = 1.
El concepto de adyacencia se extiende también a las celdas y se dice que dos celdas son
adyacentes cuando al pasar de una a la otra sólo cambia el valor de una variable. Cada celda
en un mapa de n variables tiene n celdas adyacentes.
Comprobemos la validez de esta última afirmación para este mapa, donde n = 3:
La celda xyz = 000 tiene como adyacentes la xyz = 001, la xyz = 010 y la xyz = 100.
La celda xyz = 001 tiene como adyacentes la xyz = 000, la xyz = 011 y la xyz = 101
40
Capítulo 1.
Después de construido el mapa correctamente se agrupa los 1 presentes en sus celdas

siguiendo determinados criterios.
En el caso de la función F1 que estamos analizando, se puede formar dos grupos de dos 1
cada uno. Un grupo sería con los dos 1 que aparecen en la columna yz = 00 ya que ambos
están ubicados en celdas adyacentes, el otro grupo se forma con los dos 1 de la fila x = 1
porque están también en celdas adyacentes. Mientras que el 1 que aparece en la columna yz
= 11 no puede agruparse con ningún otro pues no hay ningún 1 que esté ubicado en una
celda adyacente a la ocupada por él. Debajo aparecen ind icados los dos grupos formados en
el mapa de Karnaugh de F1:
yz 00 01 11 10
x
0 [1 0 1 0
1 (1]] 0 0 1)
A partir de los grupos formados podemos escribir la función F1(x,y,z) simplificada:

F1(x,y,z) simplificada = /x.y.z + x./z + /y./z
Para escribir la función simplificada se sigue el criterio siguiente:

Cada grupo aporta un término a la función simplificada. Al escribir dicho término sólo
aparecen las variables que mantienen su valor constante dentro del grupo, las que cambian
de valor no aparecen. Si en la celda correspondiente, una variable tiene el valor 0, se
escribe negada y si vale 1 se escribe sin negar. Así se origina el término /y./z así como el
x./z
Los 1 que no formen parte de ningún grupo aportan un término donde aparecen todas las
variables de la función. El término /x.y.z tiene ese origen.
El circuito lógico que realiza esta función es el siguiente:
41
Capítulo 1.
Figura 1-14 Circuito que realiza la función F1(x,y,z) = /x.y.z + x./z + /y./z
Después de haber comprendido el ejemplo anterior, estamos en condiciones de establecer

las
“Reglas” para aplicar correctamente el método de los mapas de Karnaugh para

la simplificación de funciones lógicas:
1. Construya correctamente el mapa de Karnaugh para cada una de las funciones que
se desea simplificar. Numere las filas y columnas consecutivas utilizando el código
Gray.
2. Coloque los 1 y los 0 de la función en las celdas que corresponda.
3. Agrupe los 1 que ocupen celdas adyacentes. Cada grupo debe contener la mayor
cantidad de 1 posibles pero esta cantidad tiene que ser siempre una potencia de 2.
4. Los 1 que no puedan agruparse con otros formarán un grupo con ellos mismos. De
manera que todos los 1 pertenecerán, al menos, a un grupo.
5. Un mismo 1 puede formar parte de varios grupos; pero cada grupo tiene que tener,
por lo menos, un 1 que pertenezca únicamente a ese grupo, de lo contrario el grupo
será redundante y debe, en general, eliminarse.
6. Deben formarse la menor cantidad posible de grupos; pero garantizando que todos
los 1 de la función han sido considerados.
7. Finalmente se escribe la función simplificada. Cada grupo aporta un término y en él
aparecen las variables cuyo valor sea constante dentro del grupo. El número de
variables eliminadas será mayor cuanto mayor cantidad de 1 tenga el grupo. En un
grupo de un solo 1 no se elimina ninguna variable, en un grupo de 2 elementos se
elimina una variable, en un grupo de 4 se eliminan 2 variables, 3 en un grupo de 8, 4
en un grupo de 16 y así sucesivamente. Si no se cumple lo anterior es debido a que
el grupo no está bien formado y debe ser corregido.
42
Capítulo 1.
Las reglas anteriores permiten obtener la función simplificada como sumas de productos.
Si se desea obtener la función negada simplificada como una sumas de productos, se

agrupan los 0 en el mapa de Karnaugh en lugar de los 1.
Si a la función negada obtenida agrupando los 0, le aplicamos las leyes de DeMorgan

obtenemos la función simplificada como productos de sumas.
Ejemplo 1-11. Obtenga la función /F1(x,y,z) simplificada
Solución. Repetimos aquí el Mapa de Karnaugh de F1. Agrupando los 0, utilizando el

procedimiento que ya conocemos, obtenemos los dos grupos de dos ceros cada uno que
están indicados en el mapa. El cero que está en la columna yz = 10 no puede agruparse con
ningún otro pues en las tres casillas adyacentes a la que él ocupa no hay ningún 0.
yz 00 01 11 10
x
0 1 [0 1 0
1 1 (0]] 0) 1
Por lo tanto, /F1(x,y,z) simplificada tendrá tres términos:
/F1(x,y,z) simplificada = /y.z + x.z + /x.y./z
Ejemplo 1-12. Obtenga la función F1(x,y,z) simplificada escrita como productos de sumas.
Solución:
En el Ejemplo 1-11 obtuvimos la función negada /F1(x,y,z). Negando ambos miembros de

la misma y aplicando DeMorgan en el miembro de la derecha obtenemos el resultado
deseado:
//F1(x,y,z) simplificada = /(/y.z + x.z + /x.y./z),
F1(x,y,z) simplificada = (/(/y.z)) . (/(x.z)). (/(/x.y./z)),
F1(x,y,z) simplificada = (y + /z) . (/x + /z). ( x + /y + z)
Ejemplo 1-13. Utilice la menor cantidad posible de los circuitos integrados disponibles, y
diseñe un circuito lógico combinacional con una salida F y cuatro entradas, a,b,c,d, tal que
43
Capítulo 1.
F = 1 cuando en las entradas se aplique un número primo menor que 15 y que sea F = 0 en
cualquier otro caso.
Circuitos integrados disponibles: 74x00, 74x04, 74x10, 74x20 y 74x30
Solución:
Los números primos menores que 15 son los siguientes: 1,2,3,5,7,11 y 13. Por tanto la
tabla de la verdad del circuito que resuelve el problema planteado es la siguiente:
Tabla de la ve rdad de la función F:

a b c d F a b c d F a b c d F a b c d F
0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0
0 0 0 1 1 0 1 0 1 1 1 0 0 1 0 1 1 0 1 1
0 0 1 0 1 0 1 1 0 0 1 0 1 0 0 1 1 1 0 0
0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0
A partir de la tabla de la verdad podemos escribir la función como sumas de productos:
F(a,b,c,d) = ∑ (1,2,3,5,7,11,13)
Para utilizar la menor cantidad posible de los CI disponibles es necesario simplificar la

función, para ello utilizaremos el método conocido de los M. de Karnaugh. En este caso se
trata de un mapa de cuatro variables.
Cuando tenemos las funciones escritas en forma decimal es cómodo numerar las casillas
del Mapa de Karnaugh y colocar después los 1 y los 0 en las mismas de acuerdo a los
términos que tenga la función.
Mapa de Karnaugh para cuatro variables

con sus casillas numeradas
cd 00 01 11 10
ab
00 0 1 3 2
01 4 5 7 6
11 12 13 15 14
10 8 9 11 10
Ahora colocamos lo 1 y los 0 en las casillas correspondientes del

Mapa de Karnaugh para F:
cd 00 01 11 10
ab
00 0 1 3 2
0 1 1 1
01 4 5 7 6
0 1 1 0
11 12 13 15 14
0 1 0 0
44
Capítulo 1.
10 8 9 11 10
0 0 1 0
Ya podemos formar los grupos (para mayor claridad

omitimos los números de las casillas en el mapa pues ya no los necesitamos):
Grupos en el Mapa de Karnaugh de F

cd 00 01 11 10
ab
00 0  1 {(1 }
1}
01 0  1 1 0
11 0 1 0 0
10 0 0 1) 0
Siguiendo las reglas establecidas, hemos formado:

Un grupo de cuatro 1 que aporta el término /a.d,
Tres grupos de dos 1 que aportan los términos b./c.d, /b.c.d y /a./b.c, respectivamente
Por la tanto la función simplificada tiene cuatro términos en total y queda así:
F(a,b,c,d) = /a.d + b./c.d + /b.c.d + /a./b.c
El circuito correspondiente a esta función, es el siguiente:
Figura 1- 15. Circuito lógico para detectar la presencia de los números primos < 15.
45
Capítulo 1.
Se han utilizado:
Una compuerta NAND de 4 entradas => 1 CI 74x20 (sobra una compuerta)
Tres compuertas NAND de 3 entradas cada una => 1 CI 74x10
Cuatro* compuertas NAND de 2 entradas cada una => 1 CI 74x00
En total se necesitan tres CI.
* Tres de estas compuertas se han utilizado como inversores para no tener que usar el
74x04 ya que esto aumentaría innecesariamente a cuatro el total de CI.
Ejemplo 1-14. Diseñe un circuito digital con cinco entradas y una salida F tal que F = 1
cuando cuatro o más de sus entradas estén a nivel alto y F = 0 en cualquier otro caso.
Circuitos integrados disponibles: 74x00, 74x04, 74x10, 74x20 y 74x30.
Solución:
En este ejemplo necesitamos un mapa de Karnaugh de cinco variables que es, como
sabemos, el límite práctico para el diseño con papel y lápiz. No escribiremos la tabla de la
verdad puesto que es obvio cuándo F = 1.
Mapa de Karnaugh para F

c=0 c=1
cde 000 001 011 010 110 111 101 100
ab
00 0 0 0 0 0 0 0 0
01 0 0 0 0 0 1 0 0
11 0 0 (1 0 [1  {1)]] }
1} 0
10 0 0 0 0 0 1  0 0
Note la numeración de las columnas y de las filas en el mapa de cinco variables utilizando
el código Gray para garantizar que las columnas, y las filas, consecutivas sean adyacentes.
En este mapa se debe formar los cinco grupos con dos 1 en cada grupo que aparecen
marcados. Por tanto, la función simplificada tendrá cinco términos siguientes:
F(a,b,c,d,e) = a.b.c.d + a.b.c.e + a.b.d.e + a.c.d.e + b.c.d.e
El circuito correspondiente es el mostrado debajo:
46
Capítulo 1.
Figura 1-16. Circuito lógico para detectar la presencia de cuatro o más entradas a
nivel alto.
En este diseño se han utilizado:

Una compuerta NAND de 8 entradas => 1 CI 74x30.
Cinco compuertas NAND de 4 entradas cada una => 3 CI 74x20 (sobra una compuerta)
En total se necesitan cuatro CI.
Ejemplo 1-15. Diseñe un circuito lógico combinacional que recibe en sus entradas los
dígitos del sistema numérico decimal escritos en código BCD y tiene una salida W que se
activa a nivel alto cuando el número en las entradas es impar.
Solución:
Lo primero es escribir el mapa de Karnaugh de la función lógica W(D,C,B,A).Como es una
función de cuatro variables el mapa será el siguiente:
Mapa de Karnaugh de la función W

BA 00 01 11 10
DC
00 0 1 1 0
01 0 |1 1| 0
11 - |- -| -
10 0 1 - -
En este ejemplo, la existencia de los opcionales nos permite formar un grupo de ocho 1 lo
que simplifica la función W a un término único,
W=A
47
Capítulo 1.
Ejemplo 1-16. Utilice la menor cantidad posible de los CI disponibles en la Tabla 1-7, y
diseñe el circuito lógico combinacional correspondiente a la función siguiente:
F(N4,N3,N2,N1,N0) = ∑ (0,4,10,11,13,15,16,29) + ∑ (2,14,20)

(-)
Enumere la cantidad de cada uno de los CI empleados.
Solución:
En este caso tenemos que utilizar un Mapa de Karnaugh de cinco variables. Como la
función está dada en forma decimal resulta cómodo numerar las casillas del mapa antes de
colocar los 1 y 0 en el mismo. Los términos representados por los números 2,10 y 14 son
opcionales, quiere decir que es indiferente tomar la salida como 1 o como 0 en esos casos.
Esto permite, como ya sabemos, aumentar la simplificación de la función lo que posibilita
emplear menor cantidad de CI.
Mapa de Karnaugh para cinco variables con sus casillas numeradas:

N2 = 0 N2 = 1
N2N1NO 000 001 011 010 110 111 101 100
N4N3
00 0 1 3 2 6 7 5 4
01 8 9 11 10 14 15 13 12
11 24 25 27 26 30 31 29 28
10 16 17 19 18 22 23 21 20
Ahora colocamos los 1, los 0 y los – (opcionales) en las casillas correspondientes del
N2 = 0 N2 = 1
N2N1NO 000 001 011 010 110 111 101 100
N4N3
00 0 1 3 2 6 7 5 4
1 0 0 - 0 0 0 1
01 8 9 11 10 14 15 13 12
0 0 1 1 - 1 1 0
11 24 25 27 26 30 31 29 28
0 0 0 0 0 0 1 0
10 16 17 19 18 22 23 21 20
1 0 0 0 0 0 0 -
Ya podemos formar los grupos para proceder a escribir la función F simplificada:

N2 = 0 N2 = 1
48
Capítulo 1.
N2N1NO 000 001 011 010 110 111 101 100
N4N3
00 0 1 3 2 6 7 5 4
1) 0 0 - 0 0 0 (1
01 8 9 11 10 14 15 13 12
0 0 [1 1 - 1] {1 0
11 24 25 27 26 30 31 29 28
0 0 0 0 0 0 1} 0
10 16 17 19 18 22 23 21 20
1) 0 0 0 0 0 0 (-
F = /N3. /N1./N0 + /N4.N3.N1 + N3. N2. /N1. N0 √
Note que utilizamos dos de los tres términos opcionales como si la función tomara el valor
1 esto permitió formar dos grupos de cuatro 1. En cambio el opcional ubicado en la casilla
número 2 fue tomado como 0 porque no lo necesitamos para formar ningún grupo con los 1
de la función. En el Ejercicio 1-9 se demuestra que si no existieran los términos opcionales
la función F simplificada tendría cinco términos en lugar de los tres encontrados aquí.
El circuito correspondiente es el siguiente:
Figura 1-17. CLC correspondiente a la función simplificada del Ejemplo 1-16.
En este diseño se han utilizado:
Cuatro inversores => 1 CI 74x04 (sobran dos inversores)

Tres compuertas NAND de 3 entradas cada una => 1 CI 74x10
Una compuerta NAND de 4 entradas => 1 CI 74x20 (sobra una compuerta)
49
Capítulo 1.
En total se necesitan tres circuitos integrados.
Azares estáticos
Durante la simplificación de la función lógica del ejemplo anterior se han obtenido los
términos /N4N3N1 + N3N2/N1N0 donde la variable N1 aparece sin negar en uno de los
términos y negada en el otro. Lo anterior da lugar a lo que se llama un azar estático y
consiste en que si las variables que acompañan a N1 y /N1 tienen los valores
/N4N3N2N0 = 0111, entonces, cuando la variable N1 esté cambiando del valor alto al bajo,
en la salida del circuito se genera un pulso estrecho de valor 0 cuando, desde el punto de
vista de la lógica combinacional, se espera que la salida permanezca constante en el nivel
alto. Esto hecho se conoce como un azar estático de 1 y se debe al tiempo de propagación
introducido por el inversor en la señal /N1. Para evitar su ocurrencia se debe añadir a la
función un término redundante formado por los variables que acompañan a N1 y /N1. En
este caso el término redundante es /N4N3N2N0.
Por tanto la función simplificada del Ejemplo 1-16, añadiéndole el término redundante
queda así:
F = /N3. /N1./N0 + /N4.N3.N1 + N3. N2. /N1. N0 + /N4.N3.N2.N0
El circuito en este caso requiere un circuito integrado adicional como se muestra a

continuación:
Figura 1-18. CLC correspondiente a la función simplificada del Ejemplo 1-16 donde se ha
añadido un término redundante para eliminar el azar estático.
50
Capítulo 1.
En este circuito se han utilizado:

Cuatro inversores => 1 CI 74x04 (sobran dos inversores)
Dos compuertas NAND de 3 entradas cada una => 1 CI 74x10 (sobra una compuerta)
Tres compuertas NAND de 4 entradas => 2 CI 74x20 (sobra una compuerta)
En total se necesitan cuatro circuitos integrados.
Para determinar los términos redundantes se puede utilizar el mismo mapa de Karnaugh
empleado para simplificar la función lógica. Cada término redundante, cuando existe, se
obtiene formando un grupo con elementos que pertenecen a grupos adyacentes en el mapa
de Karnaugh. En el Ejemplo 1-16 el mapa era el siguiente:
El término /N4.N3.N2.N0 se obtiene con el grupo redundante formado por los 1 ubicados
en las casillas 13 y 15 pertenecientes a dos grupos adyacentes en este mapa. Como se
aprecia el grupo formado por los 1 ubicados en las casillas 0, 4, 16 y 20 no es adyacente a
ninguno de los otros dos grupos existentes.
Ejemplo 1-17. Simplifique la función lógica Y(N3,N2,N1,N0) = ∑ (0,1,5,7,10,13,15)

Halle los términos redundantes necesarios para eliminar los azares estáticos que puedan
existir.
Solución:
El mapa de Karnaugh de la función dada es el siguiente:
51
Capítulo 1.
La función simplificada tiene tres términos:

Y = N3./N2.N1./NO + /N3./N2./N1 + N2.NO
Hay un azar estático entre los términos /N3./N2./N1 + N2.NO provenientes de grupos
adyacentes en el mapa. Por consiguiente se puede formar el grupo redundante indicado
dentro de la elipse, con el que se obtiene el término /N3./N1.N0. La función simplificada,
añadiéndole este término redundante, queda así:
Y = N3./N2.N1./NO + /N3./N2./N1 + N2.NO + /N3./N1.N0
En las funciones simplificadas como sumas de productos se pueden generar azares estáticos
de 1, tal como ocurre en los Ejemplos 1-16 y 1-17; sin embargo con las funciones
simplificadas como productos de sumas pueden aparecer azares estáticos de 0, o sea, la
generación de un pulso estrecho de valor 1 cuando, desde el punto de vista de la lógica
combinacional, se espera que la salida permanezca constante en el nivel bajo. En el
Ejemplo 1-18 se ilustra la generación de azares estáticos de 0.
Ejemplo 1-18 Dada la función W(N3,N2,N1,N0) = ∑ (2,5,6,9,10,11,13,14).

Simplifíquela como productos de sumas y obtenga los términos redundantes necesarios
para eliminar los azares estáticos que puedan existir.
Solución:
El mapa de Karnaugh para la función dada es el siguiente:
Mapa de Karnaugh para la función W

N1NO 00 01 11 10
N3N2
00 0 1 3 2
{0 (0 0) 1
01 4 5 7 6
0 1 [0 1
11 12 13 15 14
0 1 0] 1
52
Capítulo 1.
10 8 9 11 10
0} 1 1 1
Con los ceros ubicados en las casillas 0, 4, 8 y 12 se forma un primer grupo de cuatro ceros,
hay además un segundo grupo formado por los dos ceros ubicados en las casillas 1 y 3 y un
tercer grupo formado por los ceros que están en las casillas 7 y 15, tal como aparece
indicado en el mapa. Con estos tres grupos se obtiene la función /W simplificada como
sumas de productos: /W(N3,N2,N1,N0) = /N1./NO + /N3./N2.N0 + N2.N1.N0
Observando el mapa se puede comprobar que el primer y segundo grupos son adyacentes,
por consiguiente se genera un azar estático que puede eliminarse con el grupo redundante
formado con los ceros de las casillas 0 y 1 lo que origina el término /N3./N2/N1. También
son adyacentes los grupos segundo y tercero y para eliminar el azar estático
correspondiente hay que formar otro grupo redundante con los ceros que están ubicados en
las casillas 3 y 7 lo que origina el término /N3.N1.N0.
El mapa, con los dos grupos redundantes, queda así:
Por lo tanto la función simplificada tiene en total los cinco términos siguientes:
/W(N3,N2,N1,N0) = /N1./NO + /N3./N2.N0 + N2.N1.N0 + /N3./N2/N1 + /N3.N1.N0
Negando ambos miembros de la función anterior y aplicando DeMorgan en el miembro de

la derecha, se obtiene la función W como productos de sumas:
W = (N1 + N0).(N3 + N2 + /N0).(/N2 + /N1 + /N0).(N3 + N2 + N1).(N3 + /N1 + /N0)
Los azares son de interés en el diseño de los circuitos secuenciales realimentados.
53
Capítulo 1.
Referencias.-
[1] José Martí, Obras Completas, Tomo 8, Imprenta Nacional de Cuba, La Habana, 1963.
[2] D. Pérez Franco, Los Estudios de Ingeniería y Arquitectura en La Habana,

Ediciones ISPJAE, 1996.
[3] J. Millman, Microelectronics, First Edition, Mc. Graw Hill Book, New York, 1979.
[4] J. F. Wakerly, Electronic Design: Principles and Practices, Third Edition, Prentice
Hall, New Jersey, 2000.
[5] J. F. Wakerly, Electronic Design: Principles and Practices, Second Edition, Prentice
[6] J. F. Wakerly, Electronic Design: Principles and Practices, First Edition, Prentice
[7] A. Aviram and M. A. Ratner, “Molecular Rectifiers”, Chem. Phys. Lett., vol. 29, pp.
277-283, 1974.
[8] S.J. Tans, A.R.M. Verschueren, and C. Dekker,” Room-temperature transistor based on
a single carbon nanotube”, Nature, 393, 49-52 (1998). Nanotubes win Euro prize,
http://physicsweb.org/article/news/5/10/7, 11 October 2001.
[9] J. C. Ellenbogen and J.C. Love, “Architecture for molecular electronic computers:
1. Logic structures and an adder built from molecular electronic diodes”, MITRE,
http://www.mitre.org/research/nanotech/MITREnano_group.html, July 1999.
54
Capítulo 1.
. Ejercicios.
1-1. Compruebe que el circuito mostrado realiza la función equivalente a una compuerta
XOR de dos entradas.
1-2. Compruebe si las palabras 0111111 y 0100110 pertenecen o no al código Hammming

de siete bits, en caso contrario, halle el bit equivocado y escriba la palabra correcta.
Respuesta: las palabras correctas son: 1111111 y 0100110.
1-3. Determine el fan out en cada uno de los siguientes casos:

a) 74LS manejando entradas 74AS (b) 74AS manejando entradas 74LS
1-4. Calcule el rango de valores posible para R en el AND cableado mostrado y los valores
necesarios de Rb y Rc. El margen de ruido de nivel alto debe ser 1V. El LED es de
1,6V/10mA y VCC=5V. Utilice los datos que necesite de la Tabla 1-8. Suponga que la
corriente de fuga de la serie LS es de 100uA. Tome IBSAT = 4(I Bactiva).
Datos del transistor bipolar: VBE sat = 0,8V, VCEsat = 0,2V, hFEactiva = 100
Respuesta: 0,7K < R < 2,7K, Rb = 5,5K, Rc = 0,32K √
1-5. Repita los cálculos del problema anterior suponiendo que la fuente de alimentación
55
Capítulo 1.
puede variar entre 4,5V y 5,5V. Compare los resultados con los obtenidos
anteriormente.
Respuesta: 0,8K < R < 2,0K, Rb = 5,5K, Rc = 0,32K √
1-6. Seis inversores drenaje abierto de la serie ACT están conectadas en forma de AND
cableado y manejan las entradas de 5 inversores de la serie LS. Cuando en el AND
cableado existe un 1 lógico se debe encender un Led de 2,4V/5mA. Dibuje el circuito y
calcule el valor de todos los resistores que utilice.
Considere un margen de ruido de nivel alto de 0,95V, que la corriente de fuga de la serie
ACT es de 5uA y que el voltaje de alimentación puede variar de 4,75V ∼ 5,25V.
Utilice los datos que necesite de la Tabla 1-8.
1-7. Escriba la tabla de la verdad de la función lógica

F1(x,y,z) simplificada = (y + /z) . (/x + /z) . ( x + /y + z) . Compruebe que es idéntica a la
tabla de la verdad de F1(x,y,z) = /x./y./z + /x.y.z + x./y./z + x.y./z
1-8. Repita el diseño dado en el ejemplo 1-14 pero suponiendo que la salida será F = 1
cuando la mayoría de las entradas estén a nivel alto y F = 0, en caso contrario.
Circuitos integrados disponibles: 74x00, 74x04, 74x10, 74x20 y 74x30
1-9. Considere que en la función del Ejemplo 1-16 no hay ningún término opcional o sea
que F(N4,N3,N2,N1,N0) = Σ (0,4,10,11,13,15,16,29) .
Demuestre que, en este caso, la función F simplificada tiene cinco términos:
a) /N4. /N3. /N1. /N0 + /N3./N2. /N1. /N0 + /N4. N3. /N2. N1 + /N4. N3. N2. N0 +
N3. N2. /N1. N0 √
b) Dibuje el circuito correspondiente y enumere los CI empleados y la cantidad de cada

uno. Compárelos con los utilizados en el Ejemplo 1-16.
1-10 Dada la función F(N4,N3,N2,N1,N0) = Σ (0,1,5,7,8,9,12,13,14,17,21,25,27,29,30,31)

a) Obtenga la función simplificada.
b) Dibuje el circuito correspondiente. Enumere la cantidad de cada uno de los CI
utilizados y el total.
CI disponibles: 74x00, 74x04, 74x10, 74x20 y 74x30.
Respuesta:
F(N4,N3,N2,N1,N0) = /N1.N0 + /N4./N2./N1 + N4.N3.N0 + /N4.N3./N1 +

N3.N2.N1./N0 + /N4./N3.N2.N0 √
CI utilizados: Un 74x00 (sobran 3 compuertas). Un 74x10. Un 74x20. Un 74x30 y
Un 74x04 (sobra un inversor). Total cinco circuitos integrados.
1-11. Dadas las funciones F1(n3,n2,n1,n0) = ∑(0,2,9,10) + ∑ (4,6,14)

(-)
56
Capítulo 1.
F2(n3,n2,n1,n0) = ∑(1,6,8,14) + ∑(2,10,12),

(-)
Diseñe las mismas utilizando la menor cantidad posible de los CI disponibles:
74x00, 74x04, 74x10, 74x20 y 74x30.
Enumere la cantidad de cada uno de los CI utilizados y el total.
1-12. Dadas las funciones:

F1(n4,n3,n2,n1,n0) = ∑ (7,9,17,18,20,24,27) + ∑ (0,3,11,14,29,31)
(-)
F2 (n4,n3,n2,n1,n0) = ∑ (3,5,8,15,16,22,26,27) + ∑(4,6,14,29)
(-)
F3 (n4,n3,n2,n1,n0) = ∑ (0,5,9,14,18,21,27,31) + ∑(3,6,13,24)
(-)
Diseñe las mismas utilizando la menor cantidad posible de los CI disponibles:
74x00, 74x04, 74x10, 74x20 y 74x30.
Enumere la cantidad de cada uno de los CI utilizados y el total.
1-13 Repita el Ejemplo 1-18 pero suponiendo que la función es:

W(N3,N2,N1,N0) = ∑ (2,5,9,10,11,13). Compruebe que en este caso hay tres términos
redundantes.
1-14 Demuestre que en las funciones simplificadas correspondientes a los Ejemplos 1-12,
1-13, 1-14 y 1-15 no hay azares estáticos y que, por consiguiente, no hay necesidad de
introducir términos redundantes.
57

Cap1 CLC

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Cap1 CLC

Diunggah oleh

Hak Cipta:

Format Tersedia

Monografía

INTRODUCCIÓN AL DISEÑO DIGITAL

Centro de Investigaciones en Microelectrónica

Siempre que emprendemos un estudio, es

Breve introducción histórica 3

Introducción al diseño digital 5

Capítulo 1. Introducción a la Electrónica Digital.

Breve introducción histórica.-

Ya desde el siglo XIX la Ingeniería Eléctrica había alcanzado un desarrollo importante, el

En el segundo artículo se refiere Martí a la enseñanza de la electricidad en la universidad

Los estudios de Ingeniería Eléctrica – y los de Ingeniería Civil y Arquitectura –

Introducción al diseño digital.-

Capítulo 1. Introducción a la Electrónica Digital.

Dispositivos digitales. Compuertas lógicas.-

Figura 1-1. Compuertas básicas a) NOT b) OR de dos entradas c) AND de dos

La salida de la compuerta NOT será 1 cuando su entrada sea 0. La salida de la compuerta

Tabla de la verdad de la compuerta NOT

Tabla de la verdad del buffer

Tabla de la verdad de la compuerta

Utilización de las compuertas XOR y XNOR como buffers y como

154 = 1(10*2) + 5(10*1) + 4(10*0)

10011010 = 1(2*7) + 0(2*6) + 0(2*5) + 1(2*4) + 1(2*3) + 0(2*2) + 1(2*1) + 0(2*0)

En el sistema numérico hexadecimal se escribe como 9A

9A = 9(16*1) + A(16 *0)

Códigos para la detección o la corrección de errores.

Bits de información Bits de paridad

Tabla 1-2. Código Hamming de siete bits.

Grupo A: b7, b5, b3, b1

Como se ve, en cada grupo hay un bit de paridad diferente.

C B A No. decimal Bit erróneo

Como el b5=0 recibido es incorrecto, debemos cambiarlo. Por tanto la palabra

Resumiendo, con los valores que toman C, B y A se detecta, si lo hay, el número

Códigos Binario y Gray de cuatro bits.-

Número decimal Código Binario de 4 bits Código Gray de 4 bits

Tabla 1-3. Códigos Binario y Gray de cuatro bits.

Circuitos integrados digitales. Familias lógicas.-

Figura 1-4. a) Inversor, b) Compuerta NAND y c) Compuerta NOR de dos entradas

Tabla 1-4. Tabla de funcionamiento del inversor.

Sentidos de circulación de las corrientes en las entradas y la salida de las

Ventajas de la compuerta NAND sobre la compuerta NOR. La compuerta

Veamos la situación en la Figura 1-6:

Series de la familia CMOS.-

Series de la familia TTL. -

Nomenclatura de los circuitos integrados digitales.-

Los circuitos integrados de alto nivel de integración, desafortunadamente, no utilizan una

A continuación se presentan algunos ejemplos de circuitos integrados de pequeño nivel de

En la Tabla 1-7 se relacionan algunos circuitos de pequeño nivel de integración y la

Tabla 1-7. Relación de algunos circuitos integrados de bajo nivel de integración:

Algunos índices de las familias CMOS y TTL.-

Para el nivel bajo: NM L = ViLMax – VoLMax

Para el nivel alto: NMH = VoHmín – ViHmín, donde

Ejemplo 1-4. Determine los márgenes de ruido de la serie 74LS.

Factor de carga (Fan-out).

Fan-out (nivel bajo) = Io LMax / IiLMax = nL

Fan-out = nH si nH < nL,

Ejemplo 1-5. Calcule el fan-out correspondiente a la serie 74LS.

Fan-out (nivel alto) = IoHMax / IiHMax = 0,4 mA / 20 uA = 400 / 20 = 20

El fan-out calculado anteriormente es el llamado estático o de corriente directa ya que en su

Lógica cableada. Compuertas drenaje abierto y colector abierto.-

Figura 1-8 Compuertas drenaje abierto de dos entradas. a) y b) compuerta NAND

Figura 1-9 Ejemplo de utilización de lógica cableada.

VoH = VCC – IR , despejando

R = (VCC – VoH)/I , donde I, para el nivel alto, está dada por:

154 = 1(102) + 5(101) + 4(10*0)

10011010 = 1(27) + 0(26) + 0(25) + 1(24) + 1(23) + 0(22) + 1(21) + 0(20)

9A = 9(161) + A(16 0)