Anda di halaman 1dari 9

Ministério da Educação

Centro Federal de Educação Tecnológica do Paraná


Departamento Acadêmico de Eletrônica – DAELN
Curso Superior de Tecnologia em Mecatrônica

Disciplina: Eletrônica Digital Aluno: ____________________________________ Nº: ____


Código: EL52M Turma: _____
Prof.: Gustavo B. Borba Código: _______________________ Data: ____ /____ /____

Exercícios III Tecnologia em Mecatrônica

1. Preencha as lacunas com as informações a respeito da memória.

É uma memória do tipo _______ (RAM/ROM), com organização ________,


isto é, pode armazenar até _________ palavras de ____ bits cada, o que
dá um total de ________ bits. A habilitação do chip é feita no pino _____.
Para leitura, aplica-se nível lógico ____ no pino ____. Para escrita, aplica-
se nível lógico ____ no pino ____.

Considerando CE = 0, tem-se:
Timing para leitura: Timing para escrita:
1º: 1º:
2º: 2º:
3º: 3º:

2. Projete um banco de memória de 16k x 8, contendo 12k de EPROM (endereços baixos) e 4k de RAM.
Estão disponíveis chips de EPROM de 4k x 8 e RAM de 4k x 8. Apresente também o mapa de
memória.

3. Projete um banco de memória de 64k x 8, contendo 48k de EPROM (endereços baixos) e 16k de
RAM. Estão disponíveis chips de EPROM de 16k x 8 e RAM de 8k x 4. Apresente também o mapa de
memória.

4. Projete um banco de memória utilizando os CIs abaixo. O barramento de endereços possui 13 linhas
(A12~A0). Coloque a EPROM nos endereços baixos e a E2PROM nos endereços altos. Apresente também
o mapa de memória.

5. O mapa de memória da questão anterior é mostrado abaixo.

Observa-se que a RAM


aparece na faixa de endereços
1000h~13FFh e também na
faixa 1400h~17FFh, a qual é
chamada área de memória
refletida. Com isso, é possível
acessar a mesma posição de
RAM a partir de diferentes
endereços no barramento,
conforme ilustra a figura à
direita.

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 1/9


Isto acontece porque a linha de endereço A10 não está envolvida
no esquema de decodificação da RAM, proporcionando a
decodificação parcial dessa memória. Proponha um esquema de
decodificação absoluta, de modo que o novo mapa de memória
seja o mostrado ao lado.

6. Especifique o conteúdo da memória e projete o contador do circuito para que seja mostrada
repetidamente no display a mensagem abaixo, caracter a caracter. Conecte em Vcc ou GND os pinos de
entrada da memória que estiverem em aberto. Explique resumidamente o funcionamento.

Endereço Conteúdo em binário


em hexa D7 D6 D5 D4 D3 D2 D1 D0
0010

000F

000E

000D

000C

000B

000A

0009

0008

0007

0006

0005

0004

0003

0002

0001

0000

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 2/9


7. Especifique os dados binários a serem gravados na memória do esquemático para que o circuito
funcione como um conversor de código BCD para 7 segmentos. Deixe em branco as posições de
memória não utilizadas.
+5V
CC
Di spl ay 7 seg anodo comum 3 A

a
f b DP g f e d c b a

g
e c

d
5 10 9 1 2 4 6 7
nível
ALTO
ativa o R3...R9
2 CTR segmento 470R
3
&

-->
CT=0 U3
10 11 1 16
14 12 9 A0 O0 12 2 I1 O1 15
+ DIV2 8 A1 O1 13 3 I2 O2 14
A2 O2 I3 O3
DIV8 0 9 7
A3 O3
15 4
I4 O4
13
1 8 6 16 5 12
+ CT 11 5 A4 O4 17 6 I5 O5 11
2 4 A5 O5 18 7 I6 O6 10
CLOCK 1Hz

U1 74LS93 3 A6 O6 19 I7 O7
A7 O7

-->
25 8 9
24 A8 GND COM
21 A9 ULN2003A
23 A10
2 A11
26 A12
27 A13
+5V A14
20
22 CE
1 OE
VPP
U2 27C256

Endereço Conteúdo em binário


em hexa D7 D6 D5 D4 D3 D2 D1 D0
0014

0013

0012

0011

0010

000F

000E

000D

000C

000B

000A

0009

0008

0007

0006

0005

0004

0003

0002

0001

0000

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 3/9


8. Determine a tabela de entradas digitais (D3~D0) x tensões de saída (VS) para um D/A ponderado de
quatro bits (figura), com R = 25k e R0 = 10k. Supor nível lógico baixo igual a 0V e nível lógico alto
igual a 5V. Qual é a resolução e qual é o fundo de escala deste D/A?

D3 D2 D1 D0 VS
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
. . . . .
. . . . .
. . . . .
D/A ponderado de 4 bits (saída negativa) 1 1 1 1

9. A figura a seguir mostra um D/A ponderado de 4 bits com saída positiva. Considere R = 25k, R0 =
10k (questão anterior) e obtenha a forma de onda de saída (VS) a partir das formas de onda de
entrada. Supor “0” = 0V e “1” = 5V.

Sugestão para implementação:


Alimentação simétrica da mesa: 15V

D/A ponderado de 4 bits (saída positiva) LM1458

10. Projete um D/A ponderado de 4 bits com resolução de 0,2V, usando R = 1k. “0”=0V e “1”=5V.

11. Projete um D/A ponderado de 4 bits com fundo de escala de 7,5V. Supor “0” = 0V e “1” = 5V.

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 4/9


12. Determine a tabela de entradas digitais (D3~D0) x tensões de saída (VS) para um D/A rede R/2R de
quatro bits (com operacional - figura). Dados R = 1k e R0 = 12k. Supor nível lógico baixo igual a
0V e nível lógico alto igual a 5V. Qual é a resolução e qual é o fundo de escala deste D/A?

rede R/2R
de 4 bits

D3 D2 D1 D0 VS
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
. . . . .
. . . . .
. . . . .
D/A rede R/2R de 4 bits (saída negativa) 1 1 1 1

13. Projete um D/A rede R/2R de 4 bits com resolução de 1V (saída positiva - figura). Utilizar R = 10k.
Supor “0” = 0V e “1” = 5V.

D/A rede R/2R de 4 bits (saída positiva)

14. O circuito da figura deve gerar o padrão de onda mostrado no gráfico. Considere que no power-on o
estado inicial do contador é zero (000).
a) especifique a freqüência do gerador de clock.
b) conecte em Vcc ou GND os pinos de entrada da memória que estiverem em aberto.
c) preencha a tabela com o conteúdo da memória. Deixe em branco os endereços não utilizados.
d) projete o conversor D/A, utilizando apenas resistores de 10k para a malha R/2R.

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 5/9


Endereço Conteúdo em binário
em hexa D7 D6 D5 D4 D3 D2 D1 D0
000F

000E
000D
000C
000B
000A
0009
0008
0007
0006
0005
0004
0003
0002
0001
0000

Conversor A/D por contador (rampa digital)

 Para conversão contínua pode-se usar o sinal


EOC como início de conversão. Deve-se inserir
um delay para que o registrador consiga ler a
palavra binária antes do contador ser resetado:

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 6/9


Tempo de conversão máximo para N bits:
 Uma desvantagem é o tempo de conversão variável. A
conversão mais lenta ocorre para Vin máximo, já que o
tcmax = 2N – 1 ciclos de clock
contador tem que varrer toda a escala de contagem.

Exemplo: para um A/D por contador de 3


bits com D/A de 1V de resolução:
 A saída digital é equivalente à tensão que está no
degrau acima de Vin. Vin = 5,5V  Dout = 110
Vin = 0,7V  Dout = 001

Conversor A/D por aproximações sucessivas (SAR)

 Tempo de conversão para N bits:


tc = N ciclos de clock  A seqüência de
(tempo de conversão aproximações sucessivas
independente de Vin) do SAR pode ser
expressa em uma árvore
de conversão.
 A saída digital é equivalente à tensão Exemplo para 3 bits:
que está no degrau abaixo de Vin.

15. Considere o conversor A/D do tipo contador mostrado a seguir:

a) Projete o conversor D/A de 4 bits. Utilize o tipo


rede R/2R, com resolução de 0,5V. Usar somente
resistores de 10k para a malha de entrada do
D/A. (Lembre-se que a escada deve ser
positiva).
b) Com isso, qual é a faixa de tensão Vi para a qual
o A/D opera?
c) Explique resumidamente o funcionamento do A/D.
d) Qual é a saída do A/D para Vi = 4,25V?
e) Qual é o procedimento para fazer esse A/D operar
em conversão contínua? (Faça um desenho ou
indique no diagrama acima).
f) Existe alguma relação entre o tempo de conversão
e a tensão Vi? Caso positivo, explique.

16. Para um A/D do tipo aproximações sucessivas de 3 bits e D/A com degrau de 0,75V, apresente a
árvore de conversão e o valor da saída digital para uma entrada analógica de 3,9V.
Supondo TCLK = 1 ms, qual é o tempo de conversão desse A/D?

ANEXO 1: ADC0804 ANEXO 2: DAC0808

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 7/9


ANEXO 1

ADC0804 Conversor A/D de 8 bits aproximações


sucessivas

- tensão de referência interna de 2,5V - resolução de 8 bits


- alimentação single de 5V - erro 1LSB
- entrada analógica de 0 a 5V - tempo de conversão 100 s
- gerador de clock on-chip - 20 pinos DIP

Modo conversão contínua


(free-running) com clock
interno
- START: após o power-up,
WR/ deve ser
momentaneamente forçado
para o GND para garantir a
operação.
- Pode-se unir os terras
analógico (AGND) e digital
(DGND).
- Neste exemplo, a entrada
analógica não é diferencial.
- VREF/2 aberto:
ref. interna = 2,5 V  faixa
analógica de entrada =
0~5 V  resolução =
5V/255 = 19,6 mV.

CS/ = 1: saídas em alta Diagramas de tempo (timing):


(in) impedância e não realiza
conversão.
= 0: as entradas RD/ ou
WR/ têm efeito

RD/ habilita os latches de


(in) saída. RD/ = 0  saídas
DB0~DB7 apresentam o
resultado da última
conversão

WR/ um pulso baixo sinaliza


(in) início de conversão Início de conversão

INTR/ (out) sinal de fim de


(out) conversão (EOC = end of
convertion)

VREF/2 referência interna = 2x


(in) VREF/2. Aberto = 2,5V

entrada de clock externo


CLK IN
ou capacitor para clock
interno

N.C. para clock externo


CLK R
ou resistor para clock Habilitação da saída e reset de INTR/
interno

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 8/9


ANEXO 2

DAC0808 Conversor D/A de 8 bits


rede R/2R

- alimentação: 4,5V a 18V - precisão relativa (ao fundo de escala):


- entradas digitais compatíveis com TTL e CMOS 0,19% de erro máximo
- tempo de acomodação típico: 150 ns - 16 pinos DIP

Aplicação típica
fundo de escala = +10,2V

VREF
IREF 
RREF A A A 
IOUT  IREF   1  2    8  VO  IOUT  RF
 2 4 256 
limitar IREF em 2 mA

EL52M - Eletrônica Digital – Tecnologia em Mecatrônica – Exercícios III 9/9