VHDL– Digitales I – 5 de julio de 2019
ACARREO PROPAGADO Y ANTICIPADO
Kleider H. Najar Rivera, Nicolas A. Pava Lopez.
Información Institucional
1
Departamento de Ingeniería Electrónica
Facultad de Ingeniería y Tecnológicas
Universidad Popular del Cesar
Valledupar – Colombia
Introducción
El presente informe contiene el desarrollo y el
procedimiento de sumar dos números binarios de 4
bits a través del acarreo propagado y el acarreo
anticipado.
Para lo cual se va a desarrollar en el entorno de EDA
Playground para verificar el uso correcto y su
funcionamiento.
Marco Teórico
Acarreo Propagado.
La suma de dos números binarios en paralelo implica
que todos los bits de los sumandos estén disponibles al
mismo tiempo para efectuar el cálculo. Como en
cualquier circuito combinacional, la señal debe
propagarse a través de las compuertas antes de que la
suma de salida correcta esté disponible en las
terminales de salida. El tiempo de propagación total es
igual al retardo de propagación de una compuerta
típica, multiplicado por el número de niveles de
compuertas en el circuito. El tiempo de retardo de
propagación más largo en un sumador es el tiempo que
el acarreo tarda en propagarse a través de los
sumadores completos. Como cada bit de la suma
resultante depende del valor del acarreo de entrada, el
valor de 𝑆𝑖 en cualquier etapa dada en el sumador estará
en su valor final de estado estable sólo después de que
el acarreo de entrada hasta esa etapa se haya propagado.
A este respecto, considere la salida 𝑆3 . Las entradas A3
y B3 disponibles en cuanto se aplican las señales de
entrada al sumador. Sin embargo, el acarreo de entrada
Cano alcanza valor final hasta que C2 de la etapa
anterior está disponible. Asimismo, C2 tiene que
esperar a C1 así sucesivamente hasta Co Por tanto, sólo
después de que el acarreo se propague a través de todas
las etapas la salida S3 y el acarreo C4 estabilizarán en su
valor final correcto. El número de niveles de
compuertas para que se propague el acarreo se
determina con el circuito del sumador completo. Por
conveniencia, el circuito se vuelve a dibujar con rótulos
diferentes.Las variables de entrada y salida utilizan el
subíndice i para denotar una etapa típica del sumador.
Las señales en Pi y Gi se estabilizan en sus valores de
estado estable después de que se propagan a través de
sus compuertas respectivas Estas dos señales son
comunes para todos los semisumadores y dependen
sólo de los bits de los dos sumandos de entrada. La
señal del acarreo de entrada Ci al acarreo de salida Ci+1
se propaga a través de una compuerta AND y una
compuerta OR, las cuales constituyen dos niveles de
compuertas. Si hubiera cuatro sumadores completos en
el sumador, el acarreo de salida C4 tendría 2x4=8
niveles de compuertas de C0 a C4. Para un sumador de
bits, hay 2𝑛 niveles de compuertas para que el acarreo
se propague de la entrada a la salida [1].
Figura #1: sumador con acarreo propagado

Figura ·2: Tabla de la verdad del sumador
El tiempo de propagación del acarreo es un atributo
importante del sumador porque limita la velocidad a la
que dos números se suman. Aunque el sumador-o, de
hecho, cualquier circuito combinacional siempre
tendrá algún valor en sus terminales de salida, las
salidas no serán correctas a menos que las señales
tengan el tiempo suficiente para propagarse a través de
las compuertas conectadas de las entradas a las salidas.
Como todas las demás operaciones aritméticas se
implementan por sumas sucesivas, el tiempo
consumido durante el proceso de suma es crítico. Una
solución obvia para reducir el tiempo de retardo de
propagación del acarreo es emplear compuertas más
rápidas con retardos reducidos. Sin embargo, la
capacidad de los circuitos físicos tiene un límite.
Acarreo Anticipado.
Considere el circuito del sumador completo. Si
definimos dos nuevas variables binarias:
Pi= A⨂B y Gi= Ai*Bi
La suma y el acarreo de salida se expresan
respectivamente como:
Si=Pi⨂Ci y 𝐶𝑖+1 =Gi+Pi*Ci
Figura #3: sumador completo
VHDL– Digitales I – 5 de julio de 2019
Gi se denomina acarreo generado, y produce un
acarreo de 1 cuando tanto Ai como Bi son 1,
independientemente del acarreo de entrada Ci*Pi, se
denomina acarreo propagado, porque determina si un
acarreo hasta la etapa i se propagará hasta la etapa i +
1 (es decir, si una afirmación de Ci se propagará hasta
𝐶𝑖+1 ). Ahora escribimos las funciones booleanas para
los acarreos de salida de cada etapa y sustituimos el
valor de cada Ci de las ecuaciones anteriores:
Co= acarreo de entrada
C1=Go+ Po*Co
C2=G1+P1*C1=G1+P1(Go+Po*Co)=G1+P1Go
+P1PoCo
C3 = G2+P2*C2 = G2+P2G1+P2P1Go+P2P1 PoCo
C4= G3+P3*C3
C4= G2+P3G2+P3P2G1+P3P2P1Go+P3P2P1PoCo
Como la función booleana para cada salida se expresa
como suma de productos, cada función se puede
implementar con un nivel de compuertas AND
seguido por una compuerta OR (o por dos niveles de
compuertas NAND). Las cuatro funciones booleanas
para C1 C2 C3 y C4 se implementan en el generador
de acarreo anticipado. Observe que este circuito puede
sumar en menos tiempo porque C4 no tiene que
esperar a que C3, C2 y C1 se propaguen; de hecho, C4
se propaga al mismo tiempo que C3, C2 y C1. Este
incremento de la velocidad de operación se obtiene a
expensas de la complejidad adicional (hardware). Cada
suma de salida requiere dos compuertas OR exclusivas.
La salida de la primera compuerta OR exclusiva genera
la variable Pi y la compuerta AND genera la variable
Gi. Los acarreos se propagan a través del generador de
acarreo anticipado, y se aplican como entradas a la
segunda compuerta OR-exclusiva. Todos los acarreos
de salida se generan después de un retardo a través de
los dos niveles de compuertas. Por tanto, los tiempos
de retardo de propagación de las salidas S1 a S4 son
iguales. No se muestra el circuito de dos niveles para el
 VHDL– Digitales I – 5 de julio de 2019
acarreo de salida C4 Este circuito es fácil de derivar con
método de sustitución de Ecuaciones [1].

Conclusión
Las compuertas son de gran ayuda al momento de
hacer sumas binarias, pero entre los dos métodos que
utilizamos para hacer la suma existe una diferencia muy
significativa, la cual se basa en el tiempo de
propagación del acarreo, mientras que el acarreo
propagado el tiempo de retardo es más largo, ya que el
acarreo tarda en propagarse a través de los sumadores
completos. Como cada bit de la suma resultante
depende del valor del acarreo de entrada, el valor de 𝑆𝑖
en cualquier etapa dada en el sumador estará en su
valor final de estado estable sólo después de que el
acarreo de entrada hasta esa etapa se haya propagado,
mientras que en el acarreo anticipado, el acarreo de
salida se va generando simultáneamente, ya que el
tiempo de retardo de la salida c1 será el mismo que el
de la salida c4 ya que puede sumar en menos tiempo
porque C4 no tiene que esperar a que C3, C2 y C1 se
propaguen.

Códigos en VHDL

Código de Acarreo Propagado:

https://www.edaplayground.com/x/rxS
Código de Acarreo Anticipado:
https://www.edaplayground.com/x/5sbb

Bibliografía
[1] Diseño digital, 5ta Edición - Morris Mano, Michel Ciletti.
VHDL– Digitales I – 5 de julio de 2019