ISDB – Instituto Superior Don

Bosco

Sistemas Digitais II

Circuitos Sequenciais

Docente:
Eng.º Adélio Francisco Tembe, MSc.
 Circuitos
Sequenciais
FLIP – FLOPS
LÓGICA Combinatória LÓGICA Sequencial

Saídas dependem Saída depende não só do valor

unicamente do valor instantâneo dos sinais de
instantâneo dos entrada mas também do estado FLIP – FLOPS
diversos sinais de prévio dos elementos lógicos
entrada. que constituem o circuito.
FLIP – FLOPS – Circuito bi-estável. Circuito memorizador ou armazenador da informação
recebida. Sinal mantém-se enquanto um sinal exterior não substituir a
informação armazenada.

Flip - Flops a estudar:

• RS.
• RST (RS sincronizado ou clocked).
• D ou latch.
• T ou toggle.
• JK.
• JK master-slave.
 Circuitos
Sequenciais
FLIP–FLOP RS
FLIP-FLOP RS – Possui duas entradas, S-Set e R-Reset, e duas saídas, Q e o seu
complemento.
Pode ser implementado com portas NOR ou NAND.
NOR – O “disparo” ocorre no flanco ascendente.
NAND – O “disparo” ocorre no flanco descendente (apresenta dois círculos
na entrada).
APLICAÇÃO: Circuito “Contact-Bounce Eliminator (Eliminador de trepidações aleatórias)”,
isto é, evita o efeito transitório na tensão.
S Q S Q

Q R Q
R
S Q
S Q

R Q
R Q
Flip-Flop RS com NOR’s e NAND’S Símbolo do Flip-Flop RS
 Circuitos
Sequenciais
FLIP–FLOP RS
Princípio de funcionamento:

1. As duas entradas estão normalmente a zero, podendo o FF estar com as saídas num
estado qualquer, i.é, estado Reset (Q=0 e ~Q=1) ou estado Set (Q=1 e ~Q=0).
2. Aplicando um sinal um à entrada Reset o FF é conduzido sempre ao estado Reset. Se ele
estiver previamente nesse estado permanece nele.
3. Aplicando um sinal um à entrada Set o FF é conduzido sempre ao estado Set. Se ele
estiver previamente nesse estado permanece nele.
4. Aplicando simultaneamente sinais Set e Reset nas entradas, o FF cai num estado de
indeterminação. Deve ser evitada esta situação!

S Q S Q

Q R Q
R
Flip-Flop RS
 Circuitos
Sequenciais
FLIP–FLOP RS (cont.)
Este princípio de funcionamento traduz-se na seguinte tabela.

Saídas Saídas
Entrada
Condições s Condições
Casos Observações
Iniciais Finais
Q ~Q R S Q ~Q
1 0 1 0 0 0 1 Não muda
2 0 0 0 1 0 1 Não muda
3 0 1 1 0 1 0 Muda de Reset para Set
S R Qn+1
4 0 0 1 1 Indeterminado
0 0 Qn
5 1 1 0 0 1 0 Não muda
6 1 0 0 1 0 1 Muda de Set para Reset 0 1 0

7 1 1 1 0 1 0 Não muda 1 0 1

8 1 0 1 1 Indeterminado 1 1 X

Tabela Simplificada do FF RS
 Circuitos
Sequenciais
FLIP–FLOP RS (cont.)
O funcionamento do FF também se pode observar pelo diagrama de impulsos:

S0

R0

Q0

Q0

Nota: O funcionamento do FF é idêntico quando implementado com NAND’s!

 Circuitos
Sequenciais
CONTACT BOUNCE ELIMINATOR
 Circuitos
Sequenciais
FLIP–FLOP RST
Este FF não é mais do que um FF RS com uma terceira entrada de clock que vai permitir ou
inibir o funcionamento do FF conforme estiver ou não presente o impulso de clock.

S
Q S Q
Ck C

Q R Q
R
Flip-Flop RST, implementado com NAND’s Símbolo do Flip-Flop RST
 Circuitos
Sequenciais
FLIP–FLOP RST
As Gates C e D servem para que o Clock CK quando presente, deixe passar o sinal S ou R.
As Gates A e B constituem o FF RS propriamente dito.
O impulso de clock CK funciona como trinco (latch) que abre ou fecha as gates de controle,
C e D.
Continua a existir um estado indeterminado!
O FF comporta-se de igual forma ao RS desde que haja sinal de clock.

S Entradas Saídas
C A Q S R Ck Q ~Q
Ck 0 0 0 Não actua
0 0 1 Não actua
D B Q
R 0 1 0 Não actua
0 1 1 0 1
1 0 0 Não actua
1 0 1 1 0
1 1 0 Não actua
1 1 1 Indeterminado
 Circuitos
Sequenciais
FLIP–FLOP TIPO D OU LATCH
Este FF não é mais do que um FF RST onde as entradas RS estão ligadas a uma única
entrada D (DATA). Esta é aplicada directamente numa das gates e inversamente na outra.
D
Q D Q

C
Ck
Q
Q
SET
D Q
Flip-Flop D
C
S
CLR
Q
D Q

Ck D
SET
Q

C
Q
CLR
Q

R
Flip-Flop D, com Set e Clear (Reset) Símbolo do Flip-Flop D
 Circuitos
Sequenciais
FLIP–FLOP D ou LATCH
Este FF tem em relação aos anteriores a vantagem de eliminar o estado indeterminado.
Isso consegue-se ligando as entradas RS a uma única entrada D (DATA). A qual é aplicada
directamente numa das gates e inversamente na outra.
Este FF, além da vantagem acima descrita em relação às anteriores, dá-nos oportunidade
de avançar para outros processos, utilizando mais algumas alterações em relação ao
esquema básico, com o objectivo de eliminar alguns inconvenientes que ainda subsistem
neste tipo.
D ENTRADAS SAÍDAS
Q Data Clock Q
Ck 0 0 Não Muda
0 1 0
Q 1 0 Não Muda
1 1 1
 Circuitos
Sequenciais
FLIP–FLOP D ou LATCH
Na zona 1 aparece o que foi descrito na tabela de verdade, i.é, o nível na entrada D aparece
na saída Q a partir do impulso seguinte do clock com um certo atraso B devido ao nível 1 da
entrada D ter surgido antes desse impulso de clock. Funciona como um trinco (latch) que
abre levando a saída Q ao nível da entrada D.
Na zona 2 está representada uma situação inconveniente, i.é, durante todo o patamar em
que o impulso de clock é 1 a saída pode variar desde que varie a entrada.
A frequência de clock é inferior à da entrada de D. Em determinados contadores, isso
exigiria criar uma situação de compromisso entre o impulso de clock e o sinal de entrada
para não se dar a tal situação que ocorre na zona 2.

1 2

Ck

B
D

Q
 Circuitos
FLIP–FLOP D ou LATCH(cont.) Sequenciais
Foi criado dentro do mesmo tipo um circuito mais complexo, para colmatar a situação
anteriormente descrita, denominado de Edge Triggered D-type FF, i.é, FF tipo D
disparando unicamente ou no flanco ascendente ou no descendente do impulso de clock.
Funcionamento:
Condições iniciais, Ck=0, D=1 e FF no estado Reset.
Quando aparece um impulso de clock, a saída da gate B vai para 0, fazendo com que o FF
RS constituido pelas gates E e F vá para estado Set. Se a entrada D vai para 0 durante o
tempo em que o Ck ainda é 1, a saída da gate D vai para 1. Isto não causa efeito na saída do
FF uma vez que a gate C está inibida pela saída da gate B.
Quando o clock por seu turno for 0 a saída B vai para 1 mas C é agora inibida pela falta de
clock, deixando assim a saída do FF no estado de Set, sem alteração.
A

B E Q
Ck

C F Q

D D
 Circuitos
Sequenciais
FLIP–FLOP TIPO T OU TOGGLE
Este FF tem só uma entrada exterior (T) sendo, as outras, realimentações das saídas de Q e
o seu complemento. Por tal motivo, são necessários dois circuitos de atraso (delay) para
evitar que as realimentações mudem de estado enquanto T permanecer no seu estado 1.
A saída deste FF pode servir para: contar impulsos; servir como divisor (scaler) (na medida
em que são necessários 2 impulsos de entrada para 1 impulso de saída (T2=2T1)); servir,
também, como contador binário.

S
Q SET
Q
T
T
CLR
Q
R Q

Flip-Flop T Símbolo do Flip-Flop T

 Circuitos
Sequenciais
FLIP–FLOP T ou TOGGLE
Funcionamento:
Inicialmente o FF está no estado Reset (Q=0 e ~Q=1).
Ao aplicamos um impulso 1 à entrada T, a porta NAND A abre, dando uma saída 0. Após um
certo atraso o FF é activado e passa ao estado Set.
A gate B fica preparada a actuar após a recepção do próximo impulso que conduzirá à
situação inicial, ou seja, Reset.
Aplicação:
Como foi falado anteriormente, a saída deste FF pode servir para contar impulsos ou servir
como divisor (scaler), na medida em que são necessários 2 impulsos de entrada para 1
impulso de saída (T2=2T1). Pode servir também como contador binário pois a sua saída é
alternadamente 0, 1, 0, 1, 0, 1,...
T1
S
Q
B B B B
T

R Q
T2
 Circuitos
Sequenciais
FLIP–FLOP JK
Tal como o FF Toggle, existem realimentações das saídas Q e do seu complemento, cujas
mudanças não devem interferir no funcionamento.

J
S Q J Q
Ck C

R Q K Q
k

Flip-Flop JK Símbolo do Flip-Flop JK

 Circuitos
Sequenciais
FLIP–FLOP JK
Este FF é o mais utilizado em circuitos lógicos devido a ser aquele que além de não ter
estado indeterminado, tem mais possibilidades de funcionamento, uma vez que tem 2
entradas (J e K) além de um clock.
Para compreender o seu funcionamento básico apercebamo-nos das seguintes condições:
•Só funciona com impulso de clock.
•Se ambas as entradas forem iguais a 0, o FF não muda de estado.
•Se ambas as entradas forem iguais a 1 o FF funciona como o FF Toggle (muda
sempre de estado).
•Se as entradas forem iguais às saidas, o FF não muda de estado.
•Se as entradas forem diferentes das saídas, o FF muda de estado
complementarmente, ficando com as entradas iguais às entradas.

0 || 1|| 0 / 1|| 0 / 1 0 || 0 ® 1 ® 0 || 0 / 1|| 1 ® 0 / 0 ® 1

J Q
C

0 || 1|| 1/ 0 || 1/ 0 K Q 1|| 1 ® 0 ® 1|| 1/ 0 || 0 ® 1/ 1 ® 0

 Circuitos
Sequenciais
FLIP–FLOP JK
Pelo esquema é fácil observar o funcionamento anteriormente descrito:
1. Quando J=0 e K=0 as portas A e B estão bloqueadas (A e B são AND’s!!).
2. Quando J=K=1, as portas A e B estão desbloqueadas, o FF funciona como Toggle e
Alterna de estado consoante o clock.
3. Quando J=0 e K=1 ou vice-versa, A ou B estão bloqueadas. Funciona como o FF RS,
pois as saídas dos AND’s são aplicadas directamente às entradas do FF RS.

J
S Q
Ck
R Q
k

Flip-Flop JK
 Circuitos
Sequenciais
FLIP–FLOP JK master-slave
Esta situação levou à concepção de um novo tipo denominado JK master-slave, cuja
finalidade é introduzir um atraso entre a entrada e a saída, de forma a eliminar essa
interferência.
A razão do nome master-slave resulta de o segundo FF estar condicionado ao primeiro.
S

J
Q
Ck

k Q

M aster Slave
R
Flip-Flop JK master-slave
 Circuitos
Sequenciais
FLIP–FLOP JK master-slave
Esta montagem é constituida por dois FF RS, no primeiro dos quais o clock actua
directamente (flanco ascendente) e no segundo inversamente (flanco descendente).
Portanto, a saída do primeiro FF (master) vai ser transmitida ao segundo FF (slave) no
flanco descendente do impulso de clock, o que implica dizer haver um atraso igual à
duração do clock. Este atraso elimina os efeitos da realimentação sobre a entrada, à
semelhança da introdução dos delays no FF Toggle.
S

J A C ENTRADAS SAÍDAS
E G Q
J K Qn+1
Ck
0 0 Qn
0 1 0
k B D F H Q
1 0 1
1 1 ~Qn
M aster Slave
R
Flip-Flop JK master-slave Tabela de verdade do FF JK
A razão do nome master-slave resulta de o segundo FF estar condicionado ao primeiro.
 Circuitos
Sequenciais
FLIP–FLOP JK master-slave
Funcionamento do FF JK master-slave através do diagrama de sinais:

J 1 0 0 1

K 1 0 1 0

Ck

Q CD

Ck

Q GH
B B B

Como se pode verificar existe um atraso B entre as saídas QGH e QCD igual à duração do
impulso de clock.
 Circuitos
Sequenciais
CIRCUITOS SEQUENCIAIS
Os circuitos que vão ser objecto de estudo vão ser:
• Contadores.
• Divisores de frequência (scalers).

CONTADORES:
Estes dispositivos têm como objectivo realizar vários tipos de contagem como: tempo
(como um relógio digital), temporização ou sincronismo das operações de um sistema
complexo, calculadores, computadores, etc...

Tipos principais de CONTADORES:

• Assincronos ou de RIPPLE.
• Síncronos.