1. ACONDICIONAMIENTO ANALÓGICO
el objetivo de esta etapa es amplificar la señal buscando el rango dinámico el
conversor análogo digital sin distorsionar la señal captada. para ello se analizaron
algunos mecanismos que son afectados en su medida gracias a la interferencia
electromagnética
electrodos activos:
se presentaron como solución a la interferencia electromagnética, por medio
de un amplificador operacional con la retroalimentación negativa unitaria, de
bajo ruido, impedancia alta de entrada, corriente de polarización limitada y
single supply. además, se trenzaron los cables del electrodo para disminuir
la FEM generada por inducción magnética
amplificador diferencial:
al utilizar amplificadores operacionales encapsulados duales, pueden
lograrse valores de CMRR a 100 db 50 Hz, obteniendo la ventaja de poseer
una ganancia de modo común a una diferencial ideal igual a cero e
independiente del desbalance en las resistencias.
en nuestro caso se implementó el amplificador operacional ICTLC2274 De
Texas instruments.
3. AISLACIÓN:
RESULTADOS EXPERIMENTALES:
la resolución del sistema se evaluó en función de la tensión equivalente de ruido, referida a
la entrada .se midió el piso de ruido cortocircuitando las entradas, conectadas directamente
al DRL, y se obtuvieron los valores apropiados para medir señales en el rango deseado
el CMRR medido de los electrodos activos Y el amplificador diferencial más la DC fue de
103 db, incorporando el DRL y el CMRR se me resultante aumentó a 130 decibeles.
CONCLUSIONES:
se diseñó e implementó un dispositivo y adquisición de biopotenciales con la capacidad de
registrar señales EEG y ECG con un piso de ruido de 0.75 Vrms Y de EMG con 1.3 Vrms
se obtuvieron registros de estas señales con una calidad acordé a lo esperado
Se implementó con muy buenos resultados aislación del canal de datos y el canal de
alimentación obteniendo 5V regulados aislados a partir de los 5V del bus USB. eso con un
esquema muy sencillo: un único IC por canal intercalado en forma transparente en el bus
de alimentación y el bus de datos. El esquema de adquisición con una caja con una etapa
analógica sencilla y conversores Sigma-Delta de gran rango dinámico simplificó el diseño,
y la previsible disminución en el costo de este tipo de ADCs los hace atractivos a futuro.