Percobaan 1

Membangun Gerbang Logika Dasar dengan

Transistor CMOS

1.1. Tujuan

• Memberikan pengenalan terhadap VLSI Design CAD Tool: ElectricTM

• Membangun CMOS Inverting Gate: NOT, NAND, dan NOR

• Mensimulasikan dan menganalisa gerbang logika dasar pada level transistor

1.2. Landasan Teori

Transistor bisa diilustrasikan sebagai sebuah saklar yang dikontrol dengan

menggunakan listrik (arus atau tegangan). Transistor memiliki tiga buah terminal. Keadaan
tersambung atau terputus pada dua terminal ditentukan oleh keadaan dari kontrol
terminalnya.

Terdapat dua tipe transistor CMOS [gambar-1] yaitu: n-type Metal-Oxide-

Semiconductor (NMOS) dan p-type MOS (PMOS). Rangkaian logika transistor yang
menggunakan kedua type transistor tersebut dikenal dengan Complementary-MOS
(CMOS). Transistor CMOS memiliki tiga terminal: gate, source, dan drain. Terminal
source dan drain dapat ditukar satu sama lain.

Ketika terminal gate dari transistor NMOS dalam kondisi high, maka bisa dikatakan
bahwa transistor ON sehingga terdapat jalur penghantar dari source ke drain. Ketika
terminal gate dalam kondisi low, maka bisa dikatakan bahwa transistor OFF maka tidak
terdapat jalur penghantar dari source ke drain. Operasi PMOS berlawanan terhadap NMOS
seperti diisyaratkan dengan tanda bubble pada terminal gate-nya. Ketika terminal gate
dalam keadaan low, maka transistor ON dan ketika terminal gate dalam keadaan high, maka
transistor OFF.
• CMOS Inverter
CMOS Inverter dapat dibangun dari transistor NMOS dan transistor PMOS. Masukan
A mengontrol kedua masukan transistor. Keluaran Y terhubung ke terminal drain dari kedua
transistor. Terminal source dari transistor NMOS dihubungkan ke ground (GND) dan
terminal source dari transistor PMOS dihubungkan ke power (VDD), misalkan 5 volt.
Sebagai ketentuan bahwa “sisi terdekat dengan rel (VDD/GND) adalah source, dan sisi
terdekat dengan output adalah drain”.

Ketika masukan A = 1, transistor NMOS ON dan transistor PMOS OFF. Oleh karena
itu keluaran Y terhubung ke GND melalui transistor NMOS, tapi tidak terdapat koneksi ke
VDD, sehingga bisa dikatan pull-down ke 0. Ketika masukan A = 0, transistor PMOS ON
dan transistor NMOS OFF. Oleh karena itu keluaran Y di-pull-up ke 1 melalui transistor
PMOS. Jadi Y = ~A.

• CMOS NAND Gate

Rangkaian 2-input CMOS NAND gate ditunjukkan pada gambar-3. CMOS NAND gate
2-input dibangun dari 2-transistor NMOS yang tersusun seri dan 2-transistor PMOS yang
tersusun parallel . Terminal source dari salah satu transistor NMOS dihubungkan ke ground
(GND) dan terminal drain dari transistor NMOS yang lain dihubungkan ke keluaran Y,
sedangkan kedua terminal source dari transistor PMOS dihubungkan ke power (VDD), dan
terminal drain dari kedua transistor PMOS dihubungkan ke keluaran Y.

Ketika kedua masukan A dan B diberikan logika 1, maka kedua transistor NMOS ON
dan keluaran Y akan pull-low, atau Y = 0, dan ketika salah satu masukan A atau B diberikan
logika 0, maka salah satu transistor PMOS akan ON dan keluaran Y akan pull-high, atau Y
= 1. Perilaku ini bisa ditabelkan, seperti pada tabel 2.
• CMOS NOR Gate

NOR gate adalah complement dari NAND gate. CMOS NAND gate 2-input dibangun
dari 2-transistor NMOS yang tersusun parallel dan 2-transistor PMOS yang tersusun seri.
Terminal source dari salah satu transistor PMOS dihubungkan ke power (VDD) dan
terminal drain dari transistor NMOS yang lain dihubungkan ke keluaran Y, sedangkan
kedua terminal source dari transistor NMOS dihubungkan ke ground (GND) dan terminal
drain dari kedua transistor NMOS dihubungkan ke keluaran Y. Rangkaian CMOS NAND
gate 2-input ditunjukkan pada gambar-4.

Ketika kedua masukan A dan B diberikan logika 0, maka kedua transistor PMOS akan
ON dan keluaran Y akan pull-up, atau Y = 1, dan ketika salah satu masukan A atau B
diberikan logika 1, maka salah satu transistor NMOS akan ON dan keluaran Y akan pull-
low, atau Y = 0. Perilaku ini bisa ditabelkan, seperti pada tabel 3.
1.3. Alat dan Bahan
• VLSI Design CAD Tool: ElectricTM
1.4. Prosedur Percobaan
Percobaan dimulai dengan menggambarkan skematik CMOS NAND gate 2-
input dengan menggunakan CAD tool yang dikenal dengan ElectricTM. Perlu diingat
bahwa pada ElectricTM tiap-tiap design akan disimpan dalam sebuah facet. Misal:
nand2{sch} facet.

A. Proses Penggambaran
Proses menggambarkan skematik dimulai dengan:

1. Membuat Library: klik File→New Library dan beri nama Library-mu dengan nama,
misal: perc1_xx, dimana xx adalah initial dari nama pembuat.

2. Pilih menu Facet→Edit Facet maka akan muncul Facet to edit dialog [gambar-5]. Klik
New Facet. Pada New Facet Creation dialog box [gambar-6], masukkan nama nand2
sebagai nama facet dan pada facet view pilih schematic. Sebuah window editing baru
[gambar-7] akan muncul dengan title perc1_xx:nand2{sch}. Nama tersebut menyatakan
Library, Nama Facet, dan View.
3. Untuk menggambarkan skematik pada level-transistor, maka teknolgi perlu ubah pada
Analog Schematic Technology dengan cara klik menu Technology→Change Current
Technology dan pilih schematic, analog teknologi. Pada teknologi ini berisikan elemen
rangkaian dasar seperti: transistor, resistor, capacitor, power dan ground.
4. Mulailah menggambarkan rangkaian seperti tampak pada gambar 3.
5. On-kan Grid [Window→Toggle Grid] agar membantu mempermudah mengatur
peletakan komponen.
6. Mengambil komponen dilakukan dengan klik-kiri pada mouse pada komponen yang
dimaksud, kemudian klik-kiri ke window edit untuk meletakkan komponen.
7. Koneksi bisa dibuat dengan menekan tombol klik-kiri pada terminal transistor, misal
gate, source atau drain, kemudian klik-kanan pada terminal komponen yang lain yang
ingin dikoneksikan.
8. Lakukan proses penggambaran hingga tampak seperti pada gambar-7.

Gambar 5: Library dialog

A. Proses Simulasi pada Level-Switch
ElectricTM dilengkapi dua jenis built-in switch-level atau gate-level simulator yang dikenal
dengan ALS (the Asynchronous Logic Simulator) dan IRSIM yang dapat mensimulasikan
schematics, IC layout, atau diskripsi VHDL. Untuk melakukan simulator dimulai dengan:
1. Pilih menu Tools • Simulation • Simulate. Waveform window akan muncul, meng-list
tiap-tiap net pada design. Jika proses penggambaran dilakukan dengan benar maka akan
terlihat net A, B, dan Y, seperti tampak pada Gambar-8. Pada window gelombang akan
terlihat net tak bernama. Net ini untuk VDD, GND, dan node diantara transistor NMOS.
Pada simulasi ini tampak NET1 adalah power (VDD) dan NET2 adalah ground. Jadi
NET3 pasti merupakan node diantara kedua transistor NMOS.
2. Pada simulator terdapat dua garis vertical warna putih (cursor). Lakukan pergeseran
pada cursor primer (cursor tanpa tanda x), sambil mengamati perubahan yang terjadi
pada skematik. Berikan penjelasan!

1.5. Tugas
1. Gambarkan rangkaian skematik untuk CMOS Inverter dan CMOS NOR gate 2-input
2. Gambarkan rangkaian skematik untuk CMOS NAND gate 3-input dan CMOS NOR
gate 3-input
3. Lakukan simulasi pada gerbang-gerbang tersebut.
4. Buat kesimpulan atas seluruh percobaan yang telah dilakukan.
Praktikum Perancangan Logika & VLSI
Anggota Kelompok:
1. Safrizal Adril Baihaqi (1110161016)
2. Nizar Hibatullah (1110161017)
3. Mohammad Satrio (1110161019)
Kelas: 3 D4 ELEKTRONIKA A
PERCOBAAN-1
Membangun Gerbang Logika Dasar dengan Transistor CMOS
1. CMOS NAND Gate 2-input

Gambar 1. Rangkaian CMOS NAND Gate 2-Input

Gambar 2. Gelombang CMOS NAND Gate 2-Input

2. CMOS Inventer

Gambar 3. Rangkaian CMOS Inverter

Gambar 4. Gelombang CMOS Inverter

3. CMOS NOR Gate 2-input

Gambar 5. Rangkaian CMOS NOR Gate 2-input

 Gambar 6. Gelombang CMOS NOR Gate 2-input

4. CMOS NAND Gate 3-input

Gambar 7. Rangkaian CMOS NAND Gate 3-input

Gambar 8. Gelombang CMOS NAND Gate 3-input

5. CMOS NOR Gate 3-input

Gambar 9. Rangkain CMOS NOR Gate 3-input

Gambar 10. Gelombang CMOS NOR Gate 3-input

Analisa Data
Pada percobaan kali ini, kami menguji rangkaian gerbang logika dasar dengan
menggunakan komponen CMOS (P-MOS dan N-MOS) yang disimulasikan melalui software
electric. Untuk membuat projek kita dapat klik file setelah itu kita klik new library. Kemudian,
kita beri nama library tersebut. Setelah itu klik facet. Setelah itu klik edit facet. Dan klik new facet
creation. Setelah itu bri nama file tersebut. Selanjutnya klik Technology→Change Current
Technology dan pilih schematic, analog teknologi. Untuk memilih transistor, vdd maupun ground.
Tinggal kita drag komponen pada area yang sudah disediakan. Untuk menyambungkan tinggal
kita klik kiri pada komponen awal dan klik kanan pada komponen yang akan kita sambungkan.
Pada percobaan ini, kami melakukan 5 kali simulasi. Selain itu kami juga melihat gelombang
output serta mencari nilai delta antara nilai output terhadap input.
Pada percobaan pertama kami mensimulasikan rangkaian gerbang logika dasar CMOS
NAND gate 2 input dengan menggunakan 2 pmos dan 2 nmos. Saat Input A bernilai 0 dan input
B bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai 0 dan input B bernilai 1,
maka output Y bernilai 1. Apabila nilai input A bernilai 1 dan input B bernilai 0 maka output Y
bernilai 1. Dan Apabila nilai input A bernilai 1 dan input B bernilai 1 maka output Y bernilai 0.
Hal itu dikarenakan apabila nilai input bernilai 1 dan melewati pmos maka nilai outputnya 0 dan
sebaliknya. Sedangkan jika nilai input 1 dan melewati nmos maka nilai outputnya 1. Nilai output
didapat dari nilai perkalian input A dan B dan hasil outputnya adalah kebalikan nilai hasil perkalian
tersebut. Nilai delta yang terlihat pada simulasi pertama ini adalah 91,88 pico second.
Pada percobaan kedua kami mensimulasikan rangkaian gerbang logika dasar CMOS
Inverter dengan 1 pmos dan 1 nmos dan dengan 1 input. Saat input bernilai 1 maka output Y
bernilai 0. Dan apabila input bernilai 0, maka output Y bernilai 1. Hal itu dikarenakan apabila
input bernilai 1, maka apabila melewati pmos nilainya menjadi 0 sehingga VDD off dan nmos
aktif sehingga nilainya sama dengan ground yang membuat outputnya bernilai 0. Ketika input
bernilai 0, maka nmos akan bernilai 0 sehingga nmos off dan pmos akan on yang nilainya
mendekati VCC sehingga nilai outputnya akan bernilai 1. Nilai delta yang kami dapat pada
simulasi cmos inverter ini adalah 61,26 pico second.
Pada percobaan ketiga ini, kami mensimulasikan rangkaian gerbang logika dasar CMOS
NOR gate 2 input dengan menggunakan 2 pmos dan 2 nmos. Saat Input A bernilai 0 dan input B
bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai 0 dan input B bernilai 1, maka
output Y bernilai 0. Apabila nilai input A bernilai 1 dan input B bernilai 0 maka output Y bernilai
0. Dan Apabila nilai input A bernilai 1 dan input B bernilai 1 maka output Y bernilai 0. Hal itu
dikarenakan apabila nilai input bernilai 1 dan melewati pmos maka nilai outputnya 0 dan
sebaliknya. Sedangkan jika nilai input 1 dan melewati nmos maka nilai outputnya 1. Nilai output
Y didapat dari penjumalahan nilai input A dan nilai input B dan hasil output Y adalah nilai
kebalikan dari hasil penjumlahan tersebut. Nilai delta yang terlihat pada simulasi pertama ini
adalah 245,02 pico second.
Pada percobaaan keempat, kami mensimulasikan rangkaian gerbang logika dasar CMOS
NAND gate 3 Input dengan menggunakan 3 pmos dan 3 nmos. Saat Input A bernilai 0, input B
bernilai 0, dan input C bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai 0, input
B bernilai 0, dan input C bernilai 1, maka output Y bernilai 1. Apabila nilai input A bernilai 0,
input B bernilai 1, dan input C bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai
0, input B bernilai 1, dan input C bernilai 1, maka output Y bernilai 1. Apabila nilai input A bernilai
1, input B bernilai 0, dan input C bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai
1, input B bernilai 0, dan input C bernilai 1, maka output Y bernilai 1. Apabila nilai input A bernilai
1, input B bernilai 1, dan input C bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai
1, input B bernilai 1, dan input C bernilai 1, maka output Y bernilai 0. Hal itu dikarenakan apabila
nilai input bernilai 1 dan melewati pmos maka nilai outputnya 0 dan sebaliknya. Sedangkan jika
nilai input 1 dan melewati nmos maka nilai outputnya 1. Selain itu setiap nilai input akan dikalikan
terhadap yang lainnya dan hasil output adalah nilai kebalikan dari hasil perkalian tersebut. Nilai
delta yang terlihat pada simulasi pertama ini adalah 61,26 pico second.
Pada percobaaan keempat, kami mensimulasikan rangkaian gerbang logika dasar CMOS
NOR gate 3 Input dengan menggunakan 3 pmos dan 3 nmos. Saat Input A bernilai 0, input B
bernilai 0, dan input C bernilai 0, maka output Y bernilai 1. Apabila nilai input A bernilai 0, input
B bernilai 0, dan input C bernilai 1, maka output Y bernilai 0. Apabila nilai input A bernilai 0,
input B bernilai 1, dan input C bernilai 0, maka output Y bernilai 0. Apabila nilai input A bernilai
0, input B bernilai 1, dan input C bernilai 1, maka output Y bernilai 0. Apabila nilai input A bernilai
1, input B bernilai 0, dan input C bernilai 0, maka output Y bernilai 0. Apabila nilai input A bernilai
1, input B bernilai 0, dan input C bernilai 1, maka output Y bernilai 0. Apabila nilai input A bernilai
1, input B bernilai 1, dan input C bernilai 0, maka output Y bernilai 0. Apabila nilai input A bernilai
1, input B bernilai 1, dan input C bernilai 1, maka output Y bernilai 0. Hal itu dikarenakan apabila
nilai input bernilai 1 dan melewati pmos maka nilai outputnya 0 dan sebaliknya. Sedangkan jika
nilai input 1 dan melewati nmos maka nilai outputnya 1. Selain itu setiap nilai input A akan
dijumlahkan terhadap input yang lainnya dan hasil output adalah nilai kebalikan dari hasil
penjumlahan tersebut. Nilai delta yang terlihat pada simulasi pertama ini adalah 566,62 pico
second.

Tabel kebenaran CMOS NAND gate 2 input

Input A Input B Output Y
0 0 1
0 1 1
1 0 1
1 1 0

Tabel kebenaran CMOS NOR gate 2 input

Input A Input B Output Y
0 0 1
0 1 0
1 0 0
1 1 0

Tabel kebenaran CMOS inveter

Input A Output Y
0 1
1 0

Tabel kebenaran CMOS NAND gate 3 input

Input A Input B Input C Output Y
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Tabel kebenaran CMOS NOR gate 3 input
Input A Input B Input C Output Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0

Kesimpulan
Berdasasarkan praktikum dan simulasi yang kami lakukan dapat kami ambil kesimpulan
bahwa :
- Aplikasi electric dapat mensimulasikan gerbang logika dasar nand nor maupun inverter
- Untuk membuat sambungan koneksi komponen kita harus klik kanan pada komponen
1 dan klik kanan pada komponen tujuan.
- CMOS dibagi menjadi 2 bagian yaitu PMOS dan NMOS.
- Nilai output PMOS selalu berkebalikan dengan input
- Nilai output NMOS sama dengan input
- Gerbang-gerbang logika dasar dapat dibuat melalui simulasi ini.