Anda di halaman 1dari 16

9.

5 Differential Ampli fi er dengan Current-Cermin Beban 657

Untuk cermin arus sederhana digunakan dalam rangkaian Gambar. 9,39 (a),

R im = 1 ‖ r Hai 3 (9,154)
gm3

dan
R om = r Hai 4 (9,155)

The gain arus SEBUAH m dapat ditemukan sebagai berikut

SEBUAH m saya i = - g m 4 v gs 4 = - g m 4 v gs 3

tapi
v gs 3 = - saya saya R saya m

Demikian

SEBUAH m = g m 4 R saya m

menggantikan R saya m dari (9,154) bersama-sama dengan menggunakan g m 4 = g m 3 hasil di

)
SEBUAH m = 1 / ( 1+ 1 (9,156)
g m 3 r Hai 3

Akhirnya, mengganti dalam persamaan. (9,153) untuk SEBUAH m dari (9,156), untuk G mcm dari (9,148), dan untuk R om

dari (9,155), dan mencatat bahwa r Hai 4 R Hai 2, r Hai 4 = r Hai 3, dan g m r Hai 3 1, memberikan untuk SEBUAH cm ekspresi,

SEBUAH cm - 1 (9,157)
2 g m 3 R SS

Sejak R SS biasanya besar, setidaknya sama dengan r Hai, SEBUAH cm akan menjadi kecil. Rasio penolakan mode umum (CMRR) kini bisa
diperoleh dengan memanfaatkan pers. (9,130) dan (9,157),

CMRR ≡ | SEBUAH d | (9,158)


| SEBUAH cm | = [ g m ( r Hai 2 ‖ r Hai 4)] [ 2 g m 3 R SS]

yang untuk r Hai 2 = r Hai 4 = r Hai dan g m 3 = g m menyederhanakan untuk

CMRR = ( g m r Hai)( g m R SS) (9,159)

Kita mengamati bahwa untuk mendapatkan CMRR besar, kita pilih sebuah implementasi dari sumber arus biasing saya yang
memiliki fitur resistansi keluaran tinggi. sirkuit tersebut termasuk cascode sumber arus dan sumber arus Wilson dipelajari dalam
Bagian 8.6.

OLAHRAGA

9.20 Untuk saat-cermin-loaded MOS penguat diferensial yang ditentukan dalam Latihan 9,17, biarkan R SS = 25 k . Menghitung || SEBUAH cm
|| dan CMRR. Gunakan hasil Latihan 9,17.

Ans. 0,005 V / V; 20.000 atau 86 dB


658 Bab 9 Diferensial dan Multistage Ampli ers fi

The Bipolar Kasus Untuk memperoleh SEBUAH cm dan CMRR untuk rangkaian BJT Gambar. 9.36 (a) kita dapat menggunakan ekspresi dalam Pers.

(9,153) dengan

G mcm = 1 (9,160)
2 R EE

R im = 1 ‖ r π 3 ‖ r Hai 3 ‖ r π 4 (9,161)
gm3

yang untuk r Hai 3 r π 3 dan r π 4 = r π 3 hasil

1
R saya m ‖2 (9,162)
gm3 rπ3

R om = r Hai 4 (9,163)

dan

SEBUAH m = g m 4 R saya m (9,164)

Asumsi g m 4 = g m 3 dan memanfaatkan r Hai 4 R Hai 2, kita memperoleh

2
rπ3
SEBUAH cm - r Hai 4
2 R EE g m 3 + 2
rπ3
2
- r Hai 4 = - r Hai 4 (9,165)
2 R EE β 3 β 3 R EE

menggunakan SEBUAH d dari Persamaan. (9,139) memungkinkan kita untuk mendapatkan CMRR sebagai

( β 3 R EE )
CMRR ≡ | SEBUAH d | (9,166)
| SEBUAH cm | = g m ( r Hai 2 ‖ r Hai 4) r Hai 4

Untuk r Hai 2 = r Hai 4 = r Hai,

CMRR = 1 (9,167)
2 β 3 g m R EE

fromwhich kita mengamati bahwa untuk mendapatkan CMRR besar, rangkaian menerapkan sumber arus bias harus memiliki
resistansi keluaran besar R EE. Hal ini dimungkinkan dengan, katakanlah, cermin saat Wilson (Bagian 8.6.2).

Kesimpulannya, hal ini berguna untuk merefleksikan sekali lagi tentang asal-usul gain mode umum terbatas: Ini
hanyalah karena kesalahan transmisi saat diperkenalkan oleh arus beban-cermin. Dalam kasus sirkuit MOS, kesalahan ini
disebabkan oleh terbatas r Hai 3; dalam kasus cermin bipolar, kesalahan ini disebabkan oleh terbatas β.

OLAHRAGA

9.21 Untuk saat-cermin-loaded BJT penguat diferensial yang ditentukan dalam Latihan 9.18, menemukan R EE, SEBUAH cm, dan

CMRR. Gunakan hasil Latihan 9.18.


Ans. 125 k ; 0,0125 V / V; 160.000, atau 104 dB
9,6 ers fi Multistage Ampli 659

9,6 ers fi Multistage Ampli

amplifier transistor praktis biasanya terdiri dari sejumlah tahap yang terhubung dalam kaskade. Selain memberikan
keuntungan, tahap pertama (atau input) biasanya diperlukan untuk memberikan resistansi masukan yang tinggi
untuk menghindari hilangnya tingkat sinyal ketika penguat adalah makan sumber-resistensi yang tinggi froma.
Dalam penguat diferensial tahap input juga harus memberikan umum-mode besar penolakan. Fungsi dari tahap
tengah dari sebuah penguat kaskade adalah untuk memberikan sebagian besar gain tegangan. Selain itu, tahap
tengah menyediakan fungsi-fungsi lainnya seperti konversi sinyal dari modus diferensial untuk mode single-ended
(kecuali, tentu saja, output amplifier juga diferensial) dan pergeseran tingkat dc sinyal untuk memungkinkan sinyal
output untuk ayunan baik positif maupun negatif.

Akhirnya, fungsi utama yang terakhir (atau output) tahap penguat adalah untuk memberikan perlawanan output
yang rendah untuk menghindari hilangnya keuntungan ketika resistansi beban bernilai rendah terhubung ke
amplifier. Juga, tahap output harus mampu memasok arus yang dibutuhkan oleh beban dengan cara-yang efisien,
tanpa menghamburkan jumlah terlalu besar kekuatan dalam transistor output. Kami telah mempelajari satu jenis
konfigurasi penguat cocok untuk melaksanakan tahap output, yaitu, pengikut sumber dan pengikut emitor. Ini akan
ditampilkan dalam Bab 12 bahwa sumber dan emitor pengikut tidak optimal dari sudut pandang efisiensi daya dan
lainnya, konfigurasi sirkuit yang lebih tepat ada untuk tahap output yang diperlukan untuk memasok dalam jumlah
besar daya output. Faktanya,

Untuk menggambarkan struktur sirkuit dan metode analisis amplifier multistage, kami akan menyajikan dua
contoh: dua tahap CMOS op amp dan empat tahap bipolar op amp.

THE INTERNATIONAL Tahun 2013 menandai penampilan keenam puluh International Sirkuit Solid-State Conference

RANGKAIAN SOLID-STATE (ISSCC), yang telah menjadi forum global terkemuka untuk presentasi perkembangan baru dalam
bidang yang luas sirkuit solid-state dan sistem. Disponsori oleh Institute of Electrical and
KONFERENSI (ISSCC):
Electronics Engineers, ISSCC mulai pada tahun 1954 di University of Pennsylvania di
Philadelphia dan akhirnya bermigrasi ke Silicon Valley dengan pertemuan tahunan di San
Francisco sejak tahun 1990.

Pada awal tahun 1950, tak lama setelah penemuan transistor, banyak perusahaan vakum tabung
tergantung elektronik besar (misalnya, GE, RCA) menyadari pentingnya berpotensi dramatis perangkat
memperkuat baru. Tapi bersemangat karena mereka untuk membuat desain berbasis transistor baru,
mereka cepat terhalang oleh kurangnya teknisi yang berkualitas dengan latar belakang yang sesuai.
Bahkan, Bell Labs adalah satu-satunya kelompok dengan pengalaman. Dengan demikian, solusi baru
diperlukan, di mana keahlian yang terbatas dapat dibagi di antara beberapa penelitian dan
pengembangan tertarik entitas. Dengan demikian, yang pertama “Transistor Conference,” prekursor
ISSCC, lahir. Jelas, ini adalah ide yang bekerja!

9.6.1 Sebuah Dua Tahap CMOS Op Amp

Gambar 9.40 menunjukkan struktur populer untuk CMOS op amp dikenal sebagai konfigurasi dua tahap. Rangkaian
menggunakan dua pasokan listrik, yang bisa berkisar dari ± 2,5 V untuk
660 Bab 9 Diferensial dan Multistage Ampli ers fi

saya

CC

D2 D6

Gambar 9.40 Dua tahap CMOS op-amp konfigurasi.

yang 0.5- μ m teknologi ke ± 0,5 V untuk teknologi 65-nm. Sebuah arus bias referensi
saya REF adalah dihasilkan baik eksternal atau menggunakan sirkuit on-chip. Salah satu sirkuit tersebut akan dibahas dalam Bab 13.

cermin arus yang dibentuk oleh Q 8 dan Q 5 memasok pasangan diferensial Q 1 - Q 2


dengan bias saat. Itu W / L rasio Q 5 dipilih untuk menghasilkan nilai yang diinginkan untuk input-tahap prategangan I ( atau SAYA/ 2 untuk
masing-masing Q 1 dan Q 2). Pasangan input diferensial secara aktif sarat dengan cermin saat ini dibentuk oleh Q 3 dan Q 4. Dengan demikian
tahap input adalah identik dengan yang dipelajari dalam Bagian 9.5 (kecuali bahwa di sini pasangan diferensial diimplementasikan
dengan PMOS transistor dan cermin saat ini dengan NMOS).

Tahap kedua terdiri dari Q 6, yang merupakan penguat common-sumber sarat dengan arus-sumber transistor Q 7. Sebuah
kapasitor C C termasuk dalam jalur umpan balik negatif dari tahap kedua. Fungsinya akan dijelaskan pada Bab 13,
ketika kita mempelajari respon frekuensi penguat ini.

Sebuah fitur mencolok dari rangkaian pada Gambar. 9.40 adalah bahwa hal itu tidak memiliki tahap-output-resistansi rendah.
Bahkan, resistansi keluaran dari rangkaian tersebut adalah sama dengan ( r Hai 6 ‖ r Hai 7) dan dengan demikian agak tinggi. Sirkuit ini, oleh
karena itu, tidak cocok untuk mengemudi beban impedansi rendah. Namun demikian, sirkuit ini sangat populer dan sering
digunakan untuk melaksanakan op amp di sirkuit VLSI, di mana op amp perlu drive hanya beban kapasitif kecil, misalnya, dalam
rangkaian beralih-kapasitor (Bab 17). Kesederhanaan hasil sirkuit dalam sebuah op amp kualitas cukup baik diwujudkan dalam area
chip yang sangat kecil.

tegangan Gain Gain tegangan dari tahap pertama ditemukan dalam Bagian 9.5 untuk diberikan oleh

SEBUAH 1 = - g m 1 ( r Hai 2 ‖ r Hai 4) (9,168)


9,6 ers fi Multistage Ampli 661

dimana g m 1 adalah transkonduktansi dari masing-masing transistor dari tahap pertama, yaitu, Q 1
dan Q 2.
Tahap kedua adalah, penguat arus-sumber-loaded common-sumber yang gain tegangan diberikan oleh

SEBUAH 2 = - g m 6 ( r Hai 6 ‖ r Hai 7) (9,169)

Gain dc loop terbuka dari op amp adalah produk dari SEBUAH 1 dan SEBUAH 2.

contoh 9.6

Pertimbangkan sirkuit pada Gambar. 9.40 dengan geometri perangkat berikut (dalam μ m).

Transistor Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8

W/L 20 / 0.8 20 / 0.8 5 / 0.8 5 / 0.8 40 / 0.8 10 / 0.8 40 / 0.8 40 / 0.8

|| ( untuk semua
Membiarkan saya REF = 90 μ SEBUAH, V tn = 0,7 V, V tp = - 0,8 V, μ n C lembu = 160 μ A / V 2, μ p C lembu = 40 μ A / V 2, || V SEBUAH
||, || V GS ||, g m, dan r Hai. juga menemukan SEBUAH 1, SEBUAH 2,
perangkat) = 10 V, V = DD V SS = 2,5 V. Untuk semua perangkat, mengevaluasi saya D, || V OV

gain dc loop terbuka tegangan, input rentang umum-mode, dan rentang tegangan output. Mengabaikan efek V SEBUAH pada arus bias.

Larutan

Lihat Gambar. 9.40. Sejak Q 8 dan Q 5 dicocokkan, I = I REF. Demikian Q 1, Q 2, Q 3, dan Q 4 masing-masing mengadakan sama saat ini untuk SAYA/ 2 = 45 μ A. Sejak Q 7 cocok

untuk Q 5 dan Q 8, arus dalam Q 7 adalah sama dengan saya REF = 90 μ A. Akhirnya,

Q 6 melakukan arus yang sama 90 μ A. Dengan saya D masing-masing

perangkat yang dikenal, kita menggunakan

saya D = 1 OV
2 ( μ C lembu)( W / L) V 2
|| untuk masing-masing transistor. Kemudian kita menemukan||||dari
V GS || V GS || = || V t || + || V OV ||. Hasilnya diberikan
untuk menentukan || V OV

pada Tabel 9.1.

Transkonduktansi dari masing-masing perangkat ditentukan dari

/ || V OV ||
g m = 2 saya D

Nilai dari r Hai ditentukan dari


|| / saya D
r o = || V SEBUAH

nilai-nilai yang dihasilkan dari g m dan r Hai diberikan dalam Tabel 9.1.
662 Bab 9 Diferensial dan Multistage Ampli ers fi

contoh 9.6 terus-menerus

tabel 9.1

Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8

saya D ( μ SEBUAH) 45 45 45 45 90 90 90 90
|| V OV || ( V)
0,3 0,3 0,3 0,3 0,3 0,3 0,3 0,3
|| V GS || ( V)
1.1 1.1 1 1 1.1 1 1.1 1.1
g m ( mA / V) 0,3 0,3 0,3 0,3 0,6 0,6 0,6 0,6
ro( k ) 222 222 222 222 111 111 111 111

Gain tegangan dari tahap pertama ditentukan dari


( r Hai 2 ‖ r Hai 4 )
SEBUAH 1 = - g m 1

= - 0,3 (222 ‖ 222) = - 33,3 V / V

Gain tegangan tahap kedua ditentukan dari


( r Hai 6 ‖ r Hai 7 )
SEBUAH 2 = - g m 6

= - 0,6 (111 ‖ 111) = - 33.3V / V

Dengan demikian secara keseluruhan dc gain loop terbuka adalah

SEBUAH 0 = SEBUAH 1 SEBUAH 2 = ( - 33.3) × (- 33,3) = 1109 V / V

atau

20 log1109 = 61 dB

Batas bawah kisaran input yang umum-mode adalah nilai tegangan input di mana Q 1 dan Q 2
meninggalkan daerah saturasi. Hal ini terjadi ketika tegangan input turun di bawah tegangan pada saluran pembuangan dari Q 1 oleh
|| V tp|| volt. Karena drain Q 1 berada pada - 2,5 + 1 = - 1,5 V, maka batas bawah dari input yang umum-mode

rentang - 2.3 V.
Batas atas kisaran input yang umum-mode adalah nilai tegangan input di mana Q 5 meninggalkan daerah saturasi. Sejak Q 5 untuk
beroperasi di saturasi tegangan di atasnya (yaitu, V SD 5) setidaknya harus sama dengan tegangan overdrive di mana ia beroperasi
(yaitu, 0,3 V), tegangan tertinggi diizinkan di saluran pembuangan dari Q 5 harus 2,2 V. Ini mengikuti bahwa nilai tertinggi v ICM seharusnya

v ICM max = 2.2 - 1.1 = 1.1V

Tegangan output yang diijinkan tertinggi adalah nilai di mana Q 7 meninggalkan daerah saturasi, yang
|| = 2,5 - 0,3 = 2.2 V. Tegangan output yang diijinkan terendah adalah nilai di mana Q 6 daun saturasi, yang - V SS + V OV 6 = - 2,5
V DD - || V OV 7
+ 0,3 = - 2.2 V. Dengan demikian, rentang tegangan output - 2.2 V untuk
+ 2.2 V.
9,6 ers fi Multistage Ampli 663

Masukan Offset Voltage Ketidaksesuaian perangkat pasti hadir di tahap input menimbulkan tegangan offset
masukan. Komponen tegangan offset masukan ini dapat dihitung dengan menggunakan metode yang dikembangkan
dalam Bagian 9.4.1. Karena ketidaksesuaian perangkat yang acak, tegangan offset yang dihasilkan disebut sebagai random
offset. Hal ini untuk membedakannya dari jenis lain dari tegangan offset masukan yang dapat hadir bahkan jika semua
perangkat yang tepat sangat cocok. Ini diprediksi atau sistematis diimbangi dapat diminimalkan dengan desain
hati-hati. Meskipun terjadi juga dalam BJT amp op, dan kami temui di Bagian 9.5.4, biasanya jauh lebih jelas dalam
CMOS amp op karena gain-per-panggung mereka agak rendah.

Untuk melihat howsystematic mengimbangi dapat terjadi pada rangkaian Gambar. 9.40, membiarkan dua terminal input dihukum. Jika

tahap input seimbang sempurna, maka tegangan muncul di saluran pembuangan dari

Q 4 akan sama dengan yang di drain Q 3, yang mana ( - V SS + V GS 4). Sekarang ini juga merupakan tegangan yang diumpankan ke gerbang Q 6.
Dengan kata lain, tegangan sama dengan V GS 4 muncul antara gerbang dan sumber Q 6. Dengan demikian arus drain dari Q 6, saya 6, akan
berhubungan dengan arus drain Q 4, yang sama dengan SAYA/ 2, dengan hubungan

saya 6 = ( W / L) 6 ( SAYA/ 2) (9,170)


( W / L) 4

Agar tidak ada tegangan offset muncul pada output, saat ini harus persis sama dengan saat ini disediakan oleh Q 7. Arus
terakhir ini terkait dengan saat ini saya transistor paralel
Q 5 oleh

saya 7 = ( W / L) 7 saya (9,171)


( W / L) 5

Sekarang, kondisi untuk membuat saya 6 = saya 7 dapat ditemukan dari pers. (9,170) dan (9,171) sebagai

( W / L) 6
= 2 ( W / L) 7 (9,172)
( W / L) 4 ( W / L) 5

Jika kondisi ini tidak terpenuhi, sistematis diimbangi akan menghasilkan. Dari spesifikasi geometri perangkat pada Contoh
9.6, kita dapat memverifikasi bahwa kondisi (9,172) puas, dan, oleh karena itu, op amp dianalisis dalam contoh yang tidak
harus menunjukkan input sistematis tegangan offset.

OLAHRAGA

9.22 Pertimbangkan CMOS op amp Gambar. 9.40 ketika dibuat dalam 0.8- μ teknologi m CMOS yang
|| = 0,8 V, dan V = DD V SS = 2,5 V. Untuk desain tertentu, I = 100 μ SEBUAH,
μ n C lembu = 3 μ p C lembu = 90 μ A / V 2, || V t
( W / L) 1 = ( W / L) 2 = ( W / L) 5 = 200, dan ( W / L) 3 = ( W / L) 4 = 100. (a) Carilah ( W / L) rasio Q 6 dan
Q 7 yang seperti itu saya 6 = 100 μ A. (b) Tentukan||,tegangan overdrive, || VQOV1, Q 2, dan Q 6 beroperasi.
di mana masing-masing

(C) Cari g m untuk Q 1, Q 2, dan Q 6.


|| = 10 V, menemukan r Hai 2, r Hai 4, r Hai 6, dan r Hai 7.
(D) Jika || V SEBUAH

(E) Cari keuntungan tegangan SEBUAH 1 dan SEBUAH 2, dan keuntungan keseluruhan SEBUAH.

Ans. ( Sebuah) ( W / L) 6 = ( W / L) 7 = 200; (B) 0,129 V, 0,129 V, 0,105 V; (C) 0,775 mA / V, 0,775 mA / V,
1,90 mA / V; (D) 200 k , 200 k , 100 k , 100 k ; (E) -77,5 V / V, -95 V / V, 7363 V / V
664 Bab 9 Diferensial dan Multistage Ampli ers fi

9.6.2 Sebuah Bipolar Op Amp

Contoh kedua kami amplifier multistage adalah empat tahap bipolar op amp ditunjukkan pada Gambar. 9.41.
Rangkaian ini terdiri dari empat tahap. Itu diferensial-in, diferensial-out tahap input terdiri dari transistor Q 1 dan Q 2, yang
bias oleh sumber arus Q 3. Tahap kedua juga merupakan penguat diferensial input, tapi outputnya diambil
single-endedly pada kolektor
Q 5. Tahap ini dibentuk oleh Q 4 dan Q 5, yang bias oleh sumber arus Q 6. Perhatikan bahwa konversi dari diferensial untuk
tunggal berakhir seperti yang dilakukan oleh hasil tahap kedua pada hilangnya keuntungan dengan faktor 2. Dalam metode
yang lebih rumit untuk mencapai konversi ini dipelajari dalam Bagian 9.5, cermin saat ini digunakan sebagai aktif beban.

Selain memberikan beberapa keuntungan tegangan, tahap ketiga, yang terdiri dari pnp transistor
Q 7, menyediakan fungsi penting dari pergeseran tingkat dc sinyal. Jadi, sementara sinyal pada kolektor Q 5 tidak
diperbolehkan untuk ayunan di bawah tegangan di dasar Q 5 (+ 10 V), sinyal pada kolektor Q 7 dapat ayunan negatif
(dan positif, tentu saja). Dari penelitian kami dari op amp dalam Bab 2, kita tahu bahwa terminal output dari op amp
harus mampu baik ayunan tegangan positif dan negatif. Oleh karena itu setiap rangkaian op-amp meliputi tingkat-pergeseran
pengaturan. Meskipun penggunaan komplementer pnp transistor menyediakan solusi sederhana untuk masalah
tingkat-pergeseran, bentuk lain dari tingkat shifter ada, salah satunya

Gambar 9.41 Sebuah empat tahap bipolar op amp.


9,6 ers fi Multistage Ampli 665

akan dibahas dalam Bab 13. Selanjutnya, perhatikan bahwa tingkat pergeseran dicapai dalam CMOS op amp telah kita
pelajari dalam Bagian 9.6.1 dengan menggunakan perangkat pelengkap untuk dua tahap: yaitu, p- channel untuk tahap
pertama dan n channel untuk tahap kedua.
Tahap output dari op amp terdiri dari pengikut emitor Q 8. Seperti kita ketahui dari studi kami op amp dalam Bab
2, idealnya output beroperasi di sekitar nol volt. Ini dan fitur lain dari BJT op amp akan digambarkan dalam Contoh
9.7.

contoh 9.7

Dalam contoh ini, kita menganalisis bias dc dari rangkaian op-amp bipolar Gambar. 9.41. Menjelang itu, Gambar. 9.42 menunjukkan sirkuit

dengan dua terminal input terhubung ke tanah. (A) Melakukan analisis dc perkiraan (dengan asumsi β 1, || V MENJADI
|| 0,7 V, dan mengabaikan efek Early)

untuk menghitung arus dc dan tegangan di mana-mana di sirkuit. Perhatikan bahwa Q 6 memiliki empat kali luas masing-masing Q 9 dan Q 3.

(B) Hitunglah disipasi daya diam di sirkuit ini. (C) Jika transistor Q 1 dan Q 2 memiliki β = 100, menghitung
arus masukan bias dari op amp. (D) Apa masukan rentang umum-mode dari op amp ini?

Gambar 9.42 Sirkuit untuk Contoh 9.7.


666 Bab 9 Diferensial dan Multistage Ampli ers fi

contoh 9.7 terus-menerus

Larutan

(A) nilai semua arus dc dan tegangan ditunjukkan pada diagram sirkuit. Nilai-nilai ini dihitung dengan mengabaikan arus basis
dari setiap transistor-yaitu, dengan asumsi β menjadi sangat tinggi. Analisis dimulai dengan menentukan arus melalui transistor
dioda terhubung Q 9 menjadi 0,5 mA. Kemudian kita melihat transistor yang Q 3 melakukan 0,5 mA dan transistor Q 6 melakukan 2
mA. Saat-sumber transistor
Q 3 feed pasangan diferensial ( Q 1, Q 2) dengan 0,5 mA. Dengan demikian masing-masing Q 1 dan Q 2 akan menjadi bias di 0,25 mA. Kolektor Q 1 dan Q 2 akan
berada di [15-0,25 × 20] = + 10 V.
Melanjutkan ke tahap diferensial kedua dibentuk oleh Q 4 dan Q 5, kita menemukan tegangan pada emitter mereka untuk menjadi [10-0,7] = 9.3
V. pasangan diferensial ini bias oleh arus-sumber transistor Q 6, yang memasok arus 2 mA; demikian Q 4 dan Q 5 masing-masing akan bias pada 1
mA. Kita sekarang dapat menghitung tegangan pada kolektor Q 5 sebagai [15-1 × 3] = + 12 V. Hal ini akan menyebabkan tegangan pada emitor
dari pnp transistor
Q 7 menjadi 12,7 V, dan arus emitor dari Q 7 akan (15 - 12,7) /2.3=1 mA. Arus kolektor dari Q 7, 1 mA, menyebabkan tegangan
pada kolektor menjadi [-15 + 1 × 15,7] = + 0,7 V.
Emitor dari Q 8 akan 0,7 V di bawah dasar; sehingga terminal output 3 akan di 0 V. Akhirnya, arus emitor Q 8 dapat dihitung
menjadi [0 - (-15)] / 3 = 5 mA.
(B) Untuk menghitung daya yang dihamburkan di sirkuit di negara diam (yaitu, dengan sinyal input nol) kita hanya
mengevaluasi arus dc bahwa sirkuit menarik dari masing-masing dua pasokan listrik. Dari
+ 15 V memasok dc saat ini I + = + 0,25 + 0,25 1 + 1 + 1 + 5 = 8,5 mA. Dengan demikian daya yang disediakan oleh power supply positif P + = 15
× 8,5 = 127,5 mW. Pasokan -15-V menyediakan arus saya - diberikan oleh saya - = 0,5 + 0,5 + 2 + 1 + 5 = 9 mA. Dengan demikian daya yang
disediakan oleh pasokan negatif adalah P - = 15 ×
9 = 135 mW. menambahkan P + dan P - menyediakan daya total dihamburkan di sirkuit P D: P D = P + + P - =
262,5 mW.
(C) Input bias saat op amp adalah rata-rata arus dc yang mengalir di dua terminal input (yaitu, dalam basis Q 1 dan Q 2). Kedua
arus adalah sama (karena kita telah assumedmatched perangkat); sehingga arus bias diberikan oleh

saya B = saya E 1
β + 1 2,5 μ SEBUAH

(D) Batas atas pada tegangan input yang umum-mode ditentukan oleh tegangan di mana Q 1 dan
Q 2 meninggalkan modus aktif dan masukkan saturasi. Ini akan terjadi jika tegangan input melebihi tegangan kolektor, yang 10 V,
sekitar 0,4 V. Dengan demikian batas atas kisaran umum-mode adalah 10,4 V.
Batas bawah kisaran input yang umum-mode ditentukan oleh tegangan di mana Q 3 meninggalkan modus aktif dan dengan demikian berhenti
untuk bertindak sebagai sumber konstan-saat ini. Ini akan terjadi jika tegangan kolektor Q 3 berjalan di bawah tegangan pada dasarnya, yang -14,3 V,
dengan lebih dari 0,4 V. Ini mengikuti bahwa tegangan input yang umum-mode tidak harus pergi lebih rendah dari -14,7 + 0,7 = -14 V. Dengan
demikian rentang umum-mode adalah
- 14 V untuk 10,4 V.

contoh 9.8

Gunakan jumlah bias dc dievaluasi dalam Contoh 9.7 untuk menganalisis rangkaian pada Gambar. 9.41 untuk menentukan resistansi input,
gain tegangan, dan resistansi keluaran.
9,6 ers fi Multistage Ampli 667

Larutan

Resistansi masukan diferensial R id diberikan oleh

R id = r π 1 + r π 2

Karena setiap dari Q 1 dan Q 2 beroperasi pada arus emitor dari 0,25 mA, maka yang

r e 1 = r e 2 = 25
0,25 = 100

Menganggap β = 100; kemudian

r π 1 = r π 2 = 101 × 100 = 10.1 k

Demikian,

R id = 20.2 k

Untuk mengevaluasi gain dari tahap pertama, pertama kita menemukan resistansi input dari tahap kedua, R saya 2,

R saya 2 = r π 4 + r π 5

Q 4 dan Q 5 masing-masing beroperasi pada arus emitor dari 1 mA; demikian

r e 4 = r e 5 = 25
r π 4 = r π 5 = 101 × 25 = 2,525 k

Demikian R saya 2 = 5.05 k . Resistensi ini muncul antara kolektor Q 1 dan Q 2, seperti ditunjukkan pada Gambar. 9.43. Dengan demikian keuntungan dari tahap

pertama akan

Resistansi total dalam kolektor sirkuit resistansi


SEBUAH 1 ≡ v Hai 1
v id total dalam rangkaian emitor
)

= R saya 2 ‖ ( R 1 + R 2
re1+ re2

= 5.05 k ‖ 40 k = 22,4 V / V
200

Gambar 9.43 rangkaian ekivalen untuk menghitung gain dari tahap input dari
penguat pada Gambar. 9.41.
668 Bab 9 Diferensial dan Multistage Ampli ers fi

contoh 9.8 terus-menerus

R3

v Hai 2

R saya 3
Q4 Q5

v Hai 1

Gambar 9.44 rangkaian ekivalen untuk menghitung gain dari tahap kedua dari penguat pada Gambar. 9.41.

Gambar 9.44 menunjukkan rangkaian setara untuk menghitung gain dari tahap kedua. Seperti yang ditunjukkan, tegangan input ke tahap kedua

adalah tegangan output dari tahap pertama, v Hai 1. Juga ditampilkan adalah perlawanan R saya 3,

yang merupakan resistansi masukan dari tahap ketiga yang dibentuk oleh Q 7. Nilai dari R saya 3 dapat ditemukan dengan mengalikan total perlawanan
di emitor Q 7 oleh ( β + 1):

)
R saya 3 = ( β + 1) ( R 4 + r e 7

Sejak Q 7 beroperasi pada arus emitor dari 1 mA,

r e 7 = 25
1 = 25
R saya 3 = 101 × 2,325 = 234,8 k

Kita sekarang dapat menemukan gain SEBUAH 2 dari tahap kedua sebagai rasio dari total perlawanan di sirkuit kolektor dengan total perlawanan
di sirkuit emitor:

SEBUAH 2 ≡ v Hai 2 - R 3 ‖ R saya 3


v Hai 1 re4+ re5

= - 3 k ‖ 234,8 k 50 = - 59,2 V / V

Untuk mendapatkan keuntungan dari tahap ketiga kita mengacu pada rangkaian ekivalen ditunjukkan pada Gambar. 9.45, di mana R saya 4

adalah resistansi input dari tahap output yang dibentuk oleh Q 8. Menggunakan aturan resistance-refleksi, kita menghitung nilai R saya 4 sebagai

)
R saya 4 = ( β + 1) ( r e 8 + R 6
9,6 ers fi Multistage Ampli 669

dimana

r e 8 = 25
5=5
R saya 4 = 101 (5 + 3000) = 303,5 k

Gain dari tahap ketiga diberikan oleh

SEBUAH 3 ≡ v Hai 3 - R 5 ‖ R saya 4


v Hai 2 re7+ R4

= - 15,7 k ‖ 303,5 k = - 6.42 V / V


2,325 k

Gambar 9.45 rangkaian ekivalen untuk mengevaluasi gain dari tahap ketiga dalam rangkaian
penguat Gambar. 9.41.

Gambar 9.46 rangkaian ekuivalen dari tahap output dari rangkaian penguat Gambar. 9.41.
670 Bab 9 Diferensial dan Multistage Ampli ers fi

contoh 9.8 terus-menerus

Akhirnya, untuk mendapatkan gain SEBUAH 4 dari tahap output kita mengacu pada rangkaian ekuivalen pada Gambar. 9,46 dan menulis

SEBUAH 4 ≡ v Hai= R6
v Hai 3 R6+ re8

= 3000
3000 + 5 = 0,998 1

Gain tegangan keseluruhan dari penguat kemudian dapat diperoleh sebagai berikut:

v Hai
= SEBUAH 1 SEBUAH 2 SEBUAH 3 SEBUAH 4 = 8513 V / V
v id

atau 78,6 dB.

Untuk mendapatkan resistansi keluaran R Hai kami “menggenggam” dari terminal output dalam Gambar. 9.41 dan melihat kembali ke sirkuit. Dengan

pemeriksaan kami menemukan

R o = R 6 ‖ [ r e 8 + R 5 / ( β + 1)]

pemberian yang mana

R o = 152

OLAHRAGA

9.23 Menggunakan hasil dari Contoh 9.8 untuk menghitung gain tegangan keseluruhan dari penguat pada Gambar. 9.41 saat

terhubung ke sumber yang memiliki ketahanan 10 k dan beban 1 k .


Ans. 4943 V / V

Analisis Menggunakan Keuntungan Current Ada metode alternatif untuk analisis amplifier multistage bipolar yang
bisa agak lebih mudah untuk tampil di beberapa kasus. Metode ini menggunakan keuntungan saat ini atau lebih tepat
faktor arus transmisi. Akibatnya, salah satu jejak transmisi arus sinyal di seluruh penguat cascade, mengevaluasi
semua faktor transmisi saat ini pada gilirannya. Kita akan mengilustrasikan metode dengan menggunakannya untuk
menganalisis rangkaian penguat dari contoh sebelumnya.
9,6 ers fi Multistage Ampli 671

R saya 3
R1 R2 R4
saya b 5 R3

saya c 2 Q7

saya c 1 = saya c 2 saya c 5 saya b 7


saya c 7 saya b 8
saya saya

Q1 Q2 Q4 Q5 Q8

saya b 4 saya b 5
saya e 8 v Hai
v id R5
R6

saya saya R saya 2 R saya 4

R saya 1

Gambar 9.47 Rangkaian penguat multistage Gambar. 9.41 disiapkan untuk analisis sinyal kecil. Ditunjukkan adalah arus sinyal di
seluruh amplifier dan resistensi masukan dari empat tahap.

Gambar 9.47 menunjukkan rangkaian penguat disiapkan untuk analisis sinyal kecil. Kami telah menunjukkan di
sirkuit diagram arus sinyal melalui semua cabang sirkuit. Juga ditunjukkan adalah resistensi masukan dari semua
empat tahap penguat. Ini harus dievaluasi sebelum memulai analisis berikut.

Tujuan dari analisis ini adalah untuk menentukan gain tegangan keseluruhan ( v Hai/ v id). Menjelang itu, kita
mengekspresikan v Hai dalam hal arus sinyal di emitor Q 8, saya e 8, dan v id dalam hal arus sinyal input saya saya, sebagai berikut:

v o = R 6 saya e 8

v id = R saya 1 saya saya

Dengan demikian, gain tegangan dapat dinyatakan dalam hal keuntungan saat ( saya e 8 / saya saya) sebagai

v Hai saya e 8
= R6
v id R saya 1 saya saya

Berikutnya, kami memperluas keuntungan saat ( saya e 8 / saya saya) dalam hal arus sinyal seluruh rangkaian sebagai berikut:

saya e 8
= saya e 8 × saya b 8 × saya c 7 × saya b 7 × saya c 5 × saya b 5 × saya c 2
saya saya saya b 8 saya c 7 saya b 7 saya c 5 saya b 5 saya c 2 saya saya

Masing-masing faktor arus transmisi di sisi kanan adalah baik gain arus dari transistor atau rasio pembagi arus. Dengan
demikian, referensi untuk Gambar. 9.47 memungkinkan kita untuk menemukan ini
672 Bab 9 Diferensial dan Multistage Ampli ers fi

Faktor dengan inspeksi:

saya e 8
= β8+ 1
saya b 8

saya b 8
= R5
saya c 7 R 5 + R saya 4
saya c 7
= β7
saya b 7

saya b 7
= R3
saya c 5 R 3 + R saya 3
saya c 5
= β5
saya b 5

saya b 5
= ( R 1 + R 2)
saya c 2 ( R 1 + R 2) + R saya 2
saya c 2
= β2
saya saya

Rasio ini dapat dengan mudah dievaluasi dan nilai-nilai mereka digunakan untuk menentukan gain tegangan.

Dengan sedikit latihan, adalah mungkin untuk melakukan analisis tersebut sangat cepat, sebelumnya secara
eksplisit label arus sinyal pada diagram sirkuit. Satu hanya “berjalan melalui” rangkaian, dari input ke output, atau
sebaliknya, menentukan saat-transmisi faktor satu per satu, dengan cara seperti rantai.

OLAHRAGA

9.24 Gunakan nilai-nilai resistansi masukan ditemukan dalam Contoh 9.8 untuk mengevaluasi tujuh saat transmisi
faktor dan karenanya keseluruhan gain arus dan tegangan gain.
Ans. Faktor saat transmisi dalam urutan daftar mereka 101, 0,0492, 100, 0,0126, 100,
0,8879, 100 A / A; gain arus keseluruhan 55.599 A / A; gain tegangan 8257 V / V. Nilai ini sedikit berbeda dari yang
ditemukan dalam Contoh 9.8, karena berbagai perkiraan yang dibuat dalam contoh (misalnya, α 1).

Ringkasan
Diferensial-pair atau diferensial-amplifier konfigurasi adalah blok bangunan Untuk MOS (bipolar) pasangan bias oleh sebuah sumber arus SAYA,

yang paling banyak digunakan dalam desain IC analog. Tahap input dari setiap perangkat beroperasi pada saluran (kolektor, dengan asumsi α = 1) saat ini SAYA/
setiap op amp adalah penguat diferensial. 2 dan tegangan overdrive yang sesuai V OV
(Tidak ada rekan di bipolar). Setiap perangkat memiliki g m = I / V OV
|| / ( SAYA/ 2).
( α SAYA/ 2 V T, untuk bipolar) dan r o = || V SEBUAH

Ada dua alasan untuk lebih memilih diferensial untuk amplifier tunggal
berakhir: amplifier Differential tidak sensitif terhadap gangguan, dan Dengan dua terminal masukan terhubung ke tegangan dc yang cocok V CM,
mereka tidak perlu memotong dan kopling kapasitor. arus bias saya dari sepasang diferensial simetris membagi sama antara