M7 Emdad

MANUAL DE EJERCICIOS PRÁCTICOS
Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 1 / 70
ÍNDICE
7 MANUAL DE EJERCICIOS PRÁCTICOS ............................................................................. 2

7.1 DESCRIPCIÓN................................................................................................................................. 2
7.1.1 Introducción................................................................................................................................................ 2
7.1.2 Descripción ................................................................................................................................................. 3
7.1.3 Posibilidades prácticas.............................................................................................................................. 18
7.1.4 Especificaciones ....................................................................................................................................... 19
7.1.5 Dimensiones y peso .................................................................................................................................. 19
7.1.6 Servicios necesarios.................................................................................................................................. 19
7.1.7 Consejos, instrucciones básicas y precauciones ....................................................................................... 20
7.2 BASE TEÓRICA ............................................................................................................................ 21
7.2.1 Codificación de línea ................................................................................................................................ 21
7.2.2 Modulación por desplazamiento de amplitud (ASK) ............................................................................... 28
7.2.3 Modulación por desplazamiento de frecuencia (FSK) .............................................................................. 31
7.2.4 Modulación por desplazamiento de fase (PSK) ........................................................................................ 36
7.2.5 Modulación por desplazamiento de fase en cuadratura (QPSK) .............................................................. 40
7.3 EJERCICIOS PRÁCTICOS.......................................................................................................... 46
7.3.1 Práctica 1: Estudio de las técnicas de códigos de datos ............................................................................ 47
7.3.2 Práctica 2: Modulación por desplazamiento de amplitud ......................................................................... 49
7.3.3 Práctica 3: Demodulación por desplazamiento de amplitud ..................................................................... 51
7.3.4 Práctica 4: Modulación por desplazamiento de frecuencia ....................................................................... 53
7.3.5 Práctica 5: Demodulación por desplazamiento de frecuencia .................................................................. 55
7.3.6 Práctica 6: Modulación por desplazamiento de fase ................................................................................. 57
7.3.7 Práctica 7: Demodulación por desplazamiento de fase ............................................................................. 59
7.3.8 Práctica 8: Modulación por desplazamiento de fase en cuadratura .......................................................... 61
7.3.9 Práctica 9: Demodulación por desplazamiento de fase en cuadratura ...................................................... 63
7.4 ANEXO: GENERADORES, ENTRADA, SALIDA, PUNTOS DE PRUEBA Y CONTROLES
65
7.4.1 SEÑALES DEL GENERADOR .............................................................................................................. 65
7.4.2 SEÑALES DE ENTRADA ...................................................................................................................... 66
7.4.3 SEÑALES DE SALIDA ........................................................................................................................... 67
7.4.4 PUNTOS DE PRUEBA ........................................................................................................................... 68
7.4.5 CONTROLES .......................................................................................................................................... 70
7 MANUAL DE EJERCICIOS PRÁCTICOS
7.1 DESCRIPCIÓN
7.1.1 Introducción
El equipo EMDA/D es un entrenador de comunicaciones digitales

completo que permite al alumno aprender los conceptos básicos de la modulación.
Cubre los principios de muchas de las técnicas de modulación y demodulación
utilizadas en sistemas de comunicaciones digitales y analógicos modernos.
El equipo está provisto de un conjunto de prácticas, a través de las cuales el

usuario entenderá cómo trabajar con diferentes circuitos de modulación.
Figura 1: Equipo de EMDA/D

7.1.2 Descripción
Este equipo proporciona un conocimiento básico de los conceptos

relacionados con las técnicas de modulación digital.
Figura 2: Panel frontal del EMDA/D
El equipo se divide en bloques diferentes: generadores, entradas, salidas,

moduladores, demoduladores, etc. En los siguientes apartados figura una breve
descripción de cada bloque.
7.1.2.1 Generadores
Este es un bloque estándar utilizado normalmente en algunos de los

equipos de comunicación de EDIBON. Va incluido en los tres módulos EMDA. Se
divide en un generador analógico que permite la generación de cuatro señales
analógicas, cuya frecuencia se puede ajustar, y un generador digital que produce una
trama de bits (1 byte) y señales de reloj.
Figura 3: Bloque de generadores
En función del módulo, el bloque de generadores incluye uno o ambos

generadores analógico o/y digital.
NOTA: Para obtener información más detallada sobre los tipos de señales generadas
por el bloque de generadores consulte el anexo “GENERADORES, ENTRADA,
SALIDA, PUNTOS DE PRUEBA Y CONTROLES” al final de este manual.
7.1.2.2 Entradas
Este es un bloque estándar utilizado generalmente en algunos equipos

electrónicos de EDIBON. El bloque nos permite introducir señales al sistema.
Figura 4: Bloque de entradas
Existen hasta 10 entradas disponibles en la configuración estándar. En los

módulos EMDA, el bloque de entradas puede contener más o menos entradas en
función de cada módulo.
NOTA: Para obtener información más detallada sobre las señales de entrada de cada
módulo EMDA consulte el anexo “GENERADORES, ENTRADA, SALIDA,
PUNTOS DE PRUEBA Y CONTROLES” al final de este manual.
7.1.2.3 Salidas
Este es un bloque estándar utilizado generalmente en algunos equipos

electrónicos de EDIBON. Genera las salidas del sistema.
Figura 5: Bloque de salidas
Existen hasta 10 salidas disponibles en la configuración estándar. En los

módulos EMDA, el bloque de salidas puede contener más o menos salidas en función
de cada módulo.
NOTA: Para obtener información más detallada sobre las conexiones internas de las
señales de salida consulte el anexo “GENERADORES, ENTRADA, SALIDA,
7.1.2.4 Puntos de prueba

equipos de comunicación de EDIBON. Este módulo nos permite observar las señales
internas generadas durante los procesos de modulación y demodulación. Cuenta con
dos pulsadores para seleccionar el punto de prueba para observar.
Figura 6: Bloque de puntos de prueba
Existen hasta 32 puntos de prueba disponibles en la configuración estándar.

En los módulos EMDA, el bloque de puntos de prueba puede seleccionar más o
menos señales en función de cada módulo.
NOTA: Para obtener información más detallada sobre las conexiones internas de los
puntos de prueba consulte el anexo “GENERADORES, ENTRADA, SALIDA,
7.1.2.5 Controles

equipos de comunicación de EDIBON. Este módulo nos permite controlar algunos
parámetros de los circuitos como la ganancia, frecuencia, etc. El módulo tiene cuatro
potenciómetros de control.
Figura 7: Bloque de controles
Existen hasta 4 controles disponibles en la configuración estándar. En los

módulos EMDA, el bloque de controles puede seleccionar más o menos elementos en
función de cada módulo.
NOTA: Para obtener información más detallada sobre las conexiones internas de los
puntos de prueba consulte el anexo “GENERADORES, ENTRADA, SALIDA,
7.1.2.6 Módulo de codificación
Este módulo nos permite generar algunos de los símbolos de codificación

típicos que se utilizan en comunicaciones como: NRZ (L), NRZ (M), RZ, AMI,
BIPHASE MARK y BIPHASE MANCHESTER.
Los datos y las señales de entrada del reloj (DATA y CLK) están
internamente conectados a los datos y las señales de salida del reloj del bloque del
generador digital. Las salidas de este bloque se observan utilizando puntos de prueba.
Las señales de bloque y los controles de este bloque son los siguientes:
- Puntos de prueba: TP1, TP2, TP3, TP4, TP5 y TP6
Figura 8: Bloque de codificación

7.1.2.7 Modulador por desplazamiento de amplitud (ASK)
Este bloque nos permite modular y demodular las señales ASK. La parte de
modulación contiene un modulador único basado en un mezclador o multiplicador. El
demodulador se basa en un detector de envolvente.
Figura 9: Bloque modulador-demodulador ASK
- Modulador ASK: este módulo nos permite generar una señal ASK. Las señales y
controles de este bloque son los siguientes:
- Entradas: IN1 e IN2
- Salida: OUT1
Figura 10: Bloque de modulador ASK

- Demodulador ASK: este módulo nos permite demodular una señal ASK. Las
señales y controles de este bloque son los siguientes:
- Entradas: IN3
- Puntos de prueba: TP7 y TP8
- Salida: OUT2
Figura 11: Bloque demodulador ASK
NOTA: Consultar el anexo “GENERADORES, ENTRADA, SALIDA, PUNTOS

DE PRUEBA Y CONTROLES” para más información sobre las señales y controles
necesarios para el modulador y el demodulador.
7.1.2.8 Modulación por desplazamiento de frecuencia (FSK)
Este bloque nos permite modular y demodular las señales FSK. La parte
del modulador se basa en un VCO (oscilador controlado por tensión). El bloque
demodulador se basa en un PLL (lazo de seguimiento de fase).
Figura 12: Bloque modulator-demodulator FSK
- Modulador FSK: este módulo nos permite generar una señal FSK. Las señales y
- Entradas: IN1
- Salida: OUT3
Figura 13: Modulador FSK

- Demodulador FSK: este módulo nos permite demodular una señal FSK. Las
- Entradas: IN4
- Puntos de prueba: TP9, TP10 y TP11
- Salida: OUT4
Figura 14: Bloque demodulador FSK

necesarios par el modulador y el demodulador.
7.1.2.9 Modulación por desplazamiento de fase (PSK)
Este bloque nos permite modular y demodular las señales PSK. La parte
del modulador se basa en un mezclador. El bloque demodulador se basa en un PLL
utilizado para recuperar la señal portadora y un circuito muestreador.
Figura 15: Modulador-demodulador PSK
- Modulador PSK: este módulo nos permite generar una señal PSK. Las señales y
- Entradas: IN1 y IN2
- Salida: OUT5
Figura 16: Bloque modulador PSK

- Demodulador PSK: este módulo nos permite demodular una señal PSK. El
bloque demodulador se basa en un PLL utilizado para recuperar la señal portadora
y un circuito muestreador. Las señales y controles de este bloque son los
siguientes:
- Salidas: IN5
- Puntos de prueba: TP12, TP13, TP14, TP15, TP16 y TP17
- Salida: OUT6
- Controles: C1
Figura 17: Bloque demodulador PSK

7.1.2.10 Modulación por desplazamiento de fase en cuadratura (QPSK)
Este bloque nos permite modular y demodular las señales QPSK. El

modulador y demodulador se basan en moduladores y demoduladores PSK. Un
codificador separa la trama de bits en dos a la entrada del modulador. Un
descodificador recupera la trama de bits original a la salida del demodulador.
Figura 18: Modulador-demodulador QPSK
- Modulador QPSK: este módulo nos permite generar una señal QPSK. Un
codificador separa la trama de bits en dos a la entrada del modulador. La salida de
datos "I" corresponde a los bits impares de la trama de bits de entrada y los datos
Q a los bits pares. Las señales y controles de este bloque son los siguientes:
- Entradas: IN1 y IN2
- Puntos de prueba: TP18, TP19, TP20 y TP21
- Salida: OUT7
Figura 19: Bloque modulador QPSK
- Demodulador QPSK: este módulo nos permite demodular una señal QPSK. Un
descodificador recupera la trama de bits original a la salida del demodulador. Las
- Entradas: IN6
- Puntos de prueba: TP22, TP23, TP24, TP25, TP26, TP27 y TP28
- Salida: OUT8
Figura 20: Bloque demodulador QPSK

7.1.3 Posibilidades prácticas
- Estudio de las técnicas de codificación de datos
- Estudio de los principios básicos de la técnica de modulación y

demodulación ASK

demodulación FSK

demodulación PSK.

demodulación QPSK.
7.1.4 Especificaciones
Especificaciones eléctricas:
 Consumo de potencia: 12 W máx.
 Entradas:
- Voltaje máx.: +/- 10 V máx.
- Impedancia de entrada: 100.000 aprox.
 Salidas:
- Voltaje máx.: +/- 10 V máx.
- Corriente máx.: 10 mA máx.
AVISO IMPORTANTE: No superar los valores de voltaje máximos de entrada

especificados.
7.1.5 Dimensiones y peso
 Dimensiones: 490x330x310 mm aprox.
 Peso: 3 kg aprox.
7.1.6 Servicios necesarios
 Fuente de alimentación de 220Vac y 50/60Hz.

7.1.7 Consejos, instrucciones básicas y precauciones
Antes de comenzar las prácticas con los módulos EMDA es necesario tener
en cuenta las siguientes consideraciones y consejos:
 El COLOR de los terminales indica el tipo de conexión:
- Los terminales ROJOS representan las señales de alimentación.
- Los terminales AZULES representan las señales de salida.
- Los terminales AMARILLOS representan las señales de entrada.
- Los terminales NEGROS representan la toma de tierra.
 No superar los valores de voltaje máximos de entrada especificados.
 No cambiar la polaridad de las entradas.
 No aplicar voltaje a las salidas.
 Recuerde desconectar la fuente de alimentación cuando no se esté

utilizando el equipo.
7.2 BASE TEÓRICA
7.2.1 Codificación de línea
Los datos digitales pueden representarse de múltiples maneras, que se

diferencian principalmente en los niveles y formas de onda utilizados.
La selección de una representación particular para un sistema de

comunicación depende de las respuestas a determinadas cuestiones específicas como
la modulación, el ancho de banda, etc.
Figura 21: Códigos de línea.

En la figura anterior aparecen representados algunos de los códigos

utilizados más habitualmente. Cada una de estas representaciones de datos tiene
algunas ventajas y desventajas específicas para un sistema de comunicaciones
concreto. En los próximos apartados se explicarán algunos códigos.
7.2.1.1 NRZ (L): No retorno a (nivel) cero
El código NRZ (L) es la forma más simple de representación de datos.

Básicamente toma un nivel bajo en un intervalo de un bit para representar el dato "0"
y un valor alto en un intervalo de un bit para representar el dato "1". La señal oscila
entre estos dos valores solo cuando el dato transmitido difiere del anterior.
El máximo valor de frecuencia en el que la señal NRZ (L) puede cambiar

de nivel es la mitad de la frecuencia del reloj. Esto sucede cuando el dato transmitido
oscila entre "0" y "1" (010101...). Esta señal máxima de frecuencia es la que
determina el ancho de banda necesario para la transmisión del código NRZ (L).
Dado que cualquier cambio de nivel se produce en un instante

predeterminado es posible extraer información para la sincronización de la señal
NRZ (L) en el receptor. No obstante, si el dato transmitido contiene largas cadenas de
0 y 1 consecutivos (no se producen cambios de nivel), la regeneración del reloj en el
receptor resulta muy difícil.
Un problema que plantea este código es que tiene un elemento continuo

que varía en función del dato trasmitido, circunstancia que impide su uso en las redes
de comunicación que no pueden sostener niveles continuos.
A pesar de estas deficiencias, el código NRZ (L) se utiliza ampliamente en

muchos sistemas de comunicación, principalmente porque resulta muy sencillo de
generar.
7.2.1.2 NRZ (M): No retorno a (marca) cero
El código NRZ (M) es parecido en algunos aspectos al NRZ (L). También

permanece en el mismo nivel durante todos los intervalos de un bit, pero en este caso
el nivel de tensión depende del nivel que ha tenido en el intervalo del bit anterior. Si
se va a transmitir un "1", el nuevo nivel será el inverso del nivel anterior, en otras
palabras, se produce un cambio de nivel. Si se va a transmitir un "0", el nivel de la
forma de onda NRZ (M) no cambia.
Se puede extraer información en el receptor para la sincronización a partir

de la señal NRZ (M), a menos que haya largos periodos en los que la señal no cambia
(esto correspondería a la transmisión de largas cadenas consecutivas de 0).
En lo que respecta a la máxima frecuencia de la señal y su elemento

continuo, el NRZ (M) es idéntico al NRZ (L). La ventaja de NRZ (M) es que no es
necesario saber el nivel del dato enviado en el receptor, sino solamente poder detectar
los cambios en el nivel de la señal para reconstruir el dato original. Como se verá
más adelante, esta es una ventaja de la modulación por cambio de fase, en la que el
receptor detecta los cambios de fase de la señal.
7.2.1.3 RZ: Retorno a cero
El código RZ se parece al NRZ (L) salvo que la información está contenida

en la primera mitad del intervalo de bits, mientras que el nivel en la segunda mitad
del intervalo siempre es cero.
Una ventaja de la señal RZ en comparación con la NRZ vista anteriormente

estriba en que las transiciones ascendentes y descendentes se producen cada vez que
se envía un "1", produciendo un gran número de transiciones en la señal transmitida.
Estas transiciones "extra" significan que la recuperación de la señal del reloj en el
receptor siempre será más sencilla que con las señales NRZ, incluso pese a que
existen períodos sin transiciones si se transmiten largas cadenas de "0".
El máximo valor de frecuencia de la señal RZ es la frecuencia del reloj. Se

alcanza esto cuando se produce el mayor número de transiciones, es decir, cuando se
envía una cadena de "1". Por tanto, el código RZ requiere el doble de ancho de banda
de transmisión del requerido por una señal NRZ.
Otro problema de este código es que, puesto que el NRZ tiene un elemento
continuo que cambia con el dato transmitido, esta circunstancia impide su uso en los
sistemas de comunicaciones que no admiten un elemento continuo.
A pesar de estas deficiencias, se utiliza ampliamente porque resulta muy

sencillo de generar y produce más transiciones que el NRZ, lo que simplifica la
recuperación de la señal del reloj en el receptor en comparación con el código NRZ.
7.2.1.4 Bifase Manchester
Uno de los problemas principales de los códigos NRZ y RZ es que no

pueden transportar información fiable sobre la sincronización al receptor. Esto se
debe a que la forma de onda correspondiente a una larga cadena de "0" no contiene
ninguna transición. Una forma de código que supera esta deficiencia es el código
bifase.
Las reglas de codificación del código bifase Manchester son las siguientes:
 El bit "0" se codifica en un nivel bajo durante la primera mitad del

intervalo de bit y en un nivel alto durante la segunda mitad.
 El bit "1" se codifica en un nivel alto durante la primera mitad del

intervalo de bit y en un nivel bajo durante la segunda mitad.
Por tanto, el código bifase Manchester siempre contendrá el mismo número

de transiciones por bit, con independencia del dato que pueda haberse transmitido.
Esto significa que el receptor puede obtener información sincronizada de la señal
independientemente de los datos transmitidos.
La máxima frecuencia del código bifase Manchester es igual a la

frecuencia del reloj y se produce cuando se envía una cadena consecutiva de "0" o
"1". El ancho de banda necesario para la transmisión dependerá de este valor.
Debido al hecho de que el código bifase Manchester tiene un nivel alto en

una mitad de un intervalo de bit, el código tiene un elemento continuo que es
independiente del dato transmitido.
7.2.1.5 Marca bifase
El código de marca bifase es parecido en algunos aspectos al bifase

Manchester. También se transmiten dos niveles distintos en cada intervalo de bit, lo
que significa que el nivel continuo de la señal será independiente del dato
transmitido. Con el código de marca bifase, la secuencia de niveles transmitida en
cada intervalo de bit (alto en la primera mitad y bajo en la segunda o a la inversa)
depende en cambio del orden de los niveles en el intervalo de bit previo.
Si se transmite un "0", la secuencia de nivel será la misma que en el

intervalo de bit previo.
Si se transmite un "1", la secuencia de los niveles será inversa al del

intervalo de bit previo. En otras palabras: se produce una inversión de fase.
En cuanto a la máxima frecuencia de la señal y la extracción de

información de sincronización, la marca bifase es idéntica a la bifase Manchester. La
ventaja de la marca bifase es que el receptor no necesita saber cuál de los dos niveles
se ha transmitido, simplemente descodifica una inversión de fase como un "1" y una
"no inversión" como un "0". Esta ventaja se comprenderá mejor más adelante,
cuando se aborde la técnica de modulación por cambio de fase.
7.2.1.6 RB: Retorno a corriente de polarización
En el código RB se utilizan tres niveles: un nivel de voltaje positivo, un

nivel de voltaje negativo y un nivel intermedio (bias) que generalmente es de 0
voltios.
Durante la primera mitad de cada intervalo de bit se transmite un nivel

positivo para el bit "1" y uno negativo para el bit "0". Durante la segunda mitad de
cada intervalo de bit, la señal retorna al nivel intermedio.
Una de las ventajas principales del código RB es que la extracción de la

información de sincronización en el receptor es muy sencilla: la magnitud de la señal
transmitida es sencillamente la señal del reloj.
No obstante, este código presenta algunas desventajas. Al principio, el

nivel continuo de la señal transmitida cambia con el dato que se envía. Además,
puesto que deben generarse tres niveles, el transmisor es más complejo que el de un
código de dos niveles.
Con el código RB, la máxima frecuencia de la señal es igual a la del reloj y

el doble de la de los códigos NRZ. Esta ventaja es importante cuando tenemos en
consideración el medio del ancho de banda de transmisión.
7.2.1.7 AMI: Inversión de marcas alternativas
El código AMI también utiliza tres niveles: uno positivo, uno negativo y
uno intermedio de 0 voltios.
Con el código AMI, el nivel intermedio (0 voltios) se transmite siempre

durante la segunda mitad del intervalo de bits. Durante la primera mitad, el nivel
transmitido puede ser positivo, negativo o intermedio, según las normas siguientes:
 El bit "0" siempre está representado por el nivel intermedio.
 El bit "1" puede representarse con un nivel positivo o negativo. El nivel es el

contrario al utilizado para representar el "1" anterior. Lo que sucede es que los
niveles de voltaje positivo y negativo se alternan con la transmisión de los "1".
La ventaja principal del código AMI es que siempre tiene un nivel continuo
de cero voltios.
Una desventaja del código AMI es que la extracción de información

sincronizada no es sencilla si existen cadenas largas de "0" en los datos transmitidos.
Además, puesto que el código es a tres niveles, como sucede con el RB, es necesario
un circuito más complejo en el transmisor que el que necesita un código binario de
dos niveles.
Con el código AMI se producen dos transiciones en un intervalo de bit

como máximo. El número máximo de transiciones tiene lugar cuando se envía una
cadena larga de "1". El ancho de banda que este código necesita es, por tanto, el
doble que el necesario para los códigos NRZ.
7.2.2 Modulación por desplazamiento de amplitud (ASK)
7.2.2.1 Teoría
En múltiples situaciones, por ejemplo, en la transmisión por

radiofrecuencia, los datos no pueden transmitirse directamente. En tales casos debe
utilizarse una señal portadora de alta frecuencia. El modo más sencillo para modular
una portadora con datos es cambiar su amplitud cada vez que cambia el dato. Esta
técnica se denomina modulación por desplazamiento de amplitud (ASK).
Figura 22: Modulación ASK

7.2.2.2 Moduladores y demoduladores
Modulador
El modo más sencillo para llevar a cabo esta modulación es lograr que el
transmisor emita la señal portadora siempre que el bit a transmitir sea un "1" y a
suprimirlo totalmente cuando se trate de un "0".
Para generar una señal ASK, el transmisor utiliza un bloque mezclador.

Este dispositivo sencillamente multiplica las dos señales a la entrada. El voltaje de
salida en cualquier momento es el producto de dos voltajes de entrada. Una de las
entradas será la señal portadora y la otra el dato o la señal de modulación.
Figura 23: Modulador ASK
El dato aplicado a la entrada del modulador es unipolar; es decir, el "0" y el

"1" tienen valores de voltaje de 0 y 5 voltios respectivamente. Como resultado:
- Cuando el DATO a la entrada es "1", la señal portadora se multiplica por una

constante, por tanto será un voltaje positivo. Esta señal portadora estará a la
salida del modulador (sin cambios de fase).
- Cuando el DATO a la entrada es "0", la señal portadora se multiplica 0 voltios,

por tanto tendremos 0 voltios a la salida del modulador.
Demodulador
El circuito necesario para demodular en el receptor una señal de este tipo es

mínimo. El método más sencillo es rectificar la señal ASK con el bloque de detector
de envolvente y filtrarla con el bloque "filtro paso bajo". Finalmente, la señal filtrada
podría hacerse pasar por un bloque "detector de paso por el nivel de cruce" para
obtener el dato binario de salida.
Figura 24: Demodulador ASK

7.2.3 Modulación por desplazamiento de frecuencia (FSK)
7.2.3.1 Teoría
En la modulación por desplazamiento de frecuencia (FSK), la salida del

transmisor cambia de forma continua de una frecuencia a otra cada vez que hay un
cambio de nivel en el modulador de señal de datos. Por ejemplo, cuando se utiliza la
frecuencia alta para representar el DATO "1" y la baja para el DATO "0".
Figura 25: Modulación FSK

Modulador
Un método muy sencillo y directo para generar una señal FSK es la

utilización de un oscilador controlado por tensión (VCO). La frecuencia de semejante
oscilador puede variarse con una cantidad proporcional a la magnitud de la tensión
(de control) de entrada. Dichos osciladores, consistentes en un circuito integrado,
tienen características muy lineales en un rango de frecuencia que es un porcentaje
significativo de la frecuencia central.
El diagrama de bloques para la generación de una señal FSK se representa

en la siguiente figura.
Figura 26: Modulador FSK
Demodulador
En el receptor, la señal FSK se descodifica mediante un detector PLL (lazo de

seguimiento de fase). El PLL detecta los cambios de frecuencia de la señal FSK y
proporciona un voltaje de salida proporcional a los cambios de frecuencias de la
señal de entrada.
Los componentes de un PLL son: un comparador de fase, un VCO (oscilador

controlado por tensión) y un filtro paso bajo. Este diagrama de bloque se puede
utilizar como demodulador FM.
Figura 27: Demodulador FSK
La señal FM entrante se transporta a la entrada del bloque comparador de

fases, donde la fase de esta señal y la señal de salida del bloque VCO se comparan.
En este comparador se produce la comparación en dos etapas: en la primera, las
señales de entrada se convierten en señales cuadradas y después se comparan. La
salida del comparador es una señal cuadrada cuyo ciclo de trabajo es proporcional a
la diferencia de fases.
Figura 28: Señales PLL

La señal de salida del comparador pasa a través del bloque de filtro paso
bajo que extrae el voltaje medio a la salida del comparador. Después, la salida del
filtro pasa a través de la entrada del VCO, donde la frecuencia de su señal de salida
es controlada. Cuanto más grande sea el voltaje de entrada del VCO, mayor será la
frecuencia en su salida. La señal de salida del VCO está conectada con el comparador
para cerrar el lazo.
El objetivo del PLL es asegurar que la frecuencia de salida del VCO

siempre es igual a la frecuencia de la señal de entrada FM entrante. La señal de salida
del VCO tiene una diferencia de fase de 90 con la señal FM de entrada. Cuando se ha
logrado esto, podemos decir que la salida del VCO está "bloqueada" en fase con la
señal FM de entrada.
El PLL mantiene esta situación de "sincronización de fase" de la siguiente

manera:
- Si la frecuencia de la señal FM entrante aumenta, la diferencia de fase entre las

dos señales será superior a 90. El nivel de voltaje medio a la salida del
comparador-filtro aumentará, por tanto, el nivel de voltaje medio a la entrada
del VCO también aumentará y, en consecuencia, el VCO oscila más deprisa.
- Si la frecuencia de la seña FM entrante disminuye, la diferencia de fase entre

las dos señales será inferior a 90. El nivel de voltaje medio a la salida del
comparador-filtro disminuirá, por tanto, el nivel de voltaje medio a la entrada
del VCO también lo hará y, en consecuencia, el VCO oscila lentamente.
Esta compensación continua asegura que la frecuencia de salida del VCO

siga los cambios de frecuencia de la señal FM de entrada.
Cuando el nivel de voltaje medio a la salida del filtro paso bajo aumenta o
disminuye en función de los incrementos o disminuciones de la frecuencia de la señal
FM entrante respecto de la frecuencia portadora no modulada, podemos decir que la

señal a la salida del filtro paso bajo es la señal buscada.
7.2.4 Modulación por desplazamiento de fase (PSK)
7.2.4.1 Teoría
En la modulación por desplazamiento de fase (PSK), la fase de la señal

portadora a la salida del transmisor cambia de entre 0º y 180º mientras se transmiten
los datos.
Figura 29: Modulación PSK

Modulador
El diagrama de bloques necesario para formar una señal PSK es similar al

necesario para generar una señal ASK. De nuevo se utiliza un mezclador y la señal
portadora se aplica a una de sus entradas. Sin embargo y a diferencia de la generación
de una señal ASK, la señal digital aplicada a la entrada de modulación para PSK es
una señal bipolar en vez de una unipolar, es decir, tiene los mismos valores positivos
y negativos.
Cuando la entrada de modulación es positiva, el modulador multiplica la

portadora de entrada por este nivel positivo, en la salida del modulador hay una señal
en fase con la portadora de entrada. Cuando la entrada del modulador es negativa,
este multiplica la portadora de entrada por este nivel negativo. La salida del
modulador es una onda desfasada en 180º respecto de la portadora de entrada.
El resultado es que la señal de salida del modulador se desfasa 180º cada

vez que la entrada del modulador cambia su polaridad. La figura siguiente representa
el circuito necesario para generar una señal PSK.
Figura 30: Modulador PSK

Obsérvese que el bloque de transición de unipolar a bipolar se utiliza para

cuando se convierten los datos unipolares originales a forma bipolar.
Demodulador
En el receptor, la señal PSK se demodula mediante un bloque "circuito de

recuperación de portadora", un "muestreador", un "filtro paso bajo" y un "detector de
paso por el nivel de cruce".
El circuito de recuperación de portadora recupera la señal portadora de la

señal de entrada. La señal de entrada de PSK, cuya fase oscila entre 0º y 180º, va en
primer lugar al bloque "x2" que multiplica la señal de entrada por sí misma. La salida
es, por tanto, una señal con una frecuencia doble de la original con cambios de fase
de entre 0º y 360º. Dado que un cambio de fase de 360º es equivalente a uno de 0º (o
sea, que no se produce cambio de fase), este bloque simplemente elimina los cambios
de fase de la señal PSK original. La siguiente etapa del circuito de recuperación de
portadora es un "detector de paso por el nivel de cruce" cuya salida es una señal
cuadrada de igual frecuencia que la misma señal de entrada. Puesto que la frecuencia
de la señal en este punto duplica la señal PSK de entrada, el siguiente paso consiste
en dividir en dos la frecuencia de la señal de salida del PLL. Esto lo realiza el bloque
"2". Por último, la salida del circuito de recuperación es una señal cuadrada de
frecuencia igual a la de la señal portadora utilizada en el proceso de modulación.
El bloque siguiente es el "Ajuste de fase", que nos permite ajustar la fase

de la salida de la señal de salida de recuperación portadora respecto de la señal PSK
original de entrada. La salida del circuito de ajuste de fase se utiliza para controlar un
muestreador. Cuando la salida del circuito de ajuste de fase tiene un nivel alto, el
interruptor se cierra y la señal PSK original se lleva hasta a la salida. Cuando la
salida del circuito de ajuste de fase tiene un nivel bajo, el interruptor se abre y la
salida es cero.
Si la fase de la señal que controla el interruptor analógico se ha establecido

correctamente, la salida del demodulador contendrá solamente semiciclos positivos
cuando la señal PSK de entrada esté en fase y solo tendrá semiciclos negativos
cuando la fase sea la opuesta.
El paso siguiente consiste en extraer el nivel medio de la señal utilizando el

bloque de "filtro paso bajo".
Por último, una versión muy aproximada de los datos originales aparece a
la salida del filtro, pero los circuitos digitales del receptor no pueden tratar esta señal.
Esto se resuelve mediante un bloque "detector de paso por el nivel de cruce" a la
salida del filtro.
Figura 31: Demodulador PSK

7.2.5 Modulación por desplazamiento de fase en cuadratura (QPSK)
7.2.5.1 Teoría
En QPSK, un código de dígitos trata cada par de bits consecutivos. El

código de dígitos se utiliza para cambiar la onda portadora a la salida del transmisor
entre una de las cuatro fases, cada una desfasada 90º de la otra. Estas fases son 45º,
135º, 225º y 315º respecto de la onda portadora original sin modular. La figura
siguiente representa el diagrama de fases correspondiente.
Figura 8.3.1
Figura 32: Diagrama de fase QPSK
La ventaja de QPSK frente a PSK es que cada fase representa un código de

dígitos. Esto supone:
 Duplicar la cantidad de datos que pueden transmitirse con el mismo número de

cambios por segundo o
 Poder transmitir la misma cantidad de datos con la mitad del número de cambios
por segundo, para lo que se necesita un ancho de banda inferior al medio de
transmisión.
Figura 33: Modulación QPSK

Modulador
En la figura inferior está representado el diagrama de bloques necesario

para generar una señal QPSK.
A la entrada del modulador hay un bloque codificador "Codificador dbit"

que divide la trama de bits en dos tramas.
Obsérvese que las dos señales portadoras tienen la misma frecuencia pero
están desfasadas 90º. La portadora en fase se denomina I mientras que la portadora
con un desplazamiento de fase de 90º se denomina Q. Cada modulador realiza un
cambio de fase como los siguientes:
- La salida del mezclador de PSK superior es una señal PSK con una fase de 0º y
180º respectivamente en comparación con la portadora I.
- La salida del mezclador de PSK inferior es una señal PSK con una fase de 90º y
270º respectivamente en comparación con la portadora I.
Figura 34: Modulador QPSK

Las dos salidas de los moduladores PSK se suman mediante el bloque

"SUMADOR". En cualquier momento en el tiempo siempre existe una diferencia de
fases de 90º entre las salidas de los dos moduladores. Suponiendo que las amplitudes
de las señales de salida de los moduladores son iguales, la amplitud de la señal de
salida siempre es el doble de la amplitud de estas señales de entrada. La fase de la
señal de salida del sumador respecto de la portadora I en cualquier momento en el
tiempo tiene uno de los valores 45º, 135º, 225º y 315º. La creación de estas fases
mediante la suma de vectores se representa en la siguiente figura.
La señal resultante a la salida del amplificador sumador es la señal de

salida del transmisor QPSK. Puede tener una de las cuatro fases en función del
código de dígitos aplicado a la entrada de los moduladores. Cuando cambia este
código, la fase de la señal cambia 0º, 90º, 180º y 270º respecto de su fase inicial.
Figura 35: Constelación QPSK

Demodulador
En el receptor, la demodulación de la señal QPSK se realiza con un circuito

basado en el demodulador PSK.
En el "circuito de recuperación de portadora" se sustituyen los bloques

"x2" y "/2" con circuitos "x4" y "/4". La señal QPSK entrante tiene cuatro fases
posibles por lo que se necesitan dos multiplicaciones para eliminar los cambios de
fase de la señal QPSK y obtener la portadora.
Figura 36: Demodulador QPSK
El circuito de "Ajuste de fase" genera dos ondas cuadradas de igual

frecuencia y con una diferencia de fase entre ambas de 90º. El circuito de ajuste de
fase también nos permite ajustar las dos señales de salida respecto de la señal QPSK
de entrada (manteniendo 90º de diferencia de fase entre ambas salidas).
Por último, las salidas del circuito de ajuste de fase se utilizan para
controlar dos interruptores analógicos. Los filtros paso bajo y los detectores de paso
por el nivel de cruce funcionan de la misma manera que en el demodulador PSK. A
la salida del demodulador hay un "Decodificador dbit" que recupera la trama de bits
original.
Figura 37: Diagrama de fases QPSK

7.3 EJERCICIOS PRÁCTICOS
El equipo está provisto de un conjunto de prácticas, a través de las cuales el

usuario entenderá cómo trabajar con circuitos de modulación digital diferentes.
En las prácticas, los alumnos tendrán que realizar algunos montajes. En

cada práctica, las conexiones necesarias se indicarán del modo siguiente:
 SEÑAL 1 – SEÑAL2
Esto significa que la señal 1 y la señal 2 deben conectarse usando los

cables facilitados con el equipo. La imagen inferior muestra como ejemplo las
conexiones necesarias para una modulación ASK. Las conexiones necesarias son las
siguientes:
 DATA (DATA) – IN1 (DATA_IN)
 GEN1 (CARRIER) – IN2 (CARRIER_IN)
Figura 38: Ejemplo del montaje EMDA/D

7.3.1 Práctica 1: Estudio de las técnicas de códigos de datos
7.3.1.1 Objetivo
En este ejercicio estudiaremos los conceptos acerca de las técnicas de

códigos de datos. Observaremos el modo en que las distintas señales digitales pueden
convertirse a códigos de datos diferentes.
7.3.1.2 Componentes necesarios
 Módulo EMDA/D
7.3.1.3 Procedimiento
1. En primer lugar, montar el generador analógico y los interruptores de la salida del

generador digital con los datos siguientes
 B7, B6, B5, ... B0: “10011001”
2. Observar las señales en las salidas del módulo de codificación. Observar las
particularidades de cada código y el modo en que se generan. Las señales que hay
que observar son las siguientes:
 TP1 ( NRZ(L))
 TP2 (NRZ(M)))
 TP3 ( RZ)
 TP4 (AMI)
 TP5 (B_MARK)
 TP6 (B_MAN)
3. Cambiar los datos y observar el modo en que cambia el código.

4. Estudiar las ventajas y desventajas de cada línea de código en relación con el

nivel continuo y la dificultad para extraer el reloj de la señal.
7.3.2 Práctica 2: Modulación por desplazamiento de amplitud
7.3.2.1 Objetivo
El objetivo del presente ejercicio es estudiar las principales características

de la modulación por desplazamiento de amplitud. También abordaremos las ventajas
y desventajas de esta modulación.
 Módulo EMDA/D
1. En primer lugar, conectar los módulos. Las conexiones necesarias para realizar
este ejercicio son:
2. Montar el generador analógico y los interruptores de la salida del generador

digital con los datos siguientes
 GEN1 (CARRIER): 1000 Hz
 B7, B6, B5, ... B0: “10011001”
3. Observar la señal a la salida del modulador. Comprobar que la señal corresponde

a una señal ASK. Observar el modo en que la señal portadora se transmite cuando
la señal de entrada está en el nivel lógico "1" y no se transmite cuando la señal de
entrada está en el nivel lógico "0". Las señales que hay que observar son las
siguientes:
 OUT1 (ASK_MOD_OUT)
4. Cambiar los datos y observar el modo en que cambia la señal ASK.

5. Observar el modo en que la señal ASK presenta marcadas discontinuidades que se

muestran en los puntos de transición. Estos resultados en la señal tienen un ancho
de banda innecesariamente amplio. Por otra parte, observar el modo en que la
señal ASK presenta una forma clara porque no contiene una envolvente constante
que facilita el proceso de demodulación.
7.3.3 Práctica 3: Demodulación por desplazamiento de amplitud
7.3.3.1 Objetivo
En este ejercicio veremos el funcionamiento de un detector de envolvente

cuando se utiliza como demodulador ASK.
 Módulo EMDA/D
este ejercicio son:
 OUT1 (ASK_MOD_OUT) – IN3 (ASK_DEMOD_IN)

 B7, B6, B5, ... B0: “10011001”

a una señal ASK. Las señales que hay que observar son las siguientes:
 OUT1 (ASK_MOD_OUT)
4. Cambiar los datos y observar el modo en que cambia la señal ASK.

5. Observar las señales en los distintos puntos de prueba para comprender el proceso
de demodulación. Observar la salida del detector de envolvente y el filtro. Puesto
que las señales ASK tienen una envolvente muy definida, observar cómo existe en
la salida del filtro una señal que se aproxima mucho a la señal de datos. Por
último, observar el modo en que el detector de paso por el nivel de cruce se utiliza
para volver cuadrada la señal y obtener los datos originales. Las señales que hay
que observar son las siguientes:
 TP7 ( ASK_ENV)
 TP8 (ASK_LPF)
 OUT2 (ASK_DEMOD_OUT)
7.3.4 Práctica 4: Modulación por desplazamiento de frecuencia
7.3.4.1 Objetivo

de la modulación por desplazamiento de frecuencia (FSK). Veremos el modo en que
un oscilador controlado por tensión (VCO) puede conmutarse entre dos valores,
garantizando así una fase continua. Este tipo de modulación FSK se conoce como
desplazamiento de frecuencia de fase continua (CPFSK). Veremos también las
ventajas y desventajas de esta modulación.
 Módulo EMDA/D
este ejercicio son:

 B7, B6, B5, ... B0: “10011001”

a una señal FSK. Observar el modo en que la señal de salida cambia entre dos
frecuencias distintas en función del nivel lógico de la señal de datos. Las señales
que hay que observar son las siguientes:
 OUT3 (FSK_MOD_OUT)
4. Cambiar los datos y observar el modo en que cambia la señal FSK.
5. Observar el modo en que la señal FSK no presenta marcadas discontinuidades en

los puntos de transición y que no existen discontinuidades de fase abruptas, lo que
ofrece ventajas, especialmente en relación con el control del ancho de banda.
Observar que las señales FSK son menos susceptibles al ruido que las señales
ASK debido a que la información se transmite en la frecuencia. Por otra parte,
observar el modo en que la señal FSK presenta una envolvente constante que hace
más difícil el proceso de demodulación.
7.3.5 Práctica 5: Demodulación por desplazamiento de frecuencia
7.3.5.1 Objetivo
En este ejercicio veremos el uso de un PLL como demodulador FSK

(CPFSK). Estudiamos los componentes internos de un PLL como el comparador de
fases, el VCO, etc. y el modo en que funcionan para demodular una señal FSK.
 Módulo EMDA/D
este ejercicio son:
 OUT3 (FSK_MOD_OUT) – IN4 (FSK_DEMOD_IN)

 B7, B6, B5, ... B0: “10011001”

a una señal FSK. Las señales que hay que observar son las siguientes:
 OUT3 (FSK_MOD_OUT)
4. Observar cómo la señal a la salida del VCO del PLL trata de seguir la señal de
entrada del demodulador. Observar el modo en que el desplazamiento de fase
entre la entrada y la salida del comparador de fases varía de forma continua. Por
último, observar lo mucho que se parece la señal de salida del filtro a la señal de
datos. Las señales que hay que observar son las siguientes:
 TP9 ( FSK_CMP)
 TP10 (FSK_LPF)
 TP11 (FSK_VCO)
 OUT4 (FSK_DEMOD_OUT)
7.3.6 Práctica 6: Modulación por desplazamiento de fase
7.3.6.1 Objetivo

de la modulación por desplazamiento de fase (PSK). Veremos el modo en que la fase
de la portadora oscila entre dos valores de fase posibles. Este tipo de modulación
PSK se conoce como desplazamiento de fase binaria (BPSK). Veremos también las
ventajas y desventajas de esta modulación.
 Módulo EMDA/D
este ejercicio son:

 B7, B6, B5, ... B0: “10011001”

a una señal PSK. Observar el modo en que la señal PSK presenta un
desplazamiento de fase de 180º cuando la señal de entrada está en el nivel lógico
"1" y un desplazamiento de fase de 0º cuando la señal de entrada está en el nivel
lógico "0". Las señales que hay que observar son las siguientes:
 OUT5 (PSK_MOD_OUT)
4. Cambiar los datos y observar el modo en que cambia la señal PSK.
5. Observar que las señales PSK son menos susceptibles al ruido que las señales
ASK debido a que la información se transmite en la fase y que se puede hacer un
uso más eficiente del ancho de banda (una proporción mayor de datos) en
comparación con las señales FSK. Por otra parte, observar que la complejidad de
la demodulación es mayor.
7.3.7 Práctica 7: Demodulación por desplazamiento de fase
7.3.7.1 Objetivo
En este ejercicio veremos el funcionamiento de un demodulador PSK

(BPSK). El proceso de demodulación PSK puede dividirse en dos etapas:
recuperación de la portadora y recuperación de datos. Puesto que una señal PSK es
por naturaleza una portadora suprimida, la primera etapa consiste en recuperar la
portadora. En la segunda etapa, primero se obtienen datos con ruido mediante un
muestreo coherente y después se obtienen los datos originales después de filtrar.
 Módulo EMDA/D
este ejercicio son:
 OUT5 (PSK_MOD_OUT) – IN5 (PSK_DEMOD_IN)

 B7, B6, B5, ... B0: “10011001”

a una señal PSK. Las señales que hay que observar son las siguientes:
 OUT5 (PSK_MOD_OUT)
4. Observar el proceso de recuperación de la portadora. Comprobar cómo se

eliminan los cambios de fase de la señal PSK. Observar el modo en que una señal
cuya frecuencia es la de la portadora se recupera a la salida del circuito de
recuperación de la portadora. Las señales que hay que observar son las siguientes:
 TP12 ( PSK_x2)
 TP13 ( PSK_LEVEL)
 TP14 (PSK_/2)
 TP15 ( PSK_PH_ADJ)
5. Observar el proceso de recuperación de datos. Comprobar el modo en que la señal

PSK se muestrea y la señal obtenida se filtra y convierte a los datos de
modulación. De ser necesario, modifíquese la fase de la portadora recuperada
utilizando el control correspondiente para sincronizar la señal PSK entrante y la
portadora recuperada. Las señales que hay que observar son las siguientes:
 TP16 ( PSK_SAMP)
 TP17 ( PSK_LPF)
 OUT6 (PSK_DEMOD_OUT)
7.3.8 Práctica 8: Modulación por desplazamiento de fase en cuadratura
7.3.8.1 Objetivo

de la modulación por desplazamiento de fase en cuadratura (QPSK) Veremos el
modo en que se crea una señal QPSK utilizando valores de desplazamiento de fase de
-135°, -45°, +45° y +135. También abordaremos las ventajas y desventajas de esta
modulación.
 Módulo EMDA/D
este ejercicio son:

 B7, B6, B5, ... B0: “10011001”
3. Observar la señal a la salida del codificador dbit. Comprobar el modo en que la

señal de datos se divide en dos tramas de bits en función de la paridad de los bits.
Comprobar que el dato "I" se corresponde con el dato "0011" y que el "Q" lo hace
con el dato "0101". Observar el modo en que la tasa de bits se divide entre dos.
Las señales que hay que observar son las siguientes:
 TP18 ( QPSK_DATA_I)
 TP19 ( QPSK_DATA_Q)
4. Observar las dos señales PSK generadas en los mezcladores. Observar los
cambios de fase de cada señal PSK cuando la señal de entrada está en el nivel
lógico "1". Las señales que hay que observar son las siguientes:
 TP20 ( QPSK_PSK_I)
 TP21 ( QPSK_PSK_Q)
5. Comprobar que la señal a la salida corresponde a una señal QPSK. Observar

cómo la señal QPSK presenta un desplazamiento de fase de +45 cuando la señal
dbit de entrada está en "00", +135 cuando está en "01", -45 cuando está en "10" y
-135 cuando está en "11". Las señales que hay que observar son las siguientes:
 OUT7 (QPSK_MOD_OUT)
6. Cambiar los datos y observar el modo en que cambia la señal QPSK.
7. Observar que las señales QPSK transmiten el doble de datos para un ancho de
banda dado en comparación con las BPSK. Por otro lado, la complejidad de la
demodulación QPSK es mayor.
7.3.9 Práctica 9: Demodulación por desplazamiento de fase en cuadratura
7.3.9.1 Objetivo
En este ejercicio veremos el funcionamiento de un demodulador QPSK. El

demodulador consta de dos demoduladores PSK cuyas salidas se combinan en un
convertidor paralelo a serie mediante un descodificador dbit. Este descodificador
realiza la recombinación de los dos canales a la única trama de bits original.
 Módulo EMDA/D
este ejercicio son:

 B7, B6, B5, ... B0: “10011001”
3. Observar que la señal a la salida corresponde a una señal QPSK. Las señales que
hay que observar son las siguientes:
 OUT7 (QPSK_MOD_OUT)
4. Observar el proceso de recuperación de la portadora. Comprobar el modo en que

se eliminan los cambios de fase de la señal QPSK. Observar el modo en que una
señal cuya frecuencia es la de la portadora se recupera a la salida del circuito de
recuperación de la portadora. Las señales que hay que observar son las siguientes:
 TP22 ( QPSK_x4)
 TP23 ( QPSK_LEVEL)
 TP24 ( QPSK_/4)
5. Observar el proceso de recuperación de datos. Comprobar el modo en que la señal

QPSK se muestrea y las señales obtenidas se filtran y convierten a los datos de
modulación. De ser necesario, modifíquese la fase de la portadora recuperada
utilizando el control correspondiente para sincronizar la señal QPSK entrante y la
portadora recuperada. Las señales que hay que observar son las siguientes:
 TP25 (QPSK_SAMP_I)
 TP26 (QPSK_SAMP_Q)
 TP27 (QPSK_LEVEL_I)
 TP28 (QPSK_LEVEL_Q)
6. Observar que las dos salidas se combinan en el descodificador dbit para obtener
los datos originales. Las señales que hay que observar son las siguientes:
 TP27 ( QPSK_LEVEL_I)
 TP28 (QPSK_LEVEL_Q)
 OUT8 ( QPSK_DEMOD_OUT)
7.4 ANEXO: GENERADORES, ENTRADA, SALIDA, PUNTOS DE PRUEBA

Y CONTROLES
7.4.1 SEÑALES DEL GENERADOR
EMDA/D
ANALOG GEN X
DIGITAL GEN X
EMDA/D
GENERADOR SEÑAL DESCRIPCIÓN
GEN1 PORTADORA Generador de señal portadora (0-4kHz)
GEN2 - -
GEN3 - -
GEN4 - -
DATA DATA Señal de dato ( 8 bits, MSB primero)
CLK CLK Señal del reloj (Frec.=Frec.(portadora) / 16)

7.4.2 SEÑALES DE ENTRADA
EMDA/D
ENTRADA SEÑAL DESCRIPCIÓN
IN1 DATA_IN Entrada de moduladores para modulación o señal de

datos
IN2 CARRIER_IN Entrada de moduladores para la señal portadora
IN3 ASK_DEMOD_IN Entrada demodulador ASK
IN4 FSK_DEMOD_IN Entrada demodulador FSK
IN5 PSK_DEMOD_IN Entrada demodulador PSK
IN6 QSK_DEMOD_IN Entrada demodulador QPSK
IN7 - -
IN8 - -
IN9 - -
IN10 - -
7.4.3 SEÑALES DE SALIDA
EMDA/D
SALIDA SEÑAL DESCRIPCIÓN
OUT1 ASK_MOD_OUT Salida modulador ASK
OUT2 ASK_DEMOD_OUT Salida demodulador ASK
OUT3 FSK_MOD_OUT Salida modulador FSK
OUT4 FSK_DEMOD_OUT Salida demodulador FSK
OUT5 PSK_MOD_OUT Salida modulador PSK
OUT6 PSK_DEMOD_OUT Salida demodulador PSK
OUT7 QPSK_MOD_OUT Salida modulador QPSK
OUT8 QPSK_DEMOD_OUT Salida demodulador QPSK
OUT9 - -
OUT10 - -
7.4.4 PUNTOS DE PRUEBA

EMDA/D
PUNTO DE PRUEBA SEÑAL DESCRIPCIÓN
TP1 NRZ(L) Código de salida NRZ(L) para el módulo de

codificación
TP2 NRZ(M) Código de salida NRZ(M) para el módulo de

codificación
TP3 RZ Código de salida RZ para el módulo de codificación
TP4 AMI Código de salida AMI para el módulo de codificación
TP5 B_MARK Código de salida de marca bifase del módulo de

codificación
TP6 B_MAN Código de salida de bifase Manchester del módulo de

codificación
TP7 ASK_ENV Salida de señal de envolvente de demodulador de

envolvente ASK
TP8 ASK_LPF Señal filtro paso bajo del demodulador de envolvente

ASK
TP9 FSK_COMP Salida de señal del comparador del demodulador PLL
xTP10 FSK_LPF Salida de señal de filtro paso bajo del demodulador

FSK
TP11 FSK_VCO Salida de señal VCO del demodulador FSK
TP12 PSK_x2 Salida de señal de bloque "X2" del demodulador PSK

de envolvente
TP13 PSK_LEVEL Salida de señal de paso por el nivel de cruce del

demodulador PSK
TP14 PSK_/2 Salida de señal del bloque "/2" del demodulador PSK
de envolvente.
TP15 PSK_PH_ADJ Salida de señal de desplazamiento de fase del

demodulador PSK.
TP16 PSK_SAMP Señal de muestra del demodulador PSK
TP17 PSK_LPF Salida de señal filtro paso bajo del demodulador PSK
TP18 QPSK_DATA_I Señal de datos de I del demodulador QPSK
TP19 QPSK_DATA_Q Señal de datos de Q del demodulador QPSK
TP20 QPSK_PSK_I Señal PSK de datos de I del modulador QPSK
TP21 QPSK_PSK_Q Señal PSK de datos de Q del modulador QPSK
TP22 QPSK_x4 Salida de señal del bloque "x4" del modulador QPSK
TP23 QPSK_LEVEL Salida de señal de paso por el nivel de cruce del

demodulador PSK
TP24 QPSK_/4 Salida de señal del bloque "/4" del modulador QPSK
TP25 QPSK_SAMP_I Señal de muestra para los datos de I del demodulador

QPSK
TP26 QPSK_SAMP_Q Señal de muestra para los datos de Q del demodulador

QPSK
TP27 QPSK_LEVEL_I Salida de señal de paso por el nivel de cruce para los
datos de I del demodulador QPSK
TP28 QPSK_LEVEL_Q Salida de señal de paso por el nivel de cruce para los
datos de Q del demodulador QPSK
TP29 - -
TP30 - -
TP31 - -
7.4.5 CONTROLES
EMDA/D
CONTROL SEÑAL DESCRIPCIÓN
C1 PSK_PH_ADJUST Desplazamiento de fase
C2 QPSK_PH_ADJUST Desplazamiento de fase
C3 - -
C4 - -

M7 Emdad

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

M7 Emdad

Diunggah oleh

Hak Cipta:

Format Tersedia

MANUAL DE EJERCICIOS PRÁCTICOS

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 1 / 70

7 MANUAL DE EJERCICIOS PRÁCTICOS ............................................................................. 2

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 2 / 70

7 MANUAL DE EJERCICIOS PRÁCTICOS

El equipo EMDA/D es un entrenador de comunicaciones digitales

El equipo está provisto de un conjunto de prácticas, a través de las cuales el

Figura 1: Equipo de EMDA/D

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 3 / 70

Este equipo proporciona un conocimiento básico de los conceptos

Figura 2: Panel frontal del EMDA/D

El equipo se divide en bloques diferentes: generadores, entradas, salidas,

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 4 / 70

Este es un bloque estándar utilizado normalmente en algunos de los

Figura 3: Bloque de generadores

En función del módulo, el bloque de generadores incluye uno o ambos

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 5 / 70

Este es un bloque estándar utilizado generalmente en algunos equipos

Figura 4: Bloque de entradas

Existen hasta 10 entradas disponibles en la configuración estándar. En los

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 6 / 70

Este es un bloque estándar utilizado generalmente en algunos equipos

Figura 5: Bloque de salidas

Existen hasta 10 salidas disponibles en la configuración estándar. En los

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 7 / 70

7.1.2.4 Puntos de prueba

Este es un bloque estándar utilizado normalmente en algunos de los

Figura 6: Bloque de puntos de prueba

Existen hasta 32 puntos de prueba disponibles en la configuración estándar.

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 8 / 70

Este es un bloque estándar utilizado normalmente en algunos de los

Figura 7: Bloque de controles

Existen hasta 4 controles disponibles en la configuración estándar. En los

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 9 / 70

7.1.2.6 Módulo de codificación

Este módulo nos permite generar algunos de los símbolos de codificación

- Puntos de prueba: TP1, TP2, TP3, TP4, TP5 y TP6

Figura 8: Bloque de codificación

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 10 / 70

7.1.2.7 Modulador por desplazamiento de amplitud (ASK)

Figura 9: Bloque modulador-demodulador ASK

- Entradas: IN1 e IN2

Figura 10: Bloque de modulador ASK

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 11 / 70

- Puntos de prueba: TP7 y TP8

Figura 11: Bloque demodulador ASK

NOTA: Consultar el anexo “GENERADORES, ENTRADA, SALIDA, PUNTOS

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 12 / 70

7.1.2.8 Modulación por desplazamiento de frecuencia (FSK)

Figura 12: Bloque modulator-demodulator FSK

Figura 13: Modulador FSK

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 13 / 70

- Puntos de prueba: TP9, TP10 y TP11

Figura 14: Bloque demodulador FSK

NOTA: Consultar el anexo “GENERADORES, ENTRADA, SALIDA, PUNTOS

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 14 / 70

7.1.2.9 Modulación por desplazamiento de fase (PSK)

Figura 15: Modulador-demodulador PSK

- Entradas: IN1 y IN2

Figura 16: Bloque modulador PSK

Ref. equipo: EMDA/D Fecha: Noviembre 2016 Pg: 15 / 70

- Puntos de prueba: TP12, TP13, TP14, TP15, TP16 y TP17

Figura 17: Bloque demodulador PSK