BAB 11

JUNCTION FIELD EFFECT TRANSISTOR

BJT adalah transistor yang dikendalikan oleh arus, artinya karakteristik

output transistor dikendalikan oleh arus basis bukan tegangan basis. Jenis lain
transistor yang dinamakan Field Effect Transistor (FET) yang akan dibahas dalam
bab ini adalah transistor yang dikendalikan oleh tegangan artinya karakteristik
output transistor dikendalikan oleh tegangan input bukan arus input. Jenis
transistor ini ditemukan oleh I. M. Ross dan G. C. Dacey di tahun1955.
Ada dua jenis FET yaitu Junction – FET (JFET) dan Metal Oxide
Semiconductor – FET (MOSFET). Namun yang akan dibahas dalam bab ini
adalah JFET. FET bekerja tergantung pada medan listrik kanal. Untuk FET medan
listrik dihasilkan oleh muatan-muatan yang akan mengendalikan konduksi saluran
output rangkaian tanpa perlu kontak langsung diantara besaran mengontrol dan
dikontrol. Prinsip kerja FET mirip dengan cara kerja magnet. Magnet tetap dapat
menarik serbuk-serbuk besi tanpa kontak langsung. Salah satu karakteristik paling
penting dari transistor FET adalah impedansi inputnya yang tinggi pada frekuensi
rendah yang mana adalah karakteristik penting dalam merancang sistim penguat
ac linear. FET lebih tahan terhadap perubahan temperatur dibanding BJT.

11.1 Konstruksi JFET dan operasinya

Konstruksi JFET sangat berbeda dengan BJT. Adapun perbedaan kedua
transistor tersebut adalah sebagai berikut :
1. Pada BJT elektron bergerak melewati tiga lapisan semikonduktor,
sementara pada JFET elektron bergerak melewati hanya satu lapisan
semikonduktor
2. Pada BJT ada dua jenis transistor yaitu npn dan pnp, sementara pada JFET
ada dua jenis transistor yaitu kanal – n dan kanal – p.
3. Pada BJT ada tiga nama terminal yaitu emitter, basis dan kolektor,
sementara pada JFET ada tiga terminal yaitu gate, drain, source.
Struktur JFET kanal-n dapat dilihat pada gambar 11.1 dimana bahan
semikonduktornya tipe-n dengan bahan semikonduktor tipe-p dilekatkan pada
kedua sisi tipe-n. Bahan yang menghubungkan antara terminal drain dan source
dinamakan kanal. Jika bahannya adalah semikonduktor tipe – n maka transistor
dinamakan JFET kanal – n, demikian pula sebaliknya kanal – p. Lapisan yang
menghubungkan antara semikonduktor tipe – p dan tipe – n dinamakan junction
pn.

Gambar 11.1 Struktur JFET kanal – n

Kanal dari semikonduktor tipe-n didoping lebih banyak dari gate yang
terbuat dari semikonduktor tipe-p. Nama field effect (efek medan listrik) berasal
dari fakta bahwa wilayah depletion dalam kanal adalah hasil medan listrik pada
junction kanal gate yang direverse bias. Perhatikan ruang kecil di antara daerah-
daerah p. Melalui saluran sempit inilah elektron bebas harus lewat bila mereka
bergerak dari sumber ke penguras. Lebar saluran menjadi penting karena
menentukan banyaknya arus yang mengalir pada JFET.
Simbol JFET
Simbol transistor JFET kanal – n dan kanal – p diperlihatkan pada gambar
11.2. Ujung bawah JFET dinamakan terminal sumber (source) karena elektro-
elektron bebas memasuki transistor melalui terminal ini. Ujung atas JFET
dinamakan terminal penguras (drain) karena elektron-elektron bebas pergi dari
titik ini. Dua daerah p terhubung disebut gerbang (gate).
 Gambar 11.2 Simbol transistor JFET
Junction Transistor dan Pelebarannya
Prinsip kerja JFET didasarkan pada pengaturan lebar wilayah depletion
pada junction pn. Perubahan lebar tersebut menyebabkan perubahan nilai
resistansi yang pada akhirnya menyebabkan perubahan arus pada transistor JFET.
Menaikkan lebar gate atau menaikkan lebar wilayah depletion akan menyebabkan
lebar kanal menurun. Menurunnya lebar kanal akan menyebabkan naiknya nilai
resistansi kanal sehingga arus melewati kanal akan mengecil. Menaikkan lebar
gate dilakukan dengan memberikan reverse bias pada terminal gate – source.
Demikian pula sebaliknya, jika lebar wilayah depletion kecil maka arus akan
membesar.
Ada dua cara untuk mengontrol lebar kanal yaitu :
1. Dengan mengubah-ubah nilai 𝑉𝐺𝑆 . Perubahan nilai 𝑉𝐺𝑆 akan menyebabkan
perubahan lebar kanal dan pada gilirannya akan menyebabkan perubahan arus
drain 𝐼𝐷 seperti yang diperlihatkan pada gambar 11.3. Peningkatan tegangan
𝑉𝐺𝑆 akan menaikkan pelebaran wilayah depletion sehingga lebar kanal
menjadi kecil dan pada akhirnya arus drain 𝐼𝐷 akan mengecil juga.

Gambar 11.3 Hubungan 𝑉𝐺𝑆 dan 𝐼𝐷

 Apabila tegangan 𝑉𝐺𝑆 terus membesar sampai akhirnya sama dengan tegangan
puncak (pinch-off voltage) maka arus drain 𝐼𝐷 ≅ 0. Kondisi ini dinamakan
cutoff seperti yang diperlihatkan pada gambar 11.4. Maka tegangan 𝑉𝐺𝑆 nya
juga dinamakan 𝑉𝐺𝑆 (𝑜𝑓𝑓) . Dalam data sheet transistor tegangan puncak ini
sering disimbolkan dengan 𝑉𝐺𝑆 (𝑜𝑓𝑓) atau 𝑉𝑃 .
2. Dengan mengubah-ubah nilai 𝑉𝐷𝑆 . Memperbesar nilai 𝑉𝐷𝑆 akan menyebabkan
arus drain 𝐼𝐷 juga meningkat. Peningkatan ini akan menyebabkan pelebaran
wilayah depletion juga membesar yang pada akhirnya menyebabkan lebar
kanal menjadi kecil. Akan tetapi perlu juga diketahui bahwa pelebaran kanal
berlangsung sangat lambat. Namun demikian, pada suatu saat kenaikan 𝑉𝐷𝑆
tidak akan menyebabkan kenaikan arus drain.

Gambar 11.4 Kondisi kanal saat 𝑉𝐺𝑆 = 𝑉𝑃

Nilai 𝑉𝐷𝑆 pada kondisi ini dinamakan tegangan puncak (pinch-off voltage).
Apabila 𝑉𝐷𝑆 sudah melebihi tegangan puncak maka arus drain akan menjadi
konstan seperti yang diperlihatkan pada gambar 6.5. Hal ini disebabkan karena
kecepatan peningkatan tegangan 𝑉𝐷𝑆 sama dengan kecepatan peningkatan nilai
resistansi kanal.

11.2 Kurva karakteristik JFET

Pada gambar 11.5 terlihat bahwa apabila 𝑉𝐷𝑆 membesar dari 0 V, 𝐼𝐷 juga
meningkat secara konstan. Pada saat ini, resistansi kanal sebenarnya juga
meningkat akan tetapi kecepatan peningkatan resistansi kanal lebih lambat dari
pada 𝑉𝐷𝑆 . Wilayah 𝑉𝐷𝑆 ini dinamakan CHANNEL OHMIC REGION. Pada saat
nilai tegangan 𝑉𝐷𝑆 = 𝑉𝑃 , maka 𝑉𝐷𝑆 dan resistansi kanal akan meningkat dengan
kecepatan yang sama. Jadi 𝐼𝐷 akan tetap konstan. Wilayah 𝑉𝐷𝑆 ini dinamakan
PINCH-OFF REGION ATAU ACTIVE REGION. Apabila 𝑉𝐷𝑆 terus meningkat
sampai pada batas maksimum maka transistor akan memasuki wilayah
BREAKDOWN REGION yang mana kondisi ini sudah membuat transistor akan
rusak.

Gambar 11.5 Kurva Karakteristik Output JFET pada saat 𝑉𝐺𝑆 = 0 V

Apabila 𝑉𝐺𝑆 = 0 V, maka pada dasarnya kita membuat terminal gate – source
terhubung singkat. Hal ini akan menyebabkan arus drain 𝐼𝐷 akan mencapai nilai
maksimumnya, 𝐼𝐷𝑆𝑆 yaitu arus ketika terminal gate – drain terhubung singkat. Jadi
arus drain maksimum (𝐼𝐷𝑆𝑆 ) adalah arus ketika 𝑉𝐺𝑆 = 0 V dan 𝑉𝐷𝑆 = 𝑉𝑃 .
Penggabungan dua metode untuk mengubah lebar kanal menghasilkan kurva
karakteristik output JFET yang diperlihatkan pada gambar 11.6. Semakin besar
nilai 𝑉𝐺𝑆 , semakin berkurang 𝐼𝐷𝑆𝑆 . perbedaan kedua metode untuk mengubah
lebar kanal adalah bahwa perubahan nilai 𝑉𝐺𝑆 yang terus membesar akan
menyebabkan arus drain menjadi nol sementara perubahan nilai 𝑉𝐷𝑆 yang terus
membesar akan menyebabkan arus drain menjadi konstan dan bias menyebabkan
transistor menjadi rusak.
 Gambar 11.6 Kurva karakteristik output JFET
11.2 Arus dan tegangan transistor
Junction gate-source akan selalu diberikan prategangan balik bahkan
ketika terminal gate dan source terhubung singkat, maka hanya sedikit arus balik
yang melalui junction tersebut. Membias forward junction gate-source dapat
merusak transistor. Itulah sebabnya karakteristik impedansi input JFET sangat
tinggi. Keuntungan karakteristik impedansi input JFET sangat tinggi yaitu
penggunaannya sangat cocok untuk rangkaian mikrokomputer karena rangkaian
mikrokomputer membutuhkan arus yang kecil. Idealnya, arus gate berharga nol.
Akibatnya semua elektron bebas mengalir dari source ke drain. Ini sama artinya
dengan mengatakan bahwa arus drain 𝐼𝐷 sama dengan arus source 𝐼𝑆 . Itulah
sebabnya, arus yang benar-benar ada terdapat pada arus drain ke source. Pada
JFET diperlukan perubahan tegangan masuk yang besar untuk menghasilkan
perubahan arus drain. Oleh karena itu penguat JFET mempunyai penguatan
tegangan yang lebih rendah daripada penguat bipolar.
Arus output 𝐼𝐷 dapat dihitung dengan cara :
𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − ) (11.1)
𝑉𝑃
Contoh 11.1:
Sebuah JFET dengan parameter 𝐼𝐷𝑆𝑆 = 3 mA dan 𝑉𝑃 = −6 V digunakan pada
rangkaian yang memberikan 𝑉𝐺𝑆 = −2 V. Hitunglah arus output drain
Jawab :
𝑉𝐺𝑆 2 −2 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − ) = (3 𝑚𝐴) (1 − ) = 1,33 𝑚𝐴
𝑉𝑃 −6
Dari persamaan 11.1 terlihat bahwa 𝐼𝐷 merupakan fungsi dari 𝑉𝐺𝑆 . Kita dapat
memplot kedua nilai parameter tersebut dengan menggunakan kurva
transkonduktansi seperti yang diperlihatkan pada gambar 11.7. Kurva
transkonduktansi ini digunakan pada analisa ac dan dc. Cara menggambar kurva
transkonduktansi yaitu :
1. Plot nilai 𝑉𝑃 pada sumbu x dengan nilai 0 untuk sumbu y.
2. Plot nilai 𝐼𝐷𝑆𝑆 pada sumbu y dengan nilai 0 untuk sumbu x.
3. Tentukan nilai 𝑉𝐺𝑆 antara 0 V sampai 𝑉𝑃 . Untuk setiap nilai 𝑉𝐺𝑆 , hitunglah
nilai 𝐼𝐷 dengan menggunakan persamaan 11.1.
4. Hubungkanlah semua titik yang diperoleh pada langkah 1 – 3.

Gambar 11.7 Kurva transkonduktansi JFET

Contoh soal 11.2 :
Gambarlah kurva transkonduktansi untuk sebuah transistor dengan parameter
𝑉𝑃 = −6 V dan 𝐼𝐷𝑆𝑆 = 3 mA.
Jawab :
 Langkah 1 : Titik yang diperoleh adalah 𝑉𝐺𝑆 = −6 dan 𝐼𝐷 = 0
 Langkah 2 : Titik yang diperoleh adalah 𝑉𝐺𝑆 = 0 dan 𝐼𝐷 = 3
 Langkah 3 : Nilai 𝑉𝐺𝑆 antara 0 V sampai 𝑉𝑃 adalah −1, −2, −3, −4, −5.
Kemudian nilai-nilai 𝑉𝐺𝑆 ini dimasukkan ke persamaan 11.1 untuk
mendapatkan nilai 𝐼𝐷 .
Ketika 𝑉𝐺𝑆 = −1
−1 2
𝐼𝐷 = 3 (1 − ) = 2,08
−6
Ketika 𝑉𝐺𝑆 = −2
−2 2
𝐼𝐷 = 3 (1 − ) = 1,33
−6
Ketika 𝑉𝐺𝑆 = −3
−3 2
𝐼𝐷 = 3 (1 − ) = 0,75
−6
Ketika 𝑉𝐺𝑆 = −4
−4 2
𝐼𝐷 = 3 (1 − ) = 0,33
−6
Ketika 𝑉𝐺𝑆 = −5
−5 2
𝐼𝐷 = 3 (1 − ) = 0,083
−6
 Langkah 4 : Menghubungkan semua titik yang diperoleh di atas seperti yang
diperlihatkan pada gambar 11.8.
 3

2.5

2
ARUS Id

1.5

0.5

0
-6 -5 -4 -3 -2 -1 0
TEGANGAN VGS

Gambar 11.8 Kurva transkonduktansi contoh 11.2

11.3 Penutup
Transistor FET hanya tergantung pada satu macam muatan baik hole maupun
electron. FET adalah salah satu transistor unipolar. Contoh transistor FET adalah
JFET. Transistor ini dikendalikan oleh tegangan inputnya bukan arus input.
Transistor FET dapat digunakan sebagai rangkaian penguat penyangga, LNA,
AGC.

Soal :
1. Sebuah JFET dengan parameter 𝐼𝐷𝑆𝑆 = 5 mA dan 𝑉𝑃 = −10 V digunakan pada
rangkaian yang memberikan 𝑉𝐺𝑆 = −3 V. Hitunglah arus output drain
2. Gambarlah kurva transkonduktansi untuk sebuah transistor dengan parameter
𝑉𝑃 = −15 V dan 𝐼𝐷𝑆𝑆 = 5 mA.