1
Kompetensi dasar
Memahami Arithmatic Logic Unit (Half-Full Adder, Ripple Carry
Adder)
Menerapkan operasi aritmatik dan logik pada Arithmatic Logic
Unit
Materi Pokok
Arithmatic Logic Unit (ALU)
Rangkaian half dan full adder
Rangkaian penjumlah dan pengurang (Ripple Carry Adder)
Arithmatic Logic Unit (TTL ALU)
2
3
4
Arithmatic Logical Unit (machine language)
merupakan Sirkuit CPU berkecepatan tinggi yang bertugas
menghitung dan membandingkan.
ALU terdiri dari dua bagian, yaitu unit aritmatika dan unit logika
boolean.
ALU menjalankan operasi penjumlahanan, pengurangan, dan operasi-
operasi sederhana lainnya pada input-outputnya, dengan demikian
memberikan suatu hasil pada register output.
ALU sendiri merupakan suatu kesatuan alat yang terdiri dari berbagai
komponen perangkat elektronika termasuk di dalamnya sekelompok
transistor, yang dikenal dengan nama logic gate, dimana logic gate ini
berfungsi untuk melaksanakan perintah dasar matematika dan operasi
logika. Kumpulan susunan dari logic gate inilah yang dapat melakukan
perintah perhitungan matematika yang lebih komplit seperti perintah
“add” untuk menambahkan bilangan, atau “devide” atau pembagian dari
suatu bilangan.
5
Fungsi Arithmetic Logic Unit
1. Melakukan suatu proses data yang berbentuk angka dan logika,
seperti data matematika dan statistika
2. Melakukan keputusan dari operasi sesuai dengan instruksi
program yaitu operasi logika (logical operation).
3. Melakukan perhitungan aritmatika (matematika) yang terjadi
sesuai dengan instruksi program
4. Membantu Control Unit saat melakukan perhitungan aritmatika
(ADD, SUB) dan logika (AND, OR, XOR, SHL, SHR)
6
Rangkaian Kombinasional
A. Rangkaian Penjumlahan [ Adder]
1. Half Adder → menjumlahkan dua bit
2. Full Adder [FA] → menjumlahkan tiga bit
3. Pararel Binary Adder → menjumlahkan banyak bit
7
A. Rangkaian Penjumlahan [ Adder]
8
Rangkaian Penjumlahan [Adder]
Half Adder
➢ Rangkaian dasar penjumlah yang dipakai
untuk menambah 1‐bit bilangan biner
dengan masukkan dua input (A dan B)
➢ Rangkaian mempunyai dua keluaran : Sum
(hasil jumlah) dan Carry (simpan)
9
Tabel Half Adder → Penjumlahan Setengah
Masukan Keluaran
A + B ∑ C0
0 + 0 0 0
0 + 1 1 0
1 + 0 1 0
1 + 1 0 1
Penjumlahan digir Jumlah Di Simpan
biner XOR AND
∑= sum, C0 = Carry out
10
Simbol Half Adder
Rangkaian logikanya
12
Rangkaian Penjumlahan [Adder]
Full Adder [FA] (penjumlahan lengkap)
Rangkaian penjumlah yang dipakai untuk
menambahkan 1‐bit bilangan biner dengan
masukkan tiga input (A, B dan Cin).
13
Blok diagram : C0 = Carry Out
Cin ∑ = Sum
FA
Masukan A Keluaran
Penjumlahan
Lengkap C0 = Carry Out
B
A ∑
Cin Penjumlahan ∑
C0
A A Penjumlahan ∑ B setengah C0
B B setengah
C0
Simbol blok
14
Tabel kebenaran Full Adder [FA]
Masukan Keluaran
No
A B Cin ∑ C0
0 0 0 0 0 0
1 1 0 0 1 0
2 0 1 0 1 0
3 1 1 0 0 1
4 0 0 1 1 0
5 1 0 1 0 1
6 0 1 1 0 1
7 1 1 1 1 1
Pindahan + B + A Jumlah Carry Out
16
Dari tabel diatas dapat dibuat persamaan boolean
sebagai berikut
Sum = ∑ m [1,2,4,7]
∑ = A B Cin + A B Cin + A B Cin + A B Cin
∑ = A ⊕ B ⊕ Cin
Cin = A B Cin + A B Cin + A B Cin + A B Cin
Dengan menggunakan peta karnaugh, Cin dapat
diserhanakan menjadi :
Cin = AB + A Cin + B Cin
17
Tabel kebenaran Full Adder [FA]
Masukan Keluaran
No
A B Cin ∑ C0
0 0 0 0 0 0
1 1 0 0 1 0
2 0 1 0 1 0
3 1 1 0 0 1
4 0 0 1 1 0
5 1 0 1 0 1
6 0 1 1 0 1
7 1 1 1 1 1
19
20
Rangkaian Penjumlahan [Adder]
PARALEL BINARY ADDER
Parallel Adder adalah rangkaian Full Adder
yang disusun secara parallel dan berfungsi
untuk menjumlah bilangan biner berapapun
bitnya, tergantung jumlah Full Adder yang
diparalelkan.
Diperlukan rangkaian FA sebanyak jumlah
bit dari setiap bilangan biner
21
Contoh : penambahan bilangan biner 4 bit
C3 C2 C1 C0
A: A3 A2 A1 A0
B: B3 B2 B1 B0
C3 S3 S2 S1 S0
1 1 1 1
A: 1 1 0 1
B: 1 1 0 1
1 1 0 0 0
22
Untuk melakukan proses itu diperlukan rangkaian paralel
biner adder 4 bit
23
B. Rangkaian Pengurangan [Subtractor]
24
B.1. Half Subtractor [HS]
Digunakan untuk mengurangi dua bilangan pada
tingkat pertama (masing‐masing 1‐bit)
Rangkaian mempunyai dua keluaran :
Difference (D) : selisih
Borrow (B): pinjam
Bilangan pengurang (Subtrahend): Z
Bilangan yang dikurangi (Minuend):Y
25
• Tabel kebenaran HS
Input Output
No
Y Z D B
0 0 0 0 0
1 0 1 1 1
2 1 0 1 0
3 1 1 0 0
• Persamaan output HS
D = ∑ m [1,2] = Y Z + Y Z
=Y ⊕ Z
B = ∑ m [1] = Y Z
26
• Rangkaian logika
Y
D
Z
27
B.2. Full Subtractor [FS]
28
• Tabel kebenaran FS
Input Output
No
Y Z Bin D Bo
0 0 0 0 0 0 Bin = Borrow input
D = Deference
1 0 0 1 1 1
Bo = Borrow output
2 0 1 0 1 1
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 0
6 1 1 0 0 0
7 1 1 1 1 1
29
Persamaan output FS
D = ∑ m [1,2,4,7] = Y ⊕ Z ⊕ Bin
Bo = ∑ m [1,2,3,7] = Y Z + ZBin + YBin
Rangkaian Logika FS
30
B.3. Paralel Subtractor
31
Contoh : penambahan bilangan biner 4 bit
B3 B2 B1
Y : Y3 Y2 Y1 Y0
Z : Z3 Z2 Z1 Z0
D3 D2 D1 D0
Y: 1 1 0 1
Z: 1 0 1 1
0 0 1 0
32 a
Paralel subtractor
Untuk melakukan proses itu diperlukan rangkaian paralel
binary subtractor 4‐bit
33
Ripple Carry Adder
34
35